专利名称：二进制相位检测器和时钟数据恢复设备的制作方法
技术领域：
本发明涉及一种二进制相位检测设备和一种包括这种二进制相位检测设备的时钟数据恢复设备。
本发明还涉及一种根据二进制数据信号恢复时钟数据的方法。
背景技术：
用于根据二进制数据信号恢复时钟数据的设备一般包括根据时钟与非再生数据信号的相位差来生成输出信号的相位检测器，比如二进制相位检测器。现有技术中二进制相位检测器的常见例子是使用了四个简易判决触发器(DEF)这一配置的亚历山大或者开关式二进制相位检测器(二进制PD)。当与普遍已知的线性相位检测器相比较时，二进制相位检测器具有如下优点，即传递了指示超前或者滞后时钟相位的、持续时间为一个比特时段的输出脉冲。这样的特性对于高速数据传输尤为有利。
现有技术中的如下文献公开了一种包括四个简易DEF的常规二进制即数字相位检测器Lee等人的“Modeling of Jitter in Bang-BangC1ock and Data Recovery Circuits(开关式时钟和数据恢复电路中的抖动建模)”，IEEE 2003 Custom Integrated Circuit Conference(IEEE 2003年度的定制集成电路会议)，第711-714页。
然而，常规相位检测器(线性的或者二进制的)如上述亚历山大相位检测器的传递函数对于二进制数据信号中数据跳变(0到1和1到0)的次数和幅度是灵敏的。例如，在差分群延迟(DGD)为100％并且功率分配因子(power splitting factor)为Γ＝0.5的严重失真数据信号的情况下，当与非失真数据信号相比较时，仅存在半数跳变，对于每个跳变仅具有一半的信号幅度。这对于时钟数据恢复(CDR)的性能即抖动容差、抖动传递函数具有负面影响，而且将涉及到输出时钟抖动。因此，时钟抖动将增加，这又导致抖动容差降低。
现有技术中的文献US 2005/0271169 A1公开了一种包括判决反馈均衡器(DFE)的线性相位检测器。然而，如上所述，线性相位检测器(与数字或者二进制相位检测器相对照)一般不太适合于甚高数据速率。
发明内容
本发明的目的在于提供一种容许色散的二进制相位检测器，由此即使在高比特速率时仍然支持二进制相位检测和时钟数据恢复设备的改进性能。
根据本发明的第一方面，此目的通过提供一种二进制相位检测设备来实现，该二进制相位检测设备包括第一判决反馈均衡器和与第一判决反馈均衡器并联连接的第二判决反馈均衡器，其中第一判决反馈均衡器和第二判决反馈均衡器的相应输出被分别地输入到第一触发器和第二触发器。
根据本发明的第二方面，该目的还通过一种时钟数据恢复设备来实现，该时钟数据恢复设备包括根据本发明所述第一方面的二进制相位检测设备，还包括用于输入二进制数据信号的数据输入端子和用于将时钟信号输入到二进制相位检测设备中的参考时钟，其中二进制相位检测设备的二进制传递信号被馈送到电荷泵，所述电荷泵还连接于用于控制其特性的所述参考时钟。
根据本发明的第三方面，该目的还通过一种根据二进制数据信号恢复时钟数据的方法实现，该方法包括以下步骤将所述数据信号馈送到第一判决反馈均衡器和第二判决反馈均衡器，并且分别将第一判决反馈均衡器和第二判决反馈均衡器的相应输出馈送到第一触发器和第二触发器。
因此，根据本发明的基本理念，替代了在常规二进制相位检测器情况下的简易判决触发器(DFF)，而使用第一和第二判决反馈均衡器(DFE)，这有效地提供了输入数据信号的移位，进而促成本发明的二进制相位检测设备的传递曲线的改进(二进制)性能，即使在存在例如由于PMD而严重失真的数据信号时仍然如此。这也促成了改进CDR性能。
可以使用最小均方(LMS)算法来实现第一和/或第二判决反馈均衡器的控制，所述算法优选地通过控制单元来执行，该控制单元比较判决反馈均衡器的输入和输出信号，并且通过最小化这两个信号之间偏差的平方来为判决反馈均衡器相应地确定适当的控制参数。
在根据本发明的二进制相位检测设备的又一实施例中，至少第一判决反馈均衡器包括触发器，该触发器的输出通过反馈路径连接于所述触发器的输入。在根据本发明的二进制相位检测设备的另一实施例中，该反馈路径包括有效地用作反馈滤波器并且适于将触发器的输出与至少一个加权系数C相乘的乘法器。如前所述，所述系数优选地使用由所述控制单元执行的LMS算法来确定，而且一般其包含于0与0.5之间，即0＜C＜0.5。在还包括第二判决反馈均衡器的本发明实施例中，优选地以类似的方式设计该第二判决反馈均衡器及其相应的反馈路径。
在上述实施例中，判决反馈均衡器已经被设计成模拟反馈均衡器。作为备选，在根据本发明的另一实施例中至少第一判决反馈均衡器可以被设计成包括两个触发器的数字反馈均衡器，这两个触发器并联连接而且分别耦合到与另一触发器串联连接的多路复用器，这一点为本领域技术人员所知而且例如在以下出版物中有描述“Techniques forHigh-speed Implementation of Non-linear Cancellation(用于非线性抵消的高速实施的技术)”Kasturia等人，IEEE Journal on Selected Areas inCommunications，1991年6月第9卷第5期第711-717页。在本发明的背景下，优选地以相似的方式设计第二判决反馈均衡器。
在根据本发明的二进制相位检测设备的另一实施例中，第一判决反馈均衡器和第二触发器的相应输出在第一逻辑门、特别是在XOR门处被组合。另外，第一和第二触发器的相应输出在第二逻辑门、特别是在XOR门处被组合。此外，第一和第二逻辑门的相应输出被组合以生成二进制传递信号。如前所述，该二进制传递信号分别指示了超前和滞后时钟相位，而且可以用于CDR应用。
在根据本发明的二进制相位检测设备的另一实施例中，第一判决反馈均衡器、第二判决反馈均衡器以及第一和第二触发器连接于参考时钟，以及反相器还被设置于从参考时钟到第二判决反馈均衡器的信号发送路径中。有利地，参考时钟被设计成压控振荡器(VCO)。
根据参照附图仅作为例子给出的优选实施例的以下描述，可以获悉本发明的更多优点和特征。根据本发明可以单独地或者相结合地使用在上文中以及在下文中提及的特征。所提及的实施例不应理解为关于本发明基本概念的穷尽枚举而应理解为关于本发明基本概念的例子。
图1是包括根据本发明的二进制相位检测设备在内的根据本发明的时钟数据恢复设备的优选实施例的电路图；图2示出与现有技术中的相位检测器相比较、图1的时钟数据恢复设备中包括的根据本发明的二进制相位检测设备的传递函数的图；以及图3是与包括眼图监视器的另一数据恢复单元相结合的根据本发明的时钟数据恢复设备的备选实施例的抽象示意图。
具体实施例方式
图1示出了根据本发明的时钟数据恢复设备1的电子电路图。时钟数据恢复设备1包括根据本发明的二进制相位检测设备2。在下文中将针对时钟数据恢复设备1不具限制性地描述本发明的各个特征，不过这些特征中的许多特征也可以与本发明的二进制相位检测设备2相关联。
时钟数据恢复设备1具有用于供应二进制数据信号以便从中获得时钟数据恢复的数据输入端子3。数据输入端子3经由具有输入4a(+)和反相输入4b(-)的第一求和电路4连接于触发器5(判决/延迟触发器；DFF)的D输入。并联地，数据输入端子3经由具有输入7a(+)和反相输入7b(-)的求和电路7连接于DFF 6的D输入。DFF 5的输出Q连接于另一DFF 8的D输入，而DFF 6的输出Q连接于另一DFF 9的D输入。DFF 5和DFF 9的相应输出Q连接于其形式为异或(XOR)门10的第一逻辑门的相应输入端子10a、10b，而DFF 8和DFF 9的相应输出Q连接于其形式为异或(XOR)门11的第二逻辑门的相应输入端子11a、11b。
另外，时钟数据恢复设备1具有时钟输入端子12以便从其形式为压控振荡器13(VCO)的参考时钟获得时钟信号。时钟输入端子12连接于DFF 5、DFF 8和DFF 9的相应时钟(CLK)输入。在由VCO 13起的信号发送路径14中，即时钟输入端子12到DFF 6的CLK输入，提供了用于在馈送到DFF 6的CLK输入之前将参考时钟信号反相的反相器15。
通过具有输入16a(+)和反相输入16b(-)的又一求和电路16来组合第一和第二XOR门10、11的相应输出。求和电路16连接于电荷泵17，该电荷泵又连接于用于控制其至少一个特征如频率的VCO 13。然而，使用求和电路16来实现所述输出组合不是必要的，另一种可能是在电荷泵17之内组合来自XOR门10、11的信号，由此省略求和电路16。在所示实施例中，在DFF 8的输出Q与第二XOR门11的对应输入端子11a之间，提供了用于对端子3处的数据输入进行恢复的又一电路支路18。
描述至此，时钟数据恢复设备1的配置对应于使用亚历山大(开关式)相位检测器的常规时钟数据恢复设备的配置，后者的功能为本领域技术人员所知。与这一点相对照而且根据本发明，图1的时钟数据恢复设备1还包括经由求和电路4的反相输入4b将DFF 5的输出Q与同一DFF 5的D输入相连接的反馈路径19、19’。在反馈路径19、19’中，提供了用于在反馈到DFF 5之前利用系数Ci对DFF 5的输出进行加权的乘法器20。根据本发明，加权因子Ci由控制单元21确定而且优选地包含于0与0.5之间。为此，可操作地连接控制单元21以便接收在图1中分别记作D(5)和Q(5)的、输入到DFF 5的信号以及DFF 5的输出信号。以这一方式，DFF 5和乘法器20——起到反馈滤波器的作用——与求和电路4一起有效地构成一个抽头的判决反馈均衡器(DFE 1)，如在图1中标记为DFE 1的实线圆圈所示。DFE 1的反馈信号例如针对幅度和/或相位将端子3处的数据信号输入有效地进行移位，由此即使存在严重失真的数据信号时，仍然有助于恢复二进制相位检测器(PD)的典型传递曲线，这一点将在下文中参照图2进一步说明。
在图1的实施例中，提供了将DFF 6的输出Q与该DEF的D输入相连接的又一反馈路径22、22’，其中在反馈路径22、22’中设置了又一乘法器23，以便在经由求和电路7的反相输入7b进行反馈之前将DFF 6的输出信号与适当的系数Cj相乘。与上文针对系数Ci所作的说明一样，系数Cj也由控制单元21确定而且优选地包含于0与0.5之间。为此，可操作地连接控制单元21以便接收在图1中分别记作D(6)和Q(6)的、输入到DFF 6的信号以及DFF 6的输出信号。以这一方式，DFF 6、乘法器23和求和电路7的组合有效地起到判决单元的作用，该判决单元被设计成如在图1中记作DFE 2的另一判决反馈均衡器。
在求和电路16下游的组合二进制传递信号由电荷泵17合成，而且包含时钟(VCO)13相对于数据信号中包含的时钟数据而言是早还是迟有关的二进制信息。正如本领域技术人员所知的，所述信息可以用来控制VCO 13以及由此建立CDR锁定，使得可以在支路18恢复端子3处的数据输入。
在图1的上述实施例的范围中，判决反馈均衡器DFE 1、DFE 2是例如适合于光学数据信号单模数据传输的单抽头均衡器。在原理上，特别是对于多模传输而言，提供具有较大数目的抽头的判决反馈均衡器同样是可能的。
图1的判决反馈均衡器DFE 1、DFE 2也可以称作模拟判决反馈均衡器。正如本领域技术人员将理解到的，判决反馈均衡器DFE 1、DFE 2在原理上可选择地被设计成如上所述的数字判决反馈均衡器。
图2示出了常规二进制PD与如在根据本发明的时钟数据恢复设备1中包含的二进制PD2相比较的传递曲线。假设端子3处的数据信号输入例如由于偏振模式色散(PMD)而严重失真，即100％的DGD(差分群延迟)和Γ＝0.5的正交偏振模式之间的功率分配因子。这意味着与非失真数据信号相比较，仅存在半数跳变，其仅具有一半的正常幅度。在图2中，标记为S1的黑色实曲线图示了常规二进制PD在如上所述的失真数据信号情况下的性能。在图2中，相对于皮秒(ps)为单位测量的相位差绘出了任意单位的相对输出。传递曲线S1不再是二进制的而是呈现出有所降低的输出电平，由此导致归因于不良/含糊相位检测的降级的CDR性能。利用包括至少一个判决反馈均衡器而不是简易D触发器的如本文中提出的二进制相位检测器2，获得了标记为S2的二进制实曲线。曲线S2示出了高性能CDR所需的二进制特性。请注意在图2中，为了较好的可视性，曲线S2已经移位180°即进行了反相。另外，图2中的虚曲线S3图示了对于现有技术中的二进制PD在它的输入处有非失真二进制数据信号时的理论传递曲线。正如从本图中可以推断的，在这里所提出的二进制PD的失真之下的性能接近于现有技术中的PD在没有失真时的性能。
正如从上面给出的图1描述中将理解到的，利用了时钟数据恢复设备1的所示实施例以便恢复在端子3本身处的二进制数据输入(经由支路18)以及恢复其中所含的时钟数据。图3示意性地示出了根据本发明的备选实施例，其中通过将在下文中描述的又一数据恢复单元24来实现实际的数据恢复。在图3中已经为与图1相似的单元分配以相同的参考标号。
根据图3，提供了还包括二进制相位检测设备2’的时钟数据恢复设备1’。二进制相位检测设备2’与图1的二进制相位检测设备2相同，除了在图3的二进制相位检测设备2’中没有提供数据恢复支路(参见图1中的参考标号18)。与时钟数据恢复设备1’并联地，提供有所述数据恢复单元24，该数据恢复单元的优选实现形式为具有模拟反馈(参见上文)的判决反馈均衡器25和与DFE 25并联连接的眼图监视器26，该眼图监视器用于优化DFE 25的控制/滤波器参数，比如阈值和/或滤波器系数。这样的单元已经在以本申请人的名义于2005年8月2提交的题目为“Receiver for an optical signal(用于光学信号的接收器)”的欧洲专利申请05291661.6中有所描述，将该申请的完整公开通过参考结合于本文中。正如从图3中可以推断的，二进制相位检测设备2’由此专用于时钟恢复，而数据恢复单元24用于根据二进制输入信号的任何进一步数据恢复。
优选地而不具限制性地，二进制相位检测设备2’和数据恢复单元24共用公共参考时钟(VCO)13’以及公共控制单元21’。
权利要求
1.一种二进制相位检测设备(2)，其特征在于-第一判决反馈均衡器(DFE 1)，以及-与所述第一判决反馈均衡器并联连接的第二判决反馈均衡器(DFE 2)，其中所述第一判决反馈均衡器和所述第二判决反馈均衡器的相应输出(Q)被分别地输入到第一触发器(8)和第二触发器(9)。
2.如权利要求1所述的设备，其中至少所述第一判决反馈均衡器(DFE 1)包括触发器(5)，所述触发器的输出(Q)通过反馈路径(19，19’)连接于所述触发器的输入(D)。
3.如权利要求2所述的设备，其中所述反馈路径(19，19’)包括适于将所述触发器(5)的输出与至少一个加权系数(Ci)相乘的乘法器(20)。
4.如权利要求1所述的设备，其中至少所述第一判决反馈均衡器(DFE 1)包括并联连接的并且分别耦合到多路复用器的两个触发器。
5.如权利要求1所述的设备，其中所述第一判决反馈均衡器(DFE1)和所述第二触发器(9)的相应输出(Q)在第一逻辑门、特别是在XOR门(10)处被组合，其中所述第一触发器(8)和第二触发器(9)的相应输出在第二逻辑门、特别是在XOR门(11)处被组合，以及其中所述第一逻辑门(10)和第二逻辑门(11)的相应输出被组合以产生二进制传递信号。
6.如权利要求1所述的设备，其中所述第一判决反馈均衡器(DFE1)、所述第二判决反馈均衡器(DFE 2)以及所述第一触发器(8)和第二触发器(9)连接于参考时钟(13)，以及反相器(15)还被设置于从所述参考时钟(13)到所述第二判决反馈均衡器(DFE 2)的信号发送路径(14)中。
7.一种时钟数据恢复设备(1)，包括根据权利要求1至6中任一权利要求所述的二进制相位检测设备(2)、用于输入二进制数据信号的数据输入端子(3)和用于将时钟信号输入到所述二进制相位检测设备(2)中的参考时钟(13)，其中所述二进制相位检测设备(2)的二进制传递信号被馈送到电荷泵(17)，所述电荷泵还连接于用于控制其特性的所述参考时钟(13)。
8.一种根据二进制数据信号恢复时钟数据的方法，包括以下步骤-将所述二进制数据信号馈送到第一判决反馈均衡器(DFE 1)和第二判决反馈均衡器(DFE 2)，-分别将所述第一判决反馈均衡器(DFE 1)和所述第二判决反馈均衡器(DFE 2)的相应输出(Q)馈送到第一触发器(8)和第二触发器(9)。
全文摘要
一种二进制相位检测设备(2)包括与可以设计成第二判决反馈均衡器的判决单元(DFE 2)并联连接的第一判决反馈均衡器(DFE 1)。第一判决反馈均衡器和判决单元的相应输出(Q)被分别输入到第一触发器(8)和第二触发器(9)。使用这一配置，所提出的二进制相位检测设备克服了在存在例如由于偏振模式色散(PMD)而严重失真的输入信号时常规二进制相位检测器的不足，这实现了具有增强的色散容许度的高性能时钟数据恢复(CDR)。
文档编号H03L7/091GK101026449SQ200710001390
公开日2007年8月29日 申请日期2007年1月12日 优先权日2006年1月26日
发明者贝恩德·弗朗茨 申请人:阿尔卡特朗讯