专利名称：薄膜压电共振器、其制造方法以及包括其的滤波器的制作方法
技术领域：
本发明涉及薄膜压电共振器、其制造方法以及包括其的滤波器。
背景技术：
最近，随着无线技术的快速发展，已发展了实现信息的高速传输的方法。随着传输的信息量的增加，已使用射频(RF)，且要求射频通信装置具有小的尺寸和轻的重量。通常，无线装置包括处理射频的RF前端(frontend)单元以及处理数字信号的基带(BB)单元。BB单元通过数字信号处理来进行对信号的调制和解调。基本上，由于BB单元可以由LSI芯片形成，因此可以容易地使BB单元小尺寸。RF前端对作为模拟信号的射频信号进行放大或频率转换。由于很难通过仅使用LSI芯片构建RF前端，因此RF前端具有复杂的结构，其包括多个无源部件，例如振荡器或滤波器。
通常，作为在移动通信装置中的RF(射频)和IF(中频)滤波器，通常使用表面声波(SAW)元件。然而，SAW元件的共振频率与叉指电极之间的距离成反比，在超过1GHz的频率的频率区域内，叉指电极之间的距离小于等于1μm。对于近来所要求的用于所用频率的高频，很难与所用的频率相对应。由于滤波器使用包含LiTaO3的特定衬底，其基本上是独立的部件，因此很难减小滤波器的尺寸。
替代SAW元件，作为近来吸引注意力的共振器，存在薄膜压电共振器，其利用压电薄膜在厚度方向上的纵向振动。薄膜压电共振器被称为体声波(BAW)元件。在薄膜压电共振器中，共振频率由声速和压电膜的厚度决定。通常，在1至2μm的厚度下共振频率对应于2GHz，在0.4至0.8μm的厚度下共振频率对应于5GHz。也就是，共振频率可升高至几十吉赫兹。此外，薄膜压电共振器可以容易地在Si衬底上形成，并在减小尺寸的要求方面具有优点。
为了使薄膜压电共振器工作，优选薄膜压电共振器具有这样的结构，其中压电薄膜的周围部分固定，而其中心部分自由振动。为此，已提出形成具有以下结构的薄膜压电共振器的方法(例如，JP-A 8-148968(KOKAI))。根据该方法，在薄膜压电共振器中，在硅衬底上顺序沉积下电极、压电层以及上电极，压电层的上表面通过上电极接触空气，而压电层的下表面通过下电极接触空气，并且在下电极下方提供空腔，或者在衬底处提供用于使下电极露出的空腔。
此外，为了获得坚固的且具有大Q值的声波共振器，已提出这样的制造薄膜压电共振器的方法，其中通过蚀刻在衬底中形成凹陷(depression)，将牺牲材料填充到凹陷中，沉积导电层和电极层，并从凹陷去除牺牲材料(例如，JP-A 2002-140075(KOKAI))。
例如，如JP-A 8-148968(KOKAI)所公开的，当形成贯通衬底的空腔时，需要从衬底的背表面蚀刻衬底。通过利用药物溶液的湿法蚀刻和利用氟基气体的干法蚀刻进行从背表面对衬底的蚀刻。在湿法蚀刻中，使用碱液，例如氢氧化钾(KOH)作为对硅的各向异性蚀刻液，或者四甲基氢氧化铵(TMAH)。在干法蚀刻中，主要使用氟基气体，例如C4F8、CF4等。当通过上述蚀刻形成空腔时，如果考虑批量生产时的加工余量或稳定性，需要在下电极下方提供可充分确保Si的蚀刻选择性的停止层(下文中称为介电层)，例如SiO2或Si3N4。然而，考虑到在蚀刻硅衬底的背表面时的蚀刻选择性，如果介电层形成为具有大的厚度，当介电层最终残留在下电极下方时，由于从衬底背表面的蚀刻，发生膜厚度的稍微减小，且发生共振器特性的变化。此外，当去除介电层时，由于介电层的膜厚度很大，每次蚀刻所需的蚀刻时间增加，这导致生产量的降低。
同时，在介电层的厚度小的情况下，由在衬底的表面侧形成下电极、压电层、上电极时，尤其在形成压电层时进行的蚀刻导致的介电层也被蚀刻的可能性变大，由此使衬底暴露到外面。当衬底暴露时，发生与金属例如上电极、接合衬垫(bonding pad)等的相互扩散或者硅化物反应，这导致电阻的增大。
发明内容
根据本发明的第一方面，一种薄膜压电共振器包括具有空腔的衬底；第一介电层，设置在所述衬底上以覆盖所述空腔；第二介电层，设置在所述衬底上且设置在所述空腔的周围区域中，且其厚度大于所述第一介电层的厚度；第一电极，设置在所述第一介电层上和所述空腔上方；压电层，设置在所述第一电极上且设置为延伸至所述第二介电层上的区域；以及第二电极，设置在所述压电层上和所述第一电极上方。
根据本发明的第二方面，一种薄膜压电共振器包括具有空腔的衬底；第一介电层，设置在所述衬底上以覆盖所述空腔；第一电极，设置在所述第一介电层上和所述空腔上方；压电层，设置在所述第一电极上；第二电极，设置在所述压电层上和所述第一电极上方；以及第二介电层，设置在激发部分的周围区域中的所述衬底与所述第一介电层之间，所述激发部分包括所述空腔、所述第一电极、所述压电层和所述第二电极的重叠区域，其中所述压电层设置在所述第一介电层上并延伸至所述第二介电层的至少一部分上的区域。
根据本发明的第三方面，一种滤波器包括衬底，包括设置为相互分隔开的多个空腔；第一介电层，设置在所述衬底上以覆盖所述多个空腔；第二介电层，设置在所述衬底上且设置在所述多个空腔的周围区域中，且其厚度大于所述第一介电层的厚度；多个第一电极，分别设置在所述第一介电层上和所述多个空腔上方；压电层，设置在所述多个第一电极上且设置为延伸至所述第二介电层的至少一部分上的区域；以及多个第二电极，分别设置在所述压电层上和所述多个第一电极上方。
根据本发明的第四方面，一种滤波器包括衬底，包括设置为相互分隔开的多个空腔；第一介电层，设置在所述衬底上以覆盖所述多个空腔；多个第一电极，分别设置在所述第一介电层上和所述多个空腔上方；压电层，设置在所述多个第一电极上；多个第二电极，分别设置在所述压电层上和所述多个第一电极上方；以及第二介电层，设置在多个激发部分的周围区域中的所述衬底与所述第一介电层之间，所述多个激发部分的每一个包括所述空腔、所述第一电极、所述压电层和所述第二电极的重叠区域，其中所述压电层设置在所述第一介电层上并延伸至所述第二介电层的至少一部分上的区域。
根据本发明的第五方面，一种制造薄膜压电共振器的方法包括以下步骤在衬底上的设置激发部分的区域处形成第一介电层；在所述第一介电层的周围区域中形成其厚度大于所述所述第一介电层的厚度的第二介电层；在所述第一介电层上形成第一电极；在所述第一电极上形成压电层以延伸至所述第二介电层的至少一部分上的区域；在所述压电层上和所述第一电极上方形成第二电极；以及在重叠所述第一电极、所述压电层和所述第二电极的区域的至少一部分下方形成贯通所述衬底的空腔。
根据本发明的第六方面，一种制造薄膜压电共振器的方法包括以下步骤在衬底上的设置激发部分的区域处和所述位置的周围区域中形成第二介电层；在包括所述第二介电层的所述衬底上形成第一介电层；在所述第一介电层上和其上设置所述激发部分的所述第二介电层上方形成第一电极；在所述第一介电层上和所述第一电极上方形成压电层以延伸至所述第二介电层的至少一部分上的区域；在所述压电层上和所述第一电极上方形成第二电极；以及在重叠所述第一电极、所述压电层和所述第二电极的区域的至少一部分下方形成贯通所述衬底的空腔。
图1是根据本发明第一实施例的薄膜压电共振器的平面图；
图2是沿图1的线A-A截取的截面图；图3是示例根据第一实施例制造薄膜压电共振器的方法的工艺的示意性截面图；图4是示例根据第一实施例制造薄膜压电共振器的方法的工艺的示意性截面图；图5是示例根据第一实施例制造薄膜压电共振器的方法的工艺的示意性截面图；图6是示例根据第一实施例制造薄膜压电共振器的方法的工艺的示意性截面图；图7是示例根据第一实施例制造薄膜压电共振器的方法的工艺的示意性截面图；图8是示例根据第一实施例制造薄膜压电共振器的方法的工艺的示意性截面图；图9是示例根据第一实施例制造薄膜压电共振器的方法的工艺的示意性截面图；图10是根据第一实施例的滤波器的平面图；图11是沿图10的线B-B截取的截面图；图12是沿图10的线C-C截取的截面图；图13是沿图10的线D-D截取的截面图；图14是示例根据第一实施例的滤波器的电路结构的图；图15是示例根据第一实施例制造滤波器的方法的工艺的示意性截面图；图16是示例根据第一实施例制造滤波器的方法的工艺的示意性截面图；图17是示例根据第一实施例制造滤波器的方法的工艺的示意性截面图；图18是示例根据第一实施例制造滤波器的方法的工艺的示意性截面图；
图19是示例根据第一实施例制造滤波器的方法的工艺的示意性截面图；图20是示例根据第一实施例制造滤波器的方法的工艺的示意性截面图；图21是根据第二实施例的薄膜压电共振器的平面图；图22是沿图21的线E-E截取的截面图；图23是示例根据第二实施例制造薄膜压电共振器的方法的工艺的示意性截面图；图24是示例根据第二实施例制造薄膜压电共振器的方法的工艺的示意性截面图；图25是示例根据第二实施例制造薄膜压电共振器的方法的工艺的示意性截面图；图26是示例根据第二实施例制造薄膜压电共振器的方法的工艺的示意性截面图；图27是示例根据第二实施例制造薄膜压电共振器的方法的工艺的示意性截面图；图28是示例根据第二实施例制造薄膜压电共振器的方法的工艺的示意性截面图；图29是示例根据第二实施例制造薄膜压电共振器的方法的工艺的示意性截面图；图30是示例根据第二实施例制造薄膜压电共振器的方法的工艺的示意性截面图；图31是根据第二实施例的滤波器的平面图；图32是沿图31的线F-F截取的截面图；图33是实例根据第二实施例的滤波器的电路结构的方案图；图34是示例根据第二实施例制造滤波器的方法的工艺的示意性截面图；图35是示例根据第二实施例制造滤波器的方法的工艺的示意性截面图；图36是示例根据第二实施例制造滤波器的方法的工艺的示意性截面图；图37是示例根据第二实施例制造滤波器的方法的工艺的示意性截面图；图38是示例根据第二实施例制造滤波器的方法的工艺的示意性截面图；图39是示例根据第二实施例制造滤波器的方法的工艺的示意性截面图；图40是示例根据第二实施例制造滤波器的方法的工艺的示意性截面图；以及图41是示例根据第二实施例制造滤波器的方法的工艺的示意性截面图。
具体实施例方式
在下文中，将参考
本发明的优选实施例。在整个说明书中，相同的参考的标号表示相同的元件。然而，应理解，附图仅仅是示意性的，为了在附图中具有可识别的尺寸，已调整了厚度与各层或构件的尺寸或者各层或构件的比例之间的关系。因此，可参考下面的说明确定特定厚度或尺寸。此外，在各图中，厚度与各层或构件的尺寸或者各层或构件的比例之间的关系不同。
作为薄膜压电共振器的共振特性，存在表示压电强度的电动机械耦合系数Kt2以及表示共振锐度的Q值。此外，Q值包括在电阻抗变为极小的共振点处的Q值以及在电阻抗变为极大的反共振点处的Q值。当结合共振器以形成滤波器时，滤波器的带宽与电动机械耦合系数Kt2成正比，并且带中的插入损耗与由电动机械耦合系数Kt2和Q值的乘积表示的性能指数成反比。电动机械耦合系数Kt2是材料的特性值。在晶体的纯度提高且偏振方向上的晶体取向受到控制从而实现希望的带宽的情况下，不需要进一步增大电动机械耦合系数Kt2。因此，需要使Q值增大能够降低插入损耗的量。影响共振点处的Q值的因素包括压电物质的弹性损耗、电极的弹性损耗以及电极的串联电阻。另一方面，影响反共振点处的Q值的因素包括压电物质的弹性损耗、电极的弹性损耗、衬底的电容以及压电物质的介电损耗。根据本发明人对实验数据的分析，共振点处的Q值受到下电极的串联电阻的很大影响，而反共振点处的Q值受到压电物质的弹性损耗的很大影响。由该检验，可确定，如果电极的串联电阻由于蚀刻失败而增大，则共振点处的Q值降低，这影响薄膜压电共振器的特性。
(第一实施例)(薄膜压电共振器)将参考图1至9说明根据本发明第一实施例的薄膜压电共振器1。
如图1和2所示，薄膜压电共振器1包括具有空腔1H的衬底2；第一介电层3，设置在衬底2上以覆盖空腔1H；第二介电层4，设置在衬底2上且设置在空腔1H的周围区域中；第一电极5(下电极)，设置在第一介电层3上和空腔1H上方；压电层7，设置在第一电极5上并设置为延伸至第二介电层4的上表面的至少一部分上的区域；以及第二电极8(上电极)，设置在压电层7上和第一电极5上方。第二介电层4的厚度大于第一介电层3的厚度，且第二介电层4的上表面从衬底2的表面突出。
作为衬底2，实践上使用例如硅(Si)衬底。通过从衬底2的前表面到其背表面以相同平面形状贯通衬底2的孔，形成空腔1H。此外，被空腔1H占据的区域容纳在被第一电极5占据的区域中。然而，如果第一电极5可保持在衬底2上，则被空腔1H占据的区域可延伸至第一电极5的外侧。
例如，第一介电层3包括这样的层叠结构，其中层叠具有不同材料的介电层3a和3b。然而，第一介电层3的层叠结构不限于此，其可包括仅仅单层的介电层。如果考虑批量生产时的加工余量和稳定性，则第一介电层3优选由氧化硅膜或氮化硅膜形成。然而，如果具有介电特性，则第一介电层3的形成材料不限于此，第一介电层3可由氮化铝膜形成。
第二介电层4设置在衬底2上且设置在空腔1H的周围区域中。这里，周围区域是指以预定间隙离开激发部分地设置在激发部分附近的区域。激发部分构造在空腔1H、第一电极5、压电层7和第二电极8的重叠区域α的桥部分处。此外，第二介电层4的厚度大于第一介电层3的厚度。第二介电层4可由与第一介电层3的材料相同的材料形成。
第一电极5设置在第一介电层3上和空腔1H上方，且第一电极5的与空腔1H重叠的区域α用作有效下电极。这样的部分用作引出布线9A，该部分由与第一电极5相同的层形成，与第一电极5一体构成(电连接至第一电极5)，且设置在不与空腔1H重叠的区域中。第一电极5和引出布线9A的每一者均通过利用例如金属膜如铝(Al)、铝合金等作为主体而形成，并具有双结构，在该双结构中，压电层7的下侧是非晶结构，以改善压电层7的取向。
压电层7设置在第一电极5上以与空腔1H重叠，并延伸至第二介电层4的上表面的至少一部分上的区域。也就是，压电层7的边缘部分6设置在第二介电层4上。此外，压电层7的边缘部分6表示在包括第一电极5的上表面的衬底2上形成包含例如氮化铝(AlN)的膜之后以预定形状构图该膜以形成压电层7的情况下，通过构图蚀刻的加工端部。
第二电极8设置在压电层7上和第一电极5的上方，并且第二电极8的与空腔1H重叠的区域α用作有效上电极。这样的部分用作引出布线9B，该部分由与第二电极8相同的层形成，与第二电极8一体构成(电连接至第二电极8)，且设置在不与空腔1H重叠的区域中。第二电极8和引出布线9B的每一者均可通过使用钼(Mo)而形成。
在薄膜压电共振器1中，上述激发部分可通过在第一电极5与第二电极8之间施加电压而振动，由此获得作为薄膜压电共振器1的共振特性。
接下来，将参考图3至9说明制造薄膜压电共振器1的方法。在图3至9中示出的每个截面图对应于沿图1的线A-A截取的截面图。
首先，在由例如硅(Si)形成的衬底2上形成作为第一介电层3的叠层，该叠层通过利用热氧化方法层叠厚度分别为50nm的SiO2膜3a和Si3N4膜3b而获得(见图3)。
接着，通过公知的光刻或反应离子蚀刻(RIE)对形成的第一介电层3进行构图工艺。接着，在形成激发部分的第一介电层3的周围区域中形成用于使衬底2的表面露出的开口3c(见图4)。
接着，通过干法氧化，在开口3c中沉积厚度为150nm的用作第二介电层4的SiO2膜，从而形成第二介电层4(见图5)。
接着，通过RF磁控溅射方法，在第一介电层3和第二介电层4上沉积包含非晶Ta-Al合金和Ni的金属膜。然后，通过公知的光刻和反应离子蚀刻(RIE)对该金属膜进行构图工艺，从而形成第一电极5和引出布线9A(见图6)。具体地，可通过利用氟气体例如C4F8等作为蚀刻气体的RIE，选择性地进行对包含非晶Ta-Al合金和Ni的金属膜的构图工艺。
接着，通过RF磁控溅射方法在包括第一电极5的衬底2上沉积包含AlN的金属膜，并通过公知的光刻和反应离子蚀刻(RIE)对该金属膜进行构图工艺，从而在第一电极5上形成压电层17以延伸至第二介电层4的至少一部分上的区域(见图7)。压电层7的厚度取决于共振频率。如果压电层7包含AlN且共振频率约为1.9GHz，则压电层7的厚度约为2.2μm。
接着，在包括压电层7的衬底2上沉积包含Ni的金属膜，并通过公知的光刻和反应离子蚀刻(RIE)对该金属膜进行构图工艺，从而在压电层7上和第一电极5上方形成第二电极8，并形成电连接至第二电极8的引出布线9B(见图8)。
此外，通过利用氟气体的深RIE从衬底2的背表面侧10进行蚀刻工艺，从而在与第一电极5、压电层7和第二电极8重叠的区域的至少一部分下方在衬底2中形成具有垂直侧壁的截面形状的空腔1H。接着，通过湿法蚀刻和利用砷化物基气体的反应离子蚀刻，去除保留在空腔1H上的与第一介电层3的下层对应的SiO2膜3a，从而完成根据第一实施例的薄膜压电共振器1(见图9)。
作为通过矢量网络分析仪(HP8510C)评价由上述方法形成的薄膜压电共振器的共振特性的结果，获得如下的优良特性。共振频率为2.0GHz，电动机械耦合系数Kt2为6.5％，且在共振点处Q值为1000，而在反共振点处Q值为900。
因此，在根据第一实施例的薄膜压电共振器1中，位于第一电极5下方的第一介电层3形成为具有最小的必要厚度，而位于压电层7的边缘部分6下方的第二介电层4形成为具有比第一介电层3大的厚度。因此，在形成贯通衬底2的空腔1H时，可以抑制由于位于第一电极5下方的介电层的大厚度而发生的膜厚度的减小以及由于蚀刻时间的增加而发生的生产量的降低。此外，在形成压电层7时，因为可以防止由于介电层的小厚度而发生的衬底表面的露出，因此可以以高生产率制造具有高性能的薄膜压电共振器。
(滤波器)接下来，将参考图10至20说明根据本发明第一实施例的滤波器。将根据本发明第一实施例的薄膜压电共振器应用于根据本发明第一实施例的滤波器。
如图10至13所示，滤波器11包括衬底12，具有设置为相互分隔开的多个空腔2H；第一介电层13，设置在衬底12上以覆盖空腔2H；第二介电层14，设置在衬底12上且设置在多个空腔2H的周围区域中；多个第一电极15(下电极)，分别设置在第一介电层13上和多个空腔2H上方；压电层17，设置在多个第一电极15上并延伸至第二介电层14的至少一部分上的区域；以及多个第二电极18(上电极)，分别设置在压电层17上和第一电极15上方。第二介电层14的厚度大于第一介电层13的厚度，且第二介电层14的上表面从衬底12的表面突出。
作为衬底12，实践上使用例如硅(Si)衬底。通过从衬底12的前表面到其背表面以相同平面形状贯通衬底12的孔，形成多个空腔2H的每一个。此外，被空腔2H占据的区域容纳在被第一电极15占据的区域中。然而，如果第一电极15可保持在衬底12上，则被空腔2H占据的区域可延伸至第一电极15的外侧。
例如，第一介电层13包括这样的层叠结构，其中层叠具有不同材料的多个介电层13a和13b。然而，第一介电层13的层叠结构不限于此，其可包括仅仅单层的介电层。如果考虑批量生产时的加工余量和稳定性，则第一介电层13优选由氧化硅膜或氮化硅膜形成。然而，如果具有介电特性，则第一介电层13的形成材料不限于此，第一介电层13可由氮化铝膜形成。
第二介电层14设置在衬底12上且设置在多个空腔2H的周围区域中。在这种情况下，周围区域是指以预定间隙离开多个薄膜压电共振器31-37地设置在具有激发部分的多个薄膜压电共振器31-37附近的区域。激发部分构造在空腔2H、第一电极15、压电层17和第二电极18的重叠区域α的桥部分处。此外，第二介电层14的厚度大于第一介电层13的厚度。第二介电层14可由与第一介电层13的材料相同的材料形成。
第一电极15设置在第一介电层13上和空腔2H上方，且第一电极15的与空腔2H重叠的区域α用作有效下电极。这样的部分用作引出布线19A，该部分由与第一电极15相同的层形成，与第一电极15一体构成(电连接至第一电极15)，且设置在不与空腔2H重叠的区域中。第一电极15和引出布线19A的每一者均通过利用例如包含铝(Al)、铝合金等的金属膜作为主体而形成，并具有双结构，在该双结构中，压电层17的下侧是非晶结构，以改善压电层17的取向。
压电层17设置在第一电极15上以与空腔2H重叠，并延伸至第二介电层14的至少一部分上的区域。也就是，压电层17的边缘部分16设置在第二介电层14上。在这种情况下，压电层17的边缘部分16表示在包括第一电极15上的区域的衬底12上形成包含例如氮化铝(AlN)的膜之后以预定形状构图该膜以形成压电层17的情况下，通过构图蚀刻的加工端部。
第二电极18设置在压电层17上和第一电极15的上方，并且第二电极18的与空腔2H重叠的区域α用作有效上电极。这样的部分用作引出布线19B，该部分由与第二电极18相同的层形成，与第二电极18一体构成(电连接至第二电极18)，且设置在不与空腔2H重叠的区域中。第二电极18和引出布线19B的每一者均可通过使用钼(Mo)而形成。
在滤波器11中，多个薄膜压电共振器31-37可通过在第一电极15与第二电极18之间施加电压而振动，从而获得作为滤波器11的共振特性。
如图14所示，滤波器11具有这样的结构，其中三个薄膜压电共振器32、34和36相互串联电连接，且四个薄膜压电共振器31、33、35和37相互并联电连接。也就是，滤波器11包括七个薄膜压电共振器31-37。
接下来，将参考图15至20说明制造滤波器11的方法。在图15至20中示出的每个截面图对应于沿图10的线C-C截取的截面图。
首先，在由例如硅(Si)形成的衬底12上形成作为第一介电层13的叠层，该叠层通过利用热氧化方法层叠厚度分别为50nm的SiO2膜13a和Si3N4膜13b而获得(见图15)。接着，通过公知的光刻或反应离子蚀刻(RIE)对形成的第一介电层13进行构图工艺。接着，在形成激发部分的第一介电层13的周围区域中形成用于使衬底12的表面露出的开口13c(见图16)。
接着，通过干法氧化，在开口13c中沉积厚度为150nm的用作第二介电层14的SiO2膜，从而形成第二介电层14(见图17)。
接着，通过RF磁控溅射方法，在第一介电层13和第二介电层14上沉积包含非晶Ta-Al合金和Ni的金属膜。然后，通过公知的光刻和反应离子蚀刻(RIE)对该金属膜进行构图工艺，从而在用于形成激发部分的预定位置形成第一电极15和引出布线19A(见图18)。具体地，可通过利用氟气体例如C4F8等作为蚀刻气体的RIE，选择性地进行对包含非晶Ta-Al合金和Ni的金属膜的构图工艺。
接着，通过RF磁控溅射方法在包括第一电极15的衬底12上沉积包含AlN的金属膜，并通过公知的光刻和反应离子蚀刻(RIE)对该金属膜进行构图工艺，从而在第一电极15上形成压电层17以延伸至第二介电层14的至少一部分上的区域(见图19)。压电层17的厚度取决于共振频率。如果压电层17包含AlN且共振频率约为1.9GHz，则压电层17的厚度约为2.2μm。
接着，在包括压电层17的衬底12上沉积包含Ni的金属膜，并通过公知的光刻和反应离子蚀刻(RIE)对该金属膜进行构图工艺，从而在压电层17上和第一电极15上方形成第二电极18，并形成电连接至第二电极18的引出布线9B。
此外，通过利用氟气体的深RIE从衬底12的背表面侧20进行蚀刻工艺，从而在与每个第一电极15、压电层17和每个第二电极18重叠的区域的至少一部分下方在衬底12中形成各具有垂直侧壁的截面形状的多个空腔2H。接着，通过湿法蚀刻和利用砷化物基气体的反应离子蚀刻，去除保留在空腔2H上的与第一介电层13的下层对应的SiO2膜13a，从而完成根据第一实施例的滤波器11(见图20)。
作为通过矢量网络分析仪(HP8510C)评价由上述方法形成的薄膜压电共振器的共振特性的结果，获得如下的优良特性。共振频率为2.0GHz，电动机械耦合系数Kt2为6.5％，且在共振点处Q值为1000，而在反共振点处Q值为900。
因此，在根据第一实施例的滤波器11中，位于第一电极15下方的第一介电层13形成为具有最小的必要厚度，而位于压电层17的边缘部分16下方的第二介电层14形成为具有比第一介电层13大的厚度。因此，在形成贯通衬底12的多个空腔2H时，可以抑制由于位于第一电极15下方的介电层的大厚度而发生的膜厚度的减小以及由于蚀刻时间的增加而发生的生产量的降低。此外，在形成压电层17时，因为可以防止由于介电层的小厚度而发生的衬底表面的露出，因此可以以高生产率制造具有高性能的滤波器。
(第二实施例)(薄膜压电共振器)将参考图21至30说明根据本发明第二实施例的薄膜压电共振器21。
如图21和22所示，薄膜压电共振器21包括具有空腔3H的衬底22；第一介电层23，设置在衬底22上以覆盖空腔3H；第一电极25，设置在第一介电层23上和空腔3H上方；压电层27，设置在第一电极25上；第二电极28，设置在压电层27上和第一电极25上方；以及第二介电层24，设置在激发部分的周围区域中的衬底22与第一介电层23之间，该激发部分包括空腔3H、第一电极25、压电层27和第二电极28的重叠区域α。压电层27设置在第一介电层23上并延伸至第二介电层24的至少一部分上方的区域。
作为衬底22，实践上使用例如硅(Si)衬底。空腔3H包括从衬底22的前表面到其背表面以相同平面形状贯通衬底22的孔。此外，被空腔3H占据的区域容纳在被第一电极25占据的区域中。然而，如果第一电极25可保持在衬底22上，则被空腔3H占据的区域可延伸至第一电极25的外侧。
例如，第一介电层23包括例如具有单层的介电层。然而，第一介电层23的结构不限于单层结构，第一介电层23可包括其中层叠多个介电层的层叠结构。如果考虑批量生产时的加工余量和稳定性，则第一介电层23优选由氧化硅膜或氮化硅膜形成。然而，如果具有介电特性，则第一介电层23的形成材料不限于此，第一介电层23可由氮化铝膜形成。
第二介电层24设置在激发部分的周围区域中的衬底22与第一介电层23之间，该激发部分包括空腔3H、第一电极25、压电层27和第二电极28的重叠区域α。第二介电层24可由与第一介电层23的材料相同的材料形成。第二介电层24的上表面从衬底22的表面突出。
第一电极25设置在第一介电层23上和空腔3H上方，且第一电极25的与空腔3H重叠的区域α用作有效下电极。这样的部分用作引出布线29A，该部分由与第一电极25相同的层形成，与第一电极25一体构成(电连接至第一电极25)，且设置在不与空腔3H重叠的区域中。第一电极25和引出布线29A的每一者均通过利用例如包含铝(Al)、铝合金等的金属膜作为主体而形成，并具有双结构，在该双结构中，压电层27的下侧是非晶结构，以改善压电层27的取向。
压电层27设置在第一电极25上以与空腔3H重叠。压电层27还设置在第一介电层上并延伸至第二介电层24的至少一部分上方的区域。也就是，压电层27的边缘部分26设置在包括第二介电层24的第一介电层23上。此外，压电层27的边缘部分26表示在包括第一电极25上的区域的衬底22上形成包含例如氮化铝(AlN)的膜之后以预定形状构图该膜以形成压电层27的情况下，通过构图蚀刻的加工端部。
第二电极28设置在压电层27上和第一电极25上方，并且第二电极28的与空腔3H重叠的区域α用作有效上电极。这样的部分用作引出布线29B，该部分由与第二电极28相同的层形成，与第二电极28一体构成(电连接至第二电极28)，且设置在不与空腔3H重叠的区域中。第二电极28和引出布线29B的每一者均可通过使用钼(Mo)而形成。
在薄膜压电共振器21中，上述激发部分可通过在第一电极25与第二电极28之间施加电压而振动。另外，可获得作为薄膜压电共振器21的共振特性。
接下来，将参考图23至30说明制造薄膜压电共振器21的方法。在图23至30中示出的每个截面图对应于沿图21的线E-E截取的截面图。
首先，通过热氧化方法在由例如硅(Si)形成的衬底22上形成厚度分别为50nm的SiO2膜23a和Si3N4膜23b(见图23)。接着，通过公知的光刻或反应离子蚀刻(RIE)对形成的SiO2膜23a和Si3N4膜23b进行构图工艺。接着，在形成激发部分的部分及其周围区域中形成用于使衬底22的表面露出的开口23c(见图24)。
接着，通过干法氧化，在开口23c中沉积厚度为150nm的用作第二介电层24的SiO2膜，从而形成第二介电层24(见图25)。
接着，通过公知的光刻或反应离子蚀刻(RIE)，完全去除形成的SiO2膜23a和Si3N4膜23b，然后通过CVD方法在衬底22上形成厚度为100nm的成为第一介电层23的SiO2膜23d(见图26)。
接着，通过RF磁控溅射方法，在第一介电层23上沉积包含非晶Ta-Al合金和Ni的金属膜。然后，通过公知的光刻和反应离子蚀刻(RIE)对该金属膜进行构图工艺，从而形成第一电极25和引出布线29A(见图27)。具体地，可通过利用氟气体例如C4F8等作为蚀刻气体的RIE，选择性地进行对包含非晶Ta-Al合金和Ni的金属膜的构图工艺。
接着，通过RF磁控溅射方法在包括第一电极25的衬底22上沉积包含AlN的金属膜，并通过公知的光刻和反应离子蚀刻(RIE)对该金属膜进行构图工艺，从而在第一电极25上形成压电层27，使得边缘26延伸至第二介电层24的至少一部分上方的区域(见图28)。压电层27的厚度取决于共振频率。如果压电层27包含AlN且共振频率约为1.9GHz，则压电层27的厚度约为2.2μm。
接着，在包括压电层27的衬底22上沉积包含Ni的金属膜，并通过公知的光刻和反应离子蚀刻(RIE)对该金属膜进行构图工艺，从而在压电层27上和第一电极25上方形成第二电极28，并形成电连接至第二电极28的引出布线29B(见图29)。
此外，通过利用氟气体的深RIE从衬底22的背表面30蚀刻激发部分的区域处的衬底22，从而形成具有垂直侧壁的截面形状的空腔3H。接着，通过湿法蚀刻和利用砷化物基气体的反应离子蚀刻，去除保留在空腔3H上的第二介电层24，从而完成根据第二实施例的薄膜压电共振器21(见图30)。
作为通过矢量网络分析仪(HP8510C)评价由上述方法形成的薄膜压电共振器的共振特性的结果，获得如下的优良特性。共振频率为2.0GHz，电动机械耦合系数Kt2为6.5％，且在共振点处Q值为1000，而在反共振点处Q值为900。
因此，在根据第二实施例的薄膜压电共振器21中，位于第一电极25下方的第一介电层23形成为具有最小的必要厚度，而位于压电层27的边缘部分26下方的介电层由包括第一介电层23和第二介电层24的层叠结构形成。因此，在形成贯通衬底22的空腔3H时，可以抑制由于位于第一电极25下方的介电层的大厚度而发生的膜厚度的减小以及由于蚀刻时间的增加而发生的生产量的降低。此外，在形成压电层27时，因为可以防止由于介电层的小厚度而发生的衬底表面的露出，因此可以以高生产率制造具有高性能的薄膜压电共振器。
此外，在根据本发明第二实施例的薄膜压电共振器21中，在形成共振部分的部分中预先形成第二介电层24和第一介电层23，在第一介电层23上和第二介电层24上方形成第一电极25、压电层27和第二电极28，并且通过蚀刻去除位于第一电极25下方的第二介电层24。因此，当从衬底22的背表面侧30进行蚀刻工艺时，即使由于制造加工等的变差而使空腔3H的位置偏离，也不影响激发部分，这精确地形成激发部分。
优选地，第二介电层24的厚度大于第一介电层23的厚度。因此，可以防止在形成压电层27时由于介电层的小厚度而发生的衬底表面的露出。
(滤波器)将参考图31至41说明根据本发明第二实施例的滤波器41，将根据本发明第二实施例的薄膜压电共振器应用于根据本发明第二实施例的滤波器。。
如图31至32所示，滤波器41包括具有设置为相互分隔开的多个空腔4H的衬底42；第一介电层43，设置在衬底42上以覆盖多个空腔4H；多个第一电极45，分别设置在第一介电层43上和多个空腔4H上方；压电层47，设置在多个第一电极45上；多个第二电极48，分别设置在多个第一电极45和压电层47上；以及第二介电层44，设置在多个激发部分的周围区域中的衬底42与第一介电层43之间，所述多个激发部分的每一个包括空腔4H、第一电极45、压电层47和第二电极48的重叠区域α。压电层47设置在第一介电层43上以延伸至第二介电层44的至少一部分上方的区域。
作为衬底42，实践上使用例如硅(Si)衬底。多个空腔4H中的每一个包括从衬底42的前表面到其背表面以相同平面形状贯通衬底42的孔。此外，被空腔4H占据的区域容纳在被第一电极45占据的区域中。然而，如果第一电极45可保持在衬底42上，则被空腔4H占据的区域可延伸至第一电极45的外侧。
例如，第一介电层43包括例如具有单层的介电层。然而，第一介电层43的结构不限于单层结构，第一介电层43可包括其中层叠多个介电层的层叠结构。如果考虑批量生产时的加工余量和稳定性，则第一介电层43优选由氧化硅膜或氮化硅膜形成。然而，如果具有介电特性，则第一介电层43的形成材料不限于此，第一介电层43可由氮化铝膜形成。
使第二介电层44以预定间隙离开多个薄膜压电共振器51-57地设置在具有多个激发部分的薄膜压电共振器51-57的周围区域中的衬底42与第一介电层43之间。在这种情况下，多个激发部分的每一个包括空腔4H、第一电极45、压电层47和第二电极48的重叠区域α。第二介电层44可由与第一介电层43的材料相同的材料形成。第二介电层44的上表面从衬底42的表面突出。
第一电极45分别设置在第一介电层43上和空腔4H上方，且第一电极45的与空腔4H重叠的区域α用作有效下电极。这样的部分用作引出布线49A，该部分由与第一电极45相同的层形成，与第一电极45一体构成(电连接至第一电极45)，且设置在不与空腔4H重叠的区域中。第一电极45和引出布线49A的每一者均通过利用例如包含铝(Al)、铝合金等的金属膜作为主体而形成，并具有双结构，在该双结构中，压电层47的下侧是非晶结构，以改善压电层47的取向。
压电层47设置在多个第一电极45上以与空腔4H重叠。压电层47还设置在第一介电层43上并延伸至第二介电层44的至少一部分上方的区域。也就是，压电层47的边缘部分46设置在包括第二介电层44的第一介电层43上。此外，压电层47的边缘部分46表示在包括第一电极45上的区域的衬底42上形成包含例如氮化铝(AlN)的膜之后以预定形状构图该膜以形成压电层47的情况下，通过构图蚀刻的加工端部。
第二电极48分别设置在压电层47上和第一电极45上方，并且第二电极48的与空腔4H重叠的区域α用作有效上电极。这样的部分用作引出布线49B，该部分由与第二电极48相同的层形成，与第二电极48一体构成(电连接至第二电极48)，且设置在不与空腔4H重叠的区域中。第二电极48和引出布线49B的每一者均可通过使用钼(Mo)而形成。
在滤波器41中，上述激发部分可通过在第一电极45与第二电极48之间施加电压而振动。另外，可获得作为滤波器21的共振特性。
如图33所示，滤波器41具有这样的结构，其中三个薄膜压电共振器52、54和56相互串联电连接，且四个薄膜压电共振器51、53、55和57相互并联电连接。也就是，滤波器41包括七个薄膜压电共振器51-57。
接下来，将参考图34至41说明制造滤波器41的方法。在图34至41中示出的每个截面图对应于沿图31的线F-F截取的截面图。
首先，通过热氧化方法在由例如硅(Si)形成的衬底42上形成厚度分别为50nm的SiO2膜43a和Si3N4膜43b(见图34)。接着，通过公知的光刻或反应离子蚀刻(RIE)对形成的SiO2膜43a和Si3N4膜43b进行构图工艺。接着，在形成激发部分的部分及其周围区域中形成用于使衬底42的表面露出的开口43c(见图35)。
接着，通过干法氧化，在开口43c中沉积厚度为150nm的用作第二介电层44的SiO2膜，从而形成第二介电层44(见图36)。
接着，通过公知的光刻或反应离子蚀刻(RIE)，完全去除形成的SiO2膜43a和Si3N4膜43b，然后通过CVD方法在衬底42上形成厚度为100nm的成为第一介电层43的SiO2膜43d(见图37)。
接着，通过RF磁控溅射方法，在第一介电层43上沉积包含非晶Ta-Al合金和Ni的金属膜。然后，通过公知的光刻和反应离子蚀刻(RIE)对该金属膜进行构图工艺，从而形成第一电极45和引出布线49A(见图38)。具体地，可通过利用氟气体例如C4F8等作为蚀刻气体的RIE，选择性地进行对包含非晶Ta-Al合金和Ni的金属膜的构图工艺。
接着，通过RF磁控溅射方法在包括第一电极45的衬底42上沉积包含AlN的金属膜，并通过公知的光刻和反应离子蚀刻(RIE)对该金属膜进行构图工艺，从而形成压电层47，使得边缘46延伸至第二介电层44的至少一部分上方的区域(见图39)。压电层47的厚度取决于共振频率。如果压电层47包含AlN且共振频率约为1.9GHz，则压电层47的厚度约为2.2μm。
接着，在包括压电层47的衬底42上沉积包含Ni的金属膜，并通过公知的光刻和反应离子蚀刻(RIE)对该金属膜进行构图工艺，从而在压电层47上和第一电极45上方形成第二电极48，并形成电连接至第二电极48的引出布线49B(见图40)。
此外，通过利用氟气体的深RIE从衬底42的背表面50蚀刻激发部分的区域处的衬底42，从而形成具有垂直侧壁的截面形状的空腔4H。接着，通过湿法蚀刻和利用砷化物基气体的反应离子蚀刻，去除保留在空腔4H上的第二介电层44，从而完成根据第二实施例的滤波器41(见图41)。
作为通过矢量网络分析仪(HP8510C)评价由上述方法形成的薄膜压电共振器的共振特性的结果，获得如下的优良特性。共振频率为2.0GHz，电动机械耦合系数Kt2为6.5％，且在共振点处Q值为1000，而在反共振点处Q值为900。
因此，在根据第二实施例的滤波器41中，位于第一电极45下方的第一介电层43形成为具有最小的必要厚度，而位于压电层47的边缘部分46下方的介电层由包括第一介电层43和第二介电层44的层叠结构形成。因此，在形成贯通衬底42的空腔4H时，可以抑制由于位于第一电极45下方的介电层的大厚度而发生的膜厚度的减小以及由于蚀刻时间的增加而发生的生产量的降低。此外，在形成压电层47时，因为可以防止由于介电层的小厚度而发生的衬底表面的露出，因此可以以高生产率制造具有高性能的薄膜压电共振器。
此外，在根据本发明第二实施例的滤波器41中，在形成共振部分的部分中预先形成第二介电层44和第一介电层43，在第一介电层43上和第二介电层44上方形成第一电极45、压电层47和第二电极48，并且通过蚀刻去除位于第一电极45下方的第二介电层44。因此，当从衬底42的背表面侧50进行蚀刻工艺时，即使由于制造加工等的变差而使空腔4H的位置偏离，也不影响激发部分，这精确地形成激发部分。
优选地，第二介电层44的厚度大于第一介电层43的厚度。因此，可以防止在形成压电层47时由于介电层的小厚度而发生的衬底表面的露出。
权利要求
1.一种薄膜压电共振器，包括具有空腔的衬底；第一介电层，设置在所述衬底上以覆盖所述空腔；第二介电层，设置在所述衬底上且设置在所述空腔的周围区域中，且其厚度大于所述第一介电层的厚度；第一电极，设置在所述第一介电层上和所述空腔上方；压电层，设置在所述第一电极上且设置为延伸至所述第二介电层上的区域；以及第二电极，设置在所述压电层上和所述第一电极上方。
2.根据权利要求1的共振器，其中所述第一介电层包括设置在除了所述空腔上之外的所述衬底上的第一层，以及设置在所述第一层和所述空腔上的第二层。
3.根据权利要求1的共振器，其中所述第二介电层的上表面从所述衬底的表面突出。
4.一种薄膜压电共振器，包括具有空腔的衬底；第一介电层，设置在所述衬底上以覆盖所述空腔；第一电极，设置在所述第一介电层上和所述空腔上方；压电层，设置在所述第一电极上；第二电极，设置在所述压电层上和所述第一电极上方；以及第二介电层，设置在激发部分的周围区域中的所述衬底与所述第一介电层之间，所述激发部分包括所述空腔、所述第一电极、所述压电层和所述第二电极的重叠区域，其中所述压电层设置在所述第一介电层上并延伸至所述第二介电层的至少一部分上的区域。
5.根据权利要求4的共振器，其中所述第二介电层的厚度大于所述第一介电层的厚度。
6.根据权利要求4的共振器，其中所述第二介电层的上表面从所述衬底的表面突出。
7.一种滤波器，包括衬底，包括设置为相互分隔开的多个空腔；第一介电层，设置在所述衬底上以覆盖所述多个空腔；第二介电层，设置在所述衬底上且设置在所述多个空腔的周围区域中，且其厚度大于所述第一介电层的厚度；多个第一电极，分别设置在所述第一介电层上和所述多个空腔上方；压电层，设置在所述多个第一电极上且设置为延伸至所述第二介电层的至少一部分上的区域；以及多个第二电极，分别设置在所述压电层上和所述多个第一电极上方。
8.根据权利要求7的滤波器，其中所述第一介电层包括设置在除了所述空腔上之外的所述衬底上的第一层，以及设置在所述第一层和所述空腔上的第二层。
9.根据权利要求7的滤波器，其中所述第二介电层的上表面从所述衬底的表面突出。
10.一种滤波器，包括衬底，包括设置为相互分隔开的多个空腔；第一介电层，设置在所述衬底上以覆盖所述多个空腔；多个第一电极，分别设置在所述第一介电层上和所述多个空腔上方；压电层，设置在所述多个第一电极上；多个第二电极，分别设置在所述压电层上和所述多个第一电极上方；以及第二介电层，设置在多个激发部分的周围区域中的所述衬底与所述第一介电层之间，所述多个激发部分的每一个包括所述空腔、所述第一电极、所述压电层和所述第二电极的重叠区域，其中所述压电层设置在所述第一介电层上并延伸至所述第二介电层的至少一部分上的区域。
11.根据权利要求10的滤波器，其中所述第二介电层的厚度大于所述第一介电层的厚度。
12.根据权利要求10的滤波器，其中所述第二介电层的上表面从所述衬底的表面突出。
13.一种制造薄膜压电共振器的方法，包括以下步骤在衬底上的设置激发部分的区域处形成第一介电层；在所述第一介电层的周围区域中形成其厚度大于所述所述第一介电层的厚度的第二介电层；在所述第一介电层上形成第一电极；在所述第一电极上形成压电层以延伸至所述第二介电层的至少一部分上的区域；在所述压电层上和所述第一电极上方形成第二电极；以及在重叠所述第一电极、所述压电层和所述第二电极的区域的至少一部分下方形成贯通所述衬底的空腔。
14.根据权利要求13的方法，其中所述形成所述第一介电层包括在所述衬底上形成第一层以及在所述第一层上形成第二层；以及所述形成空腔包括去除在所述空腔上的区域处的所述第一层。
15.根据权利要求13的方法，其中所述形成所述第二介电层包括去除在所述周围区域处的所述第一介电层，并在所述第一介电层的被去除区域处形成所述第二介电层。
16.一种制造薄膜压电共振器的方法，包括以下步骤在衬底上的设置激发部分的区域处和所述位置的周围区域中形成第二介电层；在包括所述第二介电层的所述衬底上形成第一介电层；在所述第一介电层上和其上设置所述激发部分的所述第二介电层上方形成第一电极；在所述第一介电层上和所述第一电极上方形成压电层以延伸至所述第二介电层的至少一部分上的区域；在所述压电层上和所述第一电极上方形成第二电极；以及在重叠所述第一电极、所述压电层和所述第二电极的区域的至少一部分下方形成贯通所述衬底的空腔。
17.根据权利要求16的方法，其中所述形成所述空腔包括，在去除在设置所述激发部分的区域处的所述第二介电层时去除所述衬底。
18.根据权利要求16的方法，其中所述形成所述第二介电层包括以下步骤在所述衬底上形成第三介电层；在所述周围区域和所述激发部分处去除所述第三介电层；在所述周围区域和所述激发部分处形成所述第二介电层；以及去除保留在所述衬底上的所述第三介电层。
全文摘要
一种薄膜压电共振器包括具有空腔的衬底；第一介电层，设置在所述衬底上以覆盖所述空腔；第二介电层，设置在所述衬底上且设置在所述空腔的周围区域中，且其厚度大于所述第一介电层的厚度；第一电极，设置在所述第一介电层上和所述空腔上方；压电层，设置在所述第一电极上且设置为延伸至所述第二介电层上的区域；以及第二电极，设置在所述压电层上和所述第一电极上方。
文档编号H03H9/58GK101026371SQ20071007915
公开日2007年8月29日 申请日期2007年2月14日 优先权日2006年2月20日
发明者佐野贤也, 板谷和彦, 尾原亮一, 川久保隆 申请人:株式会社东芝