专利名称：放大器以及使用放大器的驱动电路的制作方法
技术领域：
本发明涉及一种用于驱动如液晶显示器等电容负载的放大器以及使用该放大器的驱动电路。
背景技术：
目前，对于高度视频和信息化社会的进展以及多媒体系统的广泛普及来说，如液晶显示器等的平板显示器已被认为是越来越重要。由于这些液晶显示器具有诸如低功耗、结构轻薄等优点，因此它们被广泛地用作便携式终端装置等的显示器。
液晶显示器具有用于显示图像的液晶面板、和用于驱动该液晶面板的驱动电路。有源矩阵型液晶面板具有元件基板、对向基板和在这些基板之间保持的液晶。在元件基板上分别形成水平的扫描线和垂直的数据线。以类似矩阵的形式，在这些扫描和数据线之间形成多个像素电极。在这些扫描和数据线的每个节点附近提供如TFT(薄膜晶体管)等有源元件。分别地，每个TFT栅极连接到扫描线，每个源极连接到数据线，且每个漏极连接到像素电极。
在对向基板上形成了面向像素电极的共用电极。作为电容负载的液晶电容的一端连接到像素电极。液晶电极的另一端连接到在对向基板上形成的、面向像素电极的共用电极。因此，液晶电容等效地连接到TFT漏极。
分别地，扫描线驱动电路连接到扫描线，数据线驱动电路连接到数据线。扫描线驱动电路从上到下顺序地对扫描线进行扫描，以使得数据线驱动电路能够经由TFT，将电压施加给每个像素电极。共用电极驱动电路将适当的电压施加给每个共用电极。这是为什么对液晶施加与像素电极和共用电极之间的电位差相当的电压的原因。液晶显示器改变这种施加到液晶的电压，以改变液晶的排序，并改变光透射率，由此进行灰度级显示。
对于已知的液晶显示器，从数据线经由TFT施加到每个像素电极的电压(以下，将其称作像素电压)的极性在每个预定周期反转。通过对这种施加到液晶的电压的极性进行反转来进行AC驱动，抑制了由DC驱动引起的液晶特性的恶化。作为AC驱动的方法，例如，有一种众所周知的点反转驱动方法，其相对于每个像素来反转像素电压的极性。
一般来讲，与电压跟随器连接的运算放大器被用作输出电路，该输出电路是作为用于液晶显示器的驱动电路来使用的。运算放大器的频率特性根据驱动负载条件的变化而变化。如果在用于驱动电路的运算放大器中的负载频率特性发生改变，则运算放大器开始振荡，从而导致液晶面板的显示中发生问题。
有一些公知的用于改善运算放大器频率特性的方法，这些方法中的一种是相位补偿(以下，将其称作镜像补偿)，该方法通过使用镜像电容来实现(例如，特开日本申请No.2005-124120 A)。图9示出了在JP 2005-124120 A中描述的常规驱动电路10的结构。如图9中所示，常规驱动电路100具有N接收差动放大器101、P接收差动放大器102和AB级放大电路103。在JP 2005-124120 A中描述的液晶显示器的驱动电路使用AB级放大器103来进行镜像补偿，从而能够进行舷到舷(Rail-to-Rail)的输入/输出。
AB级放大电路13具有在输出端子和电源端子之间连接的P沟道MOS晶体管104，和在输出端子和接地端子之间连接的N接收沟道输出MOS晶体管105。P沟道MOS晶体管104的栅极连接到N接收差动放大器101的输出线。N沟道MOS晶体管105的栅极连接到P接收差动放大器105的输出线。在AB级输出电路103中，在一对P沟道MOS晶体管104中的每一个的栅极与输出端子Vout之间、以及在一对N沟道输出MOS晶体管105中每一个的栅极和输出端子Vout之间，分别连接了用于相位补偿的一对镜像电容106和107。
这一对镜像电容106和107对于改善差动型AB放大器1的频率特性来讲，是有效的。这种情况下，假设为相位补偿电容的镜像电容越大，则频率特性改善得就越多。
如果能使用其中具备能够进行舷到舷(Rail-to-Rail)输入/输出的用于镜像补偿的运算放大器的驱动电路，通过像上述点反转驱动方法一样交替反转电压极性来进行AC驱动，则在每次极性反转时会出现以下情况，从而增加了通过电流增加。结果，运算放大器的斜率(Throughrate)被降低。这已经是常规问题。
(1)当从正极性输出向负极性输出进行反转时如果极性反转信号的极性从正反转成负，则栅极电压在P沟道MOS晶体管104和N沟道MOS晶体管105的每一个处增加。结果，P沟道MOS晶体管104的ON电阻升高，同时N沟道MOS晶体管105的ON电阻下降，然后Vout下降。当该Vout的极性被从正极性反转到负极性的瞬间，Vout使得电压急速下降，从而电荷到达镜像电容106。因此，P沟道MOS晶体管104的栅极电压下降，而其ON电阻被延迟上升。因此，在这种从正极性到负极性的极性反转中，P沟道MOS晶体管104和N沟道MOS晶体管105二者的ON电阻在该周期中同时降低，其中大的通过电流(through current)开始流动。
(2)当从负极性输出向正极性输出反转时如果极性反转信号的极性是从负极性向正极性反转时，栅极电压在P沟道MOS晶体管104和N沟道MOS晶体管105二者处都会下降。结果，P沟道MOS晶体管104的ON电阻下降，同时N沟道MOS晶体管105的ON电阻上升，之后Vout上升。在该Vout的极性从负极性反转到正极性的瞬间，Vout使得电压急剧上升，从而电荷到达镜像电容106。因此，N沟道MOS晶体管105的栅极电压上升，且其ON电阻被延迟上升。因此，即使是处于从负极性向正极性反转的这种极性反转输出中，P沟道MOS晶体管104和N沟道MOS晶体管105二者的ON电阻在周期中同时降低，其中大的通过电流开始流动。
如果以这种方式为液晶面板采用AC驱动，则在驱动电路中的运算放大器保持对输出电压进行反转，以驱动作为电容负载的液晶。这种情况下，每当输出电压极性被反转时，输出电压就成为大振幅。且为了在输出电压极性被反转的时候获得期望的输出电压，晶体管104和105之一的ON电阻被降低，而另一个晶体管的ON电阻被提高。在常规镜像补偿的情况下，运算放大器的输出由于镜像电容，而对每个输出晶体管的栅极产生影响。因此，镜像电容导致晶体管ON电阻上升发生延迟，而这预期将增加ON电阻，从而限制输出。结果，两个晶体管104和105的ON电阻在一段时间内同时下降，从而通过电流增加，且运算放大器的斜率被降低。且这种通过电流的增加导致芯片中产生热和EMI(电磁干扰)。
发明内容
本发明放大器的一个方面中，放大器具有在第一电源电位和第二电源电位之间串联连接的第一和第二输出晶体管；与在第一和第二晶体管之间提供的节点相连接的输出端子；在第一晶体管的控制端子和输出端子之间提供的第一电容元件；在第二晶体管的控制端子和输出端子之间提供的第二电容元件；第一开关电路，用于将第一电容元件的一端连接到第一电源电位或者连接到第一晶体管的控制端子；和第二开关电路，用于将第二电容元件的一端连接到第二电源电位或者连接到第二晶体管的控制端子。
通过这种结构，在输出电压变化大时，每个开关电路能够将相位补偿电容与每个输出晶体管的栅极断开连接。因此，防止与相位补偿电容断开连接的输出晶体管的ON电阻降低，从而能降低通过电流。这是能有效抑制运算放大器的斜率的原因。
结合附图、根据以下某些优选实施例的描述，本发明的上述和其他目的、优点和特征将更加明显，附图中图1是第一实施例中运算放大器的结构；图2是第一实施例中驱动电路的结构；图3是第一实施例中使用驱动电路的液晶显示器的结构；图4是第一实施例中用于驱动电路的开关控制电路的结构；图5是描述第一实施例中驱动电路操作的图；图6是描述第一实施例中驱动电路操作的另一个图；图7是第二实施例中运算放大器的结构；图8是第三实施例中运算放大器的结构；和图9是常规运算放大器的结构。
具体实施例方式
第一实施例以下，将参考图1描述本发明第一实施例中的运算放大器。如图1中所示，该第一实施例中的运算放大器具有N接收差动放大器1和P接收差动放大器2，以及AB级输出电路3。
N接收差动放大器1具有反向输入端子(-)和非反向输入端子(+)。作为具体结构，例如，如图9中常规结构中所示，运算放大器具有包括一对N沟道差动MOS晶体管，与该对N沟道差动MOS晶体管连接的一对电流镜像型P沟道负载MOS晶体管，用于分别将N沟道差动偏置电压输入至栅极、并将恒定电流提供给该对N沟道差动MOS晶体管的源极的N沟道恒定电流源MOS晶体管。N接收差动放大器的输出端子与AB级输出电路3的P沟道输出MOS晶体管14的栅极相连接。N接收差动放大器1将所输入的信号输出至AB级输出电路3的P沟道输出MOS晶体管14的栅极。
P接收差动放大器2具有反向输入端子(-)和非反向输入端子(+)。作为具体结构，P接收差动放大器2可具有一般结构，例如，与图9中示出的常规实例相似。这种情况下，放大器2具有一对P沟道差动MOS晶体管，与该对P沟道差动MOS晶体管连接的一对电流镜像型N沟道负载MOS晶体管，用于分别将P沟道差动偏置电压输入到栅极、并将恒定电流提供给该对P沟道差动MOS晶体管的源极的P沟道恒定电流源MOS晶体管。P接收差动放大器2的输出端子与AB级输出电路3的N沟道输出MOS晶体管15的栅极连接。P接收差动放大器2将所输入的信号输出到AB级输出电路3的N沟道输出MOS晶体管15的栅极。
AB级输出电路3具有P沟道恒定电流MOS晶体管10、AB级放大电路13、P沟道转换MOS晶体管11、N沟道转换MOS晶体管12、P沟道输出MOS晶体管14、N沟道输出MOS晶体管15(以下，按照需要将其简称为MOS晶体管10和15)、第一开关电路4、第二开关电路5、第一镜像电容(第一电容元件)31和第二镜像电容(第二电容元件)32。第一开关电路4具有第一控制开关20和第二控制开关21。第二开关电路5具有第三控制开关22和第四控制开关23。该结构不仅限于图1中所示出的；该结构可自由地确定，只要其包括如上所述的控制开关20至23以及镜像电容31和32即可。
在该第一实施例中的AB级输出电路中，用于相位补偿的该对镜像电容31和32连接在该对P/N沟道输出MOS晶体管4和5的每一栅极与输出端子Vout之间。因此，差动AB级放大器3具有良好的频率特性。
在AB放大器3中，分别在N和P接收差动放大器1和2侧提供了MOS晶体管10至13。MOS晶体管10连接在N接收差动放大器1的输出线6和电源端子(第一电源电位)VDD之间。P沟道恒定电流偏置电压BP2被输入至MOS晶体管10的栅极。MOS晶体管13连接到P接收差动放大器2的输出线7与接地端子(第二电源电位)GND之间。N沟道恒定电流偏置电压BN2被输入到MOS晶体管13的栅极。
MOS晶体管11和12起到电平转换器的作用。MOS晶体管11和12在该对N和P接收差动放大器1和2的输出线6和7之间并联连接。P沟道恒定电流偏置电压BP3被输入到MOS晶体管11的栅极。N沟道偏置电压BN3被输入到MOS晶体管12的栅极。
在AB级输出电路中，在MOS晶体管11至13的输出侧提供第一和第二开关电路4和5以及第一和第二镜像电容31和32。第一镜像电容31是在N接收差动放大器1的输出线6与电源端子VDD之间提供的。换句话说，第一镜像电容31的一端连接到N接收差动放大器1的输出线6或者连接到电源端子VDD，而其另一端连接到输出端子Vout。且第二镜像电容32是在P接收差动放大器2输出线7/接地GND与输出端子Vout之间提供的。换句话说，第一镜像电容32的一端连接到P接收差动放大器2的输出线7或者连接到接地端子GND，而其另一端连接到输出端子Vout。
第一开关电路4对第一镜像电容31的一端进行切换，将其连接到N接收差动放大器1的输出线6或者连接到电源端子VDD。第一开关电路4具有第一和第二控制开关20和21。第一控制开关20的一端连接至N接收差动放大器1的输出线6，而其另一端连接至第一镜像电容31的一端。第二控制开关21的一端连接至电源端子VDD，而其另一端连接至第一镜像电容31的一端。由于这些控制开关20和21的开关操作，第一开关电路4将第一镜像电容31的一端连接到N接收差动放大器1的输出线6，或者连接到电源端子VDD。
第二开关电路5对第二镜像电容31的一端进行切换，将其连接到P接收差动放大器2的输出线7或者连接到接地端子GND。第二开关电路5具有第三和第四控制开关22和23。第三控制开关22的一端连接到P接收差动放大器2的输出线7，其另一端连接到第二镜像电容32的一端。第四控制开关23的一端连接到接地端子GND，其另一端连接到第二镜像电容32的一端。由于这些控制开关22和23的开关操作，第二开关电路5将第一镜像电容32的一端连接到P接收差动放大器2的输出线7，或者连接到接地端子GND。以下将详细描述这些控制开关的操作。
在AB级输出电路3中，MOS晶体管14和15是在第一和第二开关电路4和5的输出侧提供的。每个MOS晶体管14和15的主电流路径的一端连接到共用节点。MOS晶体管14和15的该共用节点连接到输出端子Vout。MOS晶体管14的栅极连接到N接收差动放大器1的输出线6。MOS晶体管14的主电流路径的一端连接到输出端子Vout，且其另一端连接到电源VDD。因此，MOS晶体管14连接在输出端子Vout和电源端子VDD之间。MOS晶体管15的栅极连接至P接收差动放大器2的输出线7。MOS晶体管15的主电流路径的一端连接至输出端子Vout，且其另一端连接至接地端子GND。因此，MOS晶体管15连接在输出端子Vout和接地端子GND之间。换句话说，MOS晶体管14和15串联连接在电源端子VDD和接地端子GND之间。输出端子Vout连接至在MOS晶体管14和15之间提供的节点。
因此，第一镜像电容31是在MOS晶体管14的栅极和输出端子Vout之间提供的。且第二镜像电容32是在MOS晶体管15的栅极和输出端子Vout之间提供的。该第一开关电路4将第一镜像电容31的一端连接至电源端子VDD，或者连接至MOS晶体管14的栅极。第二开关电路15将第二镜像电容32的一端连接至接地端子GND，或者连接至MOS晶体管15的栅极。
接下来，将参考图2描述图2中示出的驱动电路。该驱动电路连接到图1中示出的多个运算放大器，对运算放大器进行电压跟随器连接。图2示出了本实施例中的驱动电路的结构。图2中，相同的参考数字表示与图1中示出的那些相同的结构元件，以避免多余描述。如图2中所示，输出端子Vout的输出分别输入到N接收差动放大器1和P接收差动放大器2的反向输入端子(-)。本实施例中的驱动电路被有利地用于驱动液晶显示面板的数据线。以下，将该驱动电路称作数据线驱动电路8。尽管在此仅示出了一个运算放大器，但是实际上依据相应液晶面板的数据线的数目，并行提供了多个运算放大器。尽管图2中未示出，但是数据线驱动电路8具有用于控制该控制开关20至23的控制电路。以下将详细描述该控制电路。
灰度级电压从Vin端子(+)分别被输入到N接收差动放大器1和P接收差动放大器2的非反向输入端子(+)。如果正极性的灰度级电压被输入到Vin(+)端子，则N接收差动放大器1降低MOS晶体管14的栅极电压。另一方面，P接收差动放大器2降低MOS晶体管15的栅极电压。因此，MOS晶体管14的ON电阻降低了，且MOS晶体管15的ON电阻升高了。由此，输出端子Vout输出了正极性的灰度级电压。
如果负极性被输入到Vin(+)端子，则N接收差动放大器升高MOS晶体管14的栅极电压。另一方面，P接收差动放大器2升高MOS晶体管15的栅极电压。因此，MOS晶体管14的ON电阻升高且MOS晶体管15的ON电阻下降。由此，输出端子Vout输出负极性的灰度级电压。
接下来，将参考图3对使用在本实施例中描述的驱动电路的液晶显示器的结构作出描述。如图3中所示，能够从外部将本实施例中的数据线驱动电路8连接到液晶面板9。数据线驱动电路8还可被形成在可连接到所有数据线SL的液晶面板9的基板上。
液晶面板9具有由多个像素构成的显示区域。液晶面板9将液晶保持在TFT(薄膜晶体管)阵列基板(未示出)、和设置成与TFT阵列基板相对的对向基板(未示出)之间。TFT阵列基板具有水平扫描线GL和垂直扫描线SL，且TFT是在这些扫描线GL和数据线SL的每个节点处形成的。形成多个像素电极，并以类似矩阵的方式将所述像素电极设置在扫描线GL和数据线SL之间。分别将TFT栅电极连接到扫描线GL，以及将TFT源电极连接到数据线SL。因此，保持在像素电极和共用电极之间的液晶电容中的一个变为与TFT漏极(像素电极)连接，且另一个液晶电容变为与共用电极连接。
共用电极以及R(红)、G(绿)和B(蓝)的滤色器被形成在对向基板上。事实上，共用电极是几乎在整个对向基板上方形成的透明电极，以分别面对像素电极。扫描信号被提供给每个扫描线GL，且该扫描信号同时导通与一条被选扫描线GL相连接的所有TFT。灰度级电压被提供给每个数据线SL，且根据灰度级电压对像素电极充电。
根据被写入了灰度级电压的每个像素电极、与每个共用电极之间的电位差，在该像素电极和共用电极之间的顺序会变化。因此，从背光(未示出)发出的透射光量受到控制。液晶显示面板9的每个像素根据所透射的光量，显示与颜色浓淡以及任一种显示RGB颜色显示相匹配的各种颜色。在单色显示模式中，不需要滤色器。
在该实施例中，采用了2线点(2-line dot)反转驱动方法。换句话说，为每条数据线SL交替地反转提供到像素电极的显示信号的极性，且为每隔一条扫描线GL反转提供到像素电极的显示信号的极性。为每一帧切换每个显示信号的极性。极性状态“正(+)”意味着从数据线提供的显示信号的电位超过了作为参考电位的共用电极电位，而“负(-)”状态意味着显示信号电位低于共用电极电位。
该第一实施例中的数据线驱动电路8根据自外部提供的每个显示信号，输出上述灰度级电压。广泛公知的是，数据线驱动电路8具有移位寄存器电路、锁存器电路、灰度级电压产生电路等。它们在图2和3中都被省略。在如上所述的反转驱动的情况下，正和负极性信号作为显示信号被输入到数据线驱动电路8。正和负极性显示信号可以是公共信号，并且在锁存器电路中在正和负之间切换。
如图3中所示，该第一实施例中的数据线驱动电路8具有控制电路60，用于控制该控制开关20至23。控制电路60根据所输入的极性反转信号POL，导通/截止控制开关20至23。以下，将参考图4描述控制电路60的结构。如图4中所示，控制电路60具有第一和第二触发器电路61和62、第一和第二与电路63和64、或电路65以及第三和第四与电路66和67。在此，将描述采用D型触发器电路的情况。
极性反转信号POL(a)被输入到第一触发器电路61的输入端子D，而选通信号STB被输入到其输入端子K。将第一触发器电路61的输出(b)被输入到第二触发器电路62的输入端子D、和第一与电路63的两个输入端子中的一个。选通信号STB被输入到第二触发器电路62的输入端子K。
第一触发器电路61的输出(b)被反转，并被输入到第二与电路64的两个输入端子中的一个。第二触发器电路62的输出(c)被反转，并被输入到第一与电路63的另一个输入端子。第二触发器电路62的输出(c)被输入到第二与电路64的另一个输入端子。第一和第二与电路63和64的输出被分别输入到或电路65的输入端子。
或电路65的输出(d)被输入到第三和第四与电路66和67中每一个的两个输入端子中的一个。极性反转信号POL(e)被输入到第三与电路66的另一输入端子。经反相器反转后的极性反转信号POL(f)被输入到第四与电路67的另一个输入端子。
第三与电路66的输出(g)被输入到第四控制开关23，然后被反相器反转，并被输入到第三控制开关22。第四与电路67的输出(h)被输入到第二控制开关21，然后被反相器反转，并被输入至第一控制开关20。
当极性反转信号POL被反转时，由图4中的点线A表示的逻辑电路输出在高电平(1)上的信号(d)。由图4中的点线B表示的另一个逻辑电路具有两个系统的输出(g)和(h)。当极性反转信号POL表示逻辑中的一个，逻辑电路B固定一个系统的输出，并根据逻辑电路A的输出(d)来改变另一个系统的输出。当信号POL在高电平上时，逻辑电路B原样保持在先前周期中的输出(h)。然后逻辑电路B根据逻辑电路A的输出(d)，在高电平(1)和低电平(0)之间切换输出(g)。另一方面，当信号POL是在低电平上时，逻辑电路B原样保持在先前周期中的输出(g)。然后，逻辑电路B根据逻辑电路A的输出(d)，在高电平(1)和低电平(0)之间切换输出(h)。控制电路60的结构不仅限于目前为止所描述的那些，其当然是可自由地变化的。
接下来，将参考图5和6描述本实施例中数据线驱动电路8的操作。图5示出了描述数据线驱动电路8的操作的时序图。图6示出了图4中示出的控制电路60的点a到h中每一点处的信号的真值表。如图5中所示，数据线驱动电路8的操作在以下情况下变化(1)“极性输出从负变成正”，(2)“保持正极性输出”，(3)“极性输出从负变成正”，和(4)“保持负极性输出”。以下将描述上述情况中的每一种。在此，假设采用了2线点反转驱动方法。因此，从奇数列中的运算放大器输出的灰度级电压极性不同于从偶数列中的运算放大器输出的灰度级电压极性。且每个运算放大器输出对于每隔一条扫描线都反转其极性的灰度级电压。在图5中，在奇数列中的每个运算放大器输出Vout。
(1)当极性输出从负改变为正时在图5中示出的周期(1)中，当极性反转信号POL在其上升沿处进入高电平时，正极性灰度级电压被输入到奇数列中的N接收差动放大器1和P接收差动放大器2两者的非反向输入端子(+)。另一方面，负极性灰度级电压被输入到偶数列中的N接收差动放大器1和P接收差动放大器2两者的非反向输入端子(+)。
当信号POL上升且选通信号STB上升并进入到高电平时，P沟道输出MOS晶体管14的栅极电压下降，且其ON电阻降低。且N沟道输出MOS晶体管15的栅极电压也下降，但是其ON电阻上升。因此，来自于运算放大器的Vout电压输出上升。换句话说，如果送往运算放大器的输入从正极性反转到负极性，则Vout电压的极性从负反转到正。
此时，控制电路如图6中所示地工作，以导通/截止开关20至23。且如图6(1)中所示，图4中的逻辑电路A在信号POL的电平从低变成高时输出高电平(1)的信号(d)。由于信号POL此时是在高电平(1)上，因此用于控制第一和第二控制开关20和21的输出(h)与其在之前周期中的状态一样，被固定在低电平(0)上。因此，第一控制开关20导通，且第二控制开关21截止。N接收差动放大器1的输出线由此连接到第一镜像电容31的一端。且电源端子VDD与第一镜像电容31的一端断开连接。
另一方面，用于控制第三和第四控制开关22和23的输出(g)根据逻辑电路A的输出在低电平(0)和高电平(1)之间转换。因此，第三控制开关22截止，且第四控制开关23导通。结果，接地端子GND连接到第二镜像电容32的一端。且P接收差动放大器2的输出线与第二镜像电容32断开连接。
由于第三控制开关以这种方式截止，因此N沟道输出MOS晶体管15的栅极与控制开关22的输出断开连接。因此，N沟道输出MOS晶体管15能避免由于从负到正的极性反转引起的Vout的急剧电压上升。换句话说，当Vout极性从负到正反转时，没有电荷从输出线7到达第二镜像电容32。因此，N沟道输出MOS晶体管15的栅极电压上升，从而缩短了ON电阻上升时间。这是为什么可以避免如下常规问题的原因，该常规问题是Vout电压在极性从负反转到正时急剧上升，然后P沟道输出MOS晶体管14和N沟道输出MOS晶体管15的ON电阻同时降低，由此大的通过电流开始流动。
而且，当第二镜像电容32与N沟道输出MOS晶体管15的栅极断开连接时，已连接到N沟道输出MOS晶体管15的栅极的第二镜像电容32的节点没有开路，而是连接到接地端子GND。因此，可以防止如下常规问题当第二镜像电容32连接到下一时间的栅极时，栅极电压变得不稳定。
(2)当按原状保持正极性输出时如图5(2)中所示，如果信号POL被保持在高电平上，则保持将正极性灰度级电压输入到奇数列中的N接收差动放大器1和P接收差动放大器2两者的非反向输入端子(+)。且保持将负极性灰度级信号输入到偶数列中的N接收差动放大器1和P接收差动放大器2两者的非反向输入端子(+)。
此时，与周期(1)中相似，P沟道输出MOS晶体管14的栅极电压下降，且其ON电阻也下降。且N沟道输出MOS晶体管15的栅极电压下降，但是其ON电阻上升。因此，运算放大器的输出端子Vout输出正极性灰度级电压。换句话说，如果将送往运算放大器的输入保持为正极性，则Vout电压被保持为正极性。
此时，如图6(2)中所示，图4中示出的逻辑电路A将信号POL保持在高电平上，从而输出低电平(0)信号(d)。此时，信号POL在高电平(1)上，从而用于控制第一和第二控制开关20和21的输出(h)被保持在之前的(1)周期时的低电平(0)上。因此，第一和第二控制开关20和2 1进入到与(1)周期相同的状态。换句话说，第一控制开关20导通且第二控制开关21截止。这意味着N接收差动放大器1的输出线连接到第一镜像电容3 1的一端，且电源端子VDD断开与第一镜像电容31的一端的连接。
另一方面，用于控制第三和第四控制开关22和23的输出(g)根据逻辑电路A的输出(d)在高电平(1)和低电平(0)之间转换。因此，第三和第四控制开关22和23进入(1)周期的相对状态。换句话说，就在选通信号STB上升之后，第三控制开关22立即导通且第四控制开关23立即截止。这意味着P接收差动放大器2的输出线连接到第二镜像电容32的一端，且接地端子GND与第二镜像电容32断开连接。
如果以这种方式保持运算放大器的输入，则Vout输出电压从不急剧变化。因此，P沟道输出MOS晶体管14和N沟道输出MOS晶体管15两者的栅极电压保持为原状。因此，分别地，N接收差动放大器1的输出线能连接到第一镜像电容31，且P接收差动放大器2的输出线能连接到第二镜像电容32，从而作出与常规技术中相同的相位补偿。
(3)当极性输出从正变成负时在图5中示出的周期(3)中，如果信号POL下降且成为低电平，则负极性灰度级电压被输入到奇数列中的运算放大器的N接收差动放大器1和P接收差动放大器2两者的非反向输入端子(+)。且正极性灰度级信号被输入到偶数列中的运算放大器的N接收差动放大器1和P接收差动放大器2的非反向输入端子(+)。
如果信号POL和选通信号STB上升，然后信号STB变成高电平，则N沟道输出MOS晶体管15的栅极电压上升，且其ON电阻降低。P沟道输出MOS晶体管14的栅极电压也上升，且其ON电阻上升。因此，来自于每个运算放大器的Vout输出电压下降。换句话说，当送往运算放大器的输入从正极性反转成负极性时，Vout电压极性也从正反转成负。
此时，如图6(3)中所示，当信号POL的电平从高切换到低时，图4中示出的逻辑电路A输出高电平(1)信号(d)。此时，由于信号POL为低电平(0)，因此用于控制第三和第四控制信号22和23的输出(g)在之前的(2)周期中固定为低电平(0)。因此，第三和第四控制开关22和23进入与(2)周期相同的状态。这意味着当选通信号STB上升时，第三控制开关22导通，且第四控制开关23截止。这还意味着P接收差动放大器2的输出线连接到第二镜像电容32的一端。且接地线GND与第二镜像电容32断开连接。
另一方面，根据逻辑电路A的输出(d)，用于控制第一和第二控制开关20和21的输出(h)的电平从高(1)变成低(0)。因此，第一和第二控制开关20和21进入(2)周期的相对状态。换句话说，当选通信号STB上升时，第一控制开关20截止，第二控制信号21导通。这意味着电源端子VDD连接到第一镜像电容31的一端，且N接收差动放大器1的输出线与第一镜像电容31的一端断开连接。
由于第一控制开关20以这种方式截止，因此P沟道输出MOS晶体管14的栅极与输出断开连接。因此，P沟道输出MOS晶体管14能避免由于从正极性到负极性的极性反转而引起的Vout的急剧电压降低。这意味着，当Vout从正极性反转到负极性时，没有电荷到达第一镜像电容31。因此，P沟道输出MOS晶体管14的栅极电压下降，且其ON电阻上升时间可被缩短。这是为什么可以避免如下常规问题的原因，该常规问题是P沟道输出MOS晶体管14和N沟道输出MOS晶体管15两者的ON电阻由于由极性从正极性到负极性的反转导致的急剧Vout电压降低而同时降低，从而大的通过电流开始流动。
当第一镜像电容31与P沟道输出MOS晶体管14的栅极断开连接时，与第一镜像电容31的栅极连接的节点没有开路，而是连接到电源端子VDD。因此，可以防止如下常规问题栅极电位变得不稳定，从而当第一镜像电容31下一次连接到P沟道输出MOS晶体管14时导致运算错误。
(4)当负极性输出保持原状时如图5(4)周期中所示，如果信号POL被保持在低电平上，则保持将负极性灰度级电压输入到奇数列中运算放大器的N接收差动放大器1和P接收差动放大器2的非反向输入端子(+)。且保持将正极性灰度级电压输入到偶数列中运算放大器的N接收放大器1和P接收差动放大器2的非反向输入端子(+)。
此时，如果选通信号STB上升且成为高电平，则N沟道输出MOS晶体管15的栅极电压上升且N沟道输出MOS晶体管15的ON电阻下降，就如(3)周期中一样。此时，P沟道输出MOS晶体管14的栅极电压和ON电阻也上升。因此，每个运算放大器都通过输出端子Vout输出负极性灰度级电压。换句话说，如果送往远算放大器的输入被保持在负极性，则Vout电压也被保持在负极性。
此时，如图6(4)中所示，由于信号POL被保持在低电平上，所以图4中所示的逻辑电路A输出低电平(0)信号(d)。此时，由于信号POL在低电平(0)上，因此，在之前周期(3)中，用于控制第三和第四控制开关22和23的输出(g)被固定在低电平(0)上。因此，第三和第四控制开关22和23进入与周期(3)相同的状态。换句话说，当选通信号STB上升时，第三控制开关22导通，且第四控制开关23截止。这意味着P接收差动放大器2的输出线连接到第二镜像电容32的一端，而接地端子GND与第二镜像电容32断开连接。
另一方面，根据逻辑电路A的输出(d)，用于控制第一和第二控制开关20和21的输出(h)的电平被从高(1)切换到成低(0)。因此，第一和第二控制开关20和21进入与(3)周期相同的状态。换句话说，第一控制开关20导通且第二控制开关21截止。这意味着N接收差动放大器1的输出线连接到第一镜像电容31的一端，且电源端子VDD与第一镜像电容31的一端断开连接。
由此，只要在送往运算放大器的输入中没有变化，则输出Vout就不会发生急剧变化。因此，P沟道输出MOS晶体管14和N沟道输出MOS晶体管15的栅极电压保持为原状。因此，可以通过分别将N接收差动放大器1的输出线连接到第一镜像电容31和将P接收差动放大器2的输出线连接到第二镜像电容32，来具有与常规技术相同的相位补偿。
如上所述，根据本发明，通过使用第一开关电路4，第一镜像电容31的一端可以被切换并被连接到N接收差动放大器1的输出线6，或者连接到电源端子VDD。且通过使用第二开关电路5，第二镜像电容32的一端可以被切换并被连接到P接收差动放大器2的输出线7，或者连接到接地端子GND。因此，可以在输出灰度级电压的极性反转时抑制通过电流增长的发生。且通过以这种方式抑制通过电流，能防止每个远算放大器的斜率降低。
第二实施例接下来，将参考图7对于本发明第二实施例中的运算放大器作出描述。图7是用于描述本发明该第二实施例中运算放大器另一结构的图。图7中，相同的参考数字表示与图1中示出的那些相同的结构项，以避免多余描述。
如图7中所示，该第二实施例中的运算放大器具有N接收差动放大器1、P接收差动放大器2和AB级输出电路3。AB级输出电路3由MOS晶体管10至15、控制开关20至23、镜像电容31和32以及零位擦除电阻器40和41构成。该第二实施例与图1中示出的第一实施例的不同之处仅仅在于，提供了第一和第二零位擦除电阻器41和42。
零位擦除电阻器41和42被提供用于增大时间常数和提高频率特性。第一零位擦除电阻器41是在第一控制开关20和第一镜像电容31之间提供的。第二零位擦除电阻器42是在第三控制开关22和第二镜像电容32之间提供的。在包括控制开关20至23、镜像电容31和32以及零位擦除电阻器41和42的情况下，其他项如MOS晶体管10至15的结构不仅限于图7中示出的第二实施例中的运算放大器的结构。而且，在图7中示出的结构中，第一控制开关20与零位擦除电阻器40串联连接、以及第三控制开关22与第一零位擦除电阻器41串联连接的设置位置可以被分别交换。
图5中示出了控制开关20至23的操作，且它们与第一实施例中描述的那些相同。即使在本情况下，如上所述，仍抑制了通过电流，且防止运算放大器的斜率降低。
第三实施例接下来，将参考图8描述本发明第三实施例中的运算放大器。图8示出了本发明该第三实施例中的运算放大器结构。图8中，相同的参考数字表示与图1中示出的那些相同的构成元件，以避免多余描述。
如图8中所示，与上文所述的第一实施例和第二实施例一样，该第三实施例中的运算放大器具有N接收差动放大器1、P接收差动放大器2和AB级输出电路3。AB级输出电路3由MOS晶体管10至15、控制开关20至23、镜像电容31和32以及控制晶体管50至53构成。在该第三实施例中，图1中示出的第一和第二实施例中采用的控制开关20至23被控制晶体管50至53取代。这是该第三实施例与其他第一和第二实施例的仅有差别。
该第一开关电路4具有第一和第二控制晶体管50和52。第一控制晶体管50的一端连接到N接收差动放大器1的输出线6，且其另一端连接到第一镜像电容31的一端。第二控制晶体管51的一端连接到电源端子VDD，且其另一端连接到第一镜像电容31的一端。这些控制晶体管50和51被开关，以使得开关电路4能够将第一镜像电容31的一端连接到N接收差动放大器1的输出线6，或者连接到电源端子VDD。因此，第一控制晶体管501起到与第一控制开关20等效的作用，而第二控制晶体管51起到与第二控制开关21等效的作用。
第二开关电路5具有第三控制晶体管52和第四控制晶体管53。第三控制晶体管52的一端连接到P接收差动放大器2的输出线7，且其另一端连接到第一镜像电容32的一端。第二控制晶体管53的一端连接到接地端子GND，且其另一端连接到第二镜像电容32的一端。因此，第三控制晶体管52起到与第三控制开关22等效的作用，而第四控制晶体管53起到与第四控制开关23等效的作用。
由于控制开关20至23被替换为控制晶体管50至53，因此能够增加时间常数，从而能改善频率特性。优选的是，具有高ON电阻的晶体管应当分别用作第一和第三控制晶体管50和52，同时优选的是，具有低ON电阻的晶体管应当分别用作第二和第四控制晶体管51和53。这是由于第二实施例中的第一控制晶体管和第一零位擦除电阻器40可被替换为第一控制晶体管50，且第三控制开关22和第二零位擦除电阻器41可被替换为第三控制晶体管52。在这些替换之后，运算放大器的频率特性可得到进一步的改善。
控制晶体管50至53的操作与第一实施例中图5中示出的那些相同。如上所述，在本情况下，同样抑制了通过电流，且能防止每个运算放大器的斜率下降。
如上所述，根据本发明，在镜像电容和输出晶体管的栅极之间提供了控制开关，以使得镜像电容与不应当在输出电压极性反转时降低ON电阻的晶体管的栅极分离开。由此，栅极电压保持恒定，且通过电流降低，从而改善了运算放大器的斜率。
而且，在与每个输出晶体管的栅极连接的镜像电容的端子处提供了另一个控制开关。当晶体管的栅极与镜像电容分离开时，与P沟道晶体管连接的镜像电容被连接到电源，同时与N沟道晶体管连接的镜像电容被连接到接地端子。因此，当输出极性下一次被反转且已断开连接的晶体管的栅极被再次连接到镜像电容时，可以防止如下常规问题在镜像电容中了累积的电荷导致栅极电压变化，且导致系统操作变得不稳定。
由此，根据本发明的运算放大器可被有利地用作输出电路，用于驱动受到电压跟随器连接的液晶。且由于如上所述地降低了通过电流，因此能降低芯片发热和电磁波干扰(EMI)。
很明显，本发明不仅限于上述实施例，而是可进行修改和变化，而不超出本发明的范围和精神。
权利要求
1.一种放大器，包括第一和第二输出晶体管，其在第一电源电位和第二电源电位之间串联连接；输出端子，其与在所述第一和第二晶体管之间的节点连接；第一电容元件，其包括耦合到所述输出端子的第一端；第二电容元件，其包括耦合到所述输出端子的第一端；第一开关电路，用于将所述第一电容元件的第二端连接到所述第一电源电位或者连接到所述第一晶体管的所述控制端子；和第二开关电路，用于将所述第二电容元件的第二端连接到所述第二电源电位或者连接到所述第二晶体管的所述控制端子。
2.如权利要求1的放大器，其中所述第一开关电路包括在所述第一电容元件的所述第二端和所述第一晶体管的所述控制端子之间提供的第一控制开关；和在所述第一电容元件的所述第二端和所述第一电源电位之间提供的第二控制开关；和其中所述第二开关电路包括在所述第二电容元件的所述第二端和所述第二晶体管的所述控制端子之间提供的第三控制开关；和在所述第二电容元件的所述第二端和所述第二电源电位之间提供的第四控制开关。
3.如权利要求2的放大器，其中所述放大器还包括在所述第一控制开关和所述第一电容元件的所述第二端之间连接的第一电阻元件；和在所述第三控制开关和所述第二电容元件的所述第二端之间连接的第二电阻元件。
4.如权利要求2的放大器，其中所述第一至第四控制开关中的每一个都是MOS晶体管。
5.如权利要求2的放大器，其中所述第一和第三控制开关的ON电阻大于所述第二和第四控制开关的ON电阻。
6.如权利要求1的放大器，其中所述放大器还包括第一差动放大器，其连接到所述第一晶体管的所述控制端子；和第二差动放大器，其连接到所述第二晶体管的所述控制端子。
7.如权利要求1的放大器，其中包括所述第一和第二输出晶体管、所述第一和第二电容元件以及所述第一和第二开关电路的电路是AB级输出电路。
8.一种驱动电路，包括根据权利要求1的放大器；和控制电路，其用于根据输入的极性反转信号来控制所述第一和第二开关电路。
9.一种驱动电路，包括多个运算放大器，所述运算放大器中的每一个都用电压跟随连接来构成，且包括一对差动放大器和放大电路，和其中所述差动电路包括在第一电源电位和第二电源电位之间串联连接的第一和第二输出晶体管，所述第一输出晶体管的控制端子被连接到所述运算放大器中的一个，所述第二输出晶体管的控制端子被连接到所述运算放大器中的所述的另一个；输出端子，被连接到在所述第一和第二晶体管之间提供的节点；第一电容元件，其具有连接到所述输出端子的第一端；第二电容元件，其具有连接到所述输出端子的第一端；第一开关电路，其将所述第一电容元件的第二端连接到所述第一电源电位，或者连接到所述第一晶体管的所述控制端子；和第二开关电路，其将所述第二电容元件的第二端连接到所述第二电源电位，或者连接到所述第二晶体管的所述控制端子。
10.如权利要求9的驱动电路，其中，当所述输出端子的输出的极性被从负极性反转到正极性时，所述第一开关电路将所述第一电容元件的所述第二端连接到所述第一电源电位，而所述第二开关电路将所述第二电容元件的所述第二端连接到所述第二晶体管的所述控制端子；和其中，当所述输出端子的输出的极性被从正极性反转到负极性时，所述第一开关电路将所述第一电容元件的所述第二端连接到所述第一晶体管的所述控制端子，而所述第二开关电路将所述第二电容元件的所述第二端连接到所述第二电源电位。
11.如权利要求9的驱动电路，其中，所述第一开关电路包括在所述第一电容元件的所述第二端和所述第一晶体管的所述控制端子之间提供的第一控制开关；和在所述第一电容元件的所述第二端和所述第一电源电位之间提供的第二控制开关；和其中，所述第二开关电路包括在所述第二电容元件的所述第二端和所述第二晶体管的所述控制端子之间提供的第三控制开关；和在所述第二电容元件的所述第二端和所述第二电源电位之间提供的第四控制开关。
12.如权利要求9的驱动电路，其中所述驱动电路还包括在所述第一控制开关和所述第一电容元件的所述第二端之间连接的第一电阻元件；和在所述第三控制开关和所述第二电容元件的所述第二端之间提供的第二电阻元件。
13.如权利要求11的驱动电路，其中所述第一至第四控制开关中的每一个都是MOS晶体管。
14.如权利要求13的驱动电路，其中所述第一和第三控制开关的ON电阻大于所述第二和第四控制开关的ON电阻。
15.如权利要求9的驱动电路，其中所述放大电路是AB级放大器。
16.如权利要求9的驱动电路，其中所述驱动电路包括控制电路，该控制电路根据输入极性反转信号来分别控制所述控制开关。
17.放大器，包括在第一电源电位和第二电源电位之间串联连接的第一和第二输出晶体管；输出端子，其被连接到在所述第一和第二晶体管之间提供的节点；和在所述第一晶体管的控制端子和所述输出端子之间提供的第一电容元件；其中，当所述输出端子被从第一电平改变到第二电平时，所述第一电容元件和所述第一晶体管的所述控制端子相互断开电连接。
18.如权利要求17的放大器，所述放大器还包括在所述第二晶体管的控制端子和所述输出端子之间提供的第二电容元件；其中，当所述输出端子的输出电压被从所述第二电平改变到所述第一电平时，所述第二电容元件和所述第二晶体管的所述控制端子相互断开电连接。
19.如权利要求18的放大器，其中，当所述输出端子的输出电压被从所述第一电平改变到所述第二电平时，所述第一电容元件被电连接到所述第一电源电位。
20.如权利要求19的放大器，其中，当所述输出端子的输出电压被从所述第二电平改变到所述第一电平时，所述第二电容元件被电连接到所述第二电源电位。
全文摘要
本发明的实施例中的放大器具有在电源VDD和接地电视GND之间串联连接的MOS晶体管；与在MOS晶体管之间提供的节点相连接的输出端子Vout；在MOS晶体管的栅极和输出端子Vout之间提供的第一镜像电容；和在另一MOS晶体管的栅极和输出端子Vout之间提供的第二镜像电容。该放大器还包括用于将第一镜像电容的一端连接到电源端子VDD或者连接到MOS晶体管的栅极的第一开关电路；和用于将第二镜像电容的一端连接到接地端子VDD或者连接到另一MOS晶体管的栅极的第二开关电路。
文档编号H03F3/30GK101051820SQ20071009203
公开日2007年10月10日 申请日期2007年4月4日 优先权日2006年4月4日
发明者横田纯也 申请人:恩益禧电子股份有限公司