ZigZag码译码方法及其装置的制作方法

文档序号:7510736阅读:155来源:国知局
专利名称:ZigZag码译码方法及其装置的制作方法
技术领域
本发明涉及通信领域,特别涉及ZigZag码i奪码技术。
技术背景信道编解码技术在整个移动通信系统中具有相对独立的地位,是其不可 或缺的关键技术之一,决定着移动通信系统的性能。信道编解码主要是降低 信号传播功率和解决信号在无线传播环境中不可避免的衰落问题。Turbo码最早是由韩国和北美的码分多址2000 (Code Division Multiple Access2000,简称"CDMA2000")标准提出的,用于第三代移动通信系统 的信道编码方案,经研究发现有较好的性能后,宽带码分多址(Wideband Code Division Multiple Access,简称"WCDMA")等其它标准也纷纷转而采纳。 虽然Turbo码具有优异的纠错性能,适用于对译码时延要求不高的高速率的 数据传输业务,并可降低对发射功率的要求、增加系统容量,但是Turbo码 具有一定的复杂度。因此,为了减少Turbo码的译码复杂度,引入了 ZigZag 码的编译码方案。ZigZag码具有比Turbo码低的译码复杂度,而译码性能相 差不多,特别是在高编码速率时性能差异大约是O.ldB。下面对ZigZag码进 行具体地介绍。ZigZag码的编码器结构如图1所示。ZigZag码的输入是一个由信息比特 构成的I行J列的信息矩阵,编码的结果是在信息比特的每一行生成一个校 验比特,校验比特的取得是对其前面所有的信息比特进行模2和得到的,生 成的码字图解示意图如图2所示。图中的白色节点代表信息比特,黑色节点 代表了编码生成的校验比特,其中的[^' -1), 4',1), 4,2),.. .,4, J),/K0]部分称为码字的一段。这样,每一个分量编码器的输出都会得到一个校验比特向量。其中,当J取值不大时,ZigZag码编码可以生成一个稀疏的校验矩阵。由于ZigZag码的编码结构同时具有Turbo码和LDPC码的结构特点,因 此它有多种译码算法如类似于Turbo码译码算法的APP算法和MLM算法; 或类似于LDPC码译码算法的sum-product算法。通过比较采用Turbo译码思想的ZigZag译码算法,和采用LDPC译码思 想的ZigZag译码算法各自的性能,可以发现,基于Turbo译码思想的译码算 法Log-MAP的最大值算法(Max-Log-MAP,简称"MLM"),能够很好 地权衡对硬件复杂度要求和处理时间的关系,是一种有效算法,其中,MAP 为最大后概率(Maximum A Posteriori,简称"MAP")。下面对基于ZigZag 码的MLM译码算法进行介绍。并行级联ZigZag码迭代译码方案的译码器结构框如图3所示,在该迭代 译码的结构下,分量码译码是除了交织器模块以外的一个最关键的技术点。 具体地说,采用MLM译码算法的分量码译码的关键算法是在当前译码信息 比特所在行的校验比特的前向和后向递推值的基础上,计算出W(')函数(即 通过图3中的ZigZag解码模块得到),从而得到当前比特的译码软输出。译 码软输出即为当前比特的软判决译码。软判决译码与硬判决译码的不同之处 在于,在硬判决译码中,得到的译码比特不是0,就是l,这样就损失了接收 信号中所含的有关信道差错统计特性的信息。而在软判决译码中,得到的译 码比特还包含了为O或为1的概率信息。具体的译码流程如图4所示,是对ZigZag码的i段中的第j个信息比特 d(i, j)进行译码判决的过程。首先接收码字信息矩阵,读取i段的比特序 列,包括信息比特和校验比特p(i),以及读取该i段除d (i, j)以外的信息 比特;之后进入译码的核心步骤在步骤401中,根据初始化前向递推值F[p(0)]计算W(.)函数;在步骤402中,根据初始化后向递推值B[p(I)]计算W( )函数;在步骤403中,根据读取的校验比特p(i)和步骤401中计算的W(.)函 数,计算前向递推值F[p(i)];在步骤邻4中,根据读取的校验比特p(i-l)和步骤402中计算的W(.) 函数,计算后向递推值B[p(i-l)];在步骤405中,根据步骤403计算得到的前向递推值F[p(i)]、步骤404 计算得到的后向递推值B[p(i-l)]、以及所读取的i段除d(i, j)以外的信息比 特,计算W(.)函数;在步骤406中,根据步骤405计算得到的W(.)函数,以及所读取的信 息比特d(i, j),计算译码比特d(i, j)软输出。可以看出,步骤401、 402和步骤405中的W(')函数为比特的译码判决 提供重要的译码信息。但是,本发明的发明人发现,虽然现有的MLM算法译码复杂度比较低, 易于工程实现。但是该算法是一种简化算法,并不是最优的接收技术。这是 因为,MLM译码算法釆用了最大值运算,在对当前单比特的译码时,只考 虑了与接收序列具有最大相关值的码字序列对译码比特的贡献(即步骤405 中的W(.)函数部分),而没有其他可能的码字序列对译码比特的贡献,所 以会导致译码性能损失,而译码性能的损失会增加实际系统的误码率。发明内容本发明实施方式要解决的主要技术问题是提供一种ZigZag码译码方法 及其装置,使得ZigZag码译码性能得以有效提高。为解决上述技术问题,本发明的实施方式提供了一种ZigZag码译码方 法,在对ZigZag码中的任一段进行译码时,根据MLM译码算法,由该段中除当前待译码比特外的所有信息比特和该段的前、后校验比特的递推值计算w( )函数,先对该w( )函数进行修正,修正后的w( )函数的取值为修正前的50%至100% ,再使用经修正的W(.)函数对当前待-泽码比特进行译码 得到译码软输出。本发明的实施方式还提供了一种ZigZag码译码装置,包含,W函数计 算单元,用于在对ZigZag码中的任一段进行译码时,4艮据MLM译码算法, 由该段中除当前待译码比特外的所有信息比特和该段的前、后校验比特的递 推值计算W(.)函数,还包含W函数修正单元,用于对W函数计算单元输出的W(.)函数进行修正, 修正后的W(.)函数的取值为修正前的50%至100%;译码计算单元,用于使用经W函数修正单元修正的W(.)函数对当前待 译码比特进行译码得到译码软输出。本发明实施方式与现有技术相比,主要区别及其效果在于因为对W( ■)函数进行了修正后再用于译码,因此修正时不仅考虑了具 有最大相关值的码字序列,还考虑了除具有最大相关值的码字序列外,其它 可能的码字序列对译码比特的贡献,经仿真证明,有效地提高了 ZigZag码的 译码性能。


图1是现有技术中ZigZag码的编码器结构示意图;图2是现有技术中ZigZag码生成的码字图解示意图;图3是现有技术中并行级联ZigZag码的迭代译码器的结构示意图;图4是现有技术中ZigZag码分量码的译码流程图;图5是根据本发明第一实施方式的ZigZag码译码方法中MLM算法与现有技术中MLM算法的区别示意图;图6是根据本发明第 一 实施方式的ZigZag码译码方法中相关的仿真曲线 示意图;图7是根据本发明第三实施方式的ZigZag码译码装置结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发 明的实施方式作进一步地详细描述。本发明的第一实施方式涉及一种ZigZag码译码方法,在本实施方式中,其 译码的主要过程和现有技术中步骤401-405 —致,不同的地方是先对405中的 W(.)函数进行修正,再使用经修正的W(.)函数对当前待译码比特进行译码得 到译码软输出。本实施方式中的MLM算法与现有技术中MLM算法的区别部分 如图5所示。具体地说,在对ZigZag码中的任一段进行译码时,根据MLM译码算法, 由该段中除当前待译码比特外的所有信息比特和该段的前、后校验比特的递推 值计算W(.)函数。计算到的该W(')函数即为图4的步骤405中的W( )函数。 该W(.)函数的计算属于现有技术范畴,与背景技术中的介绍一致,在此不再赘 述。在步骤510中,对步骤405中的W(')函数进行修正。在本步骤中,通过将 该W(.)函数乘以一个固定的修正因子,对该W( )函数进行修正,经修正的 W(.)函数即为W( )x "。当然,在其他的实施方式中,也可以是除法,或者加法、减法运算,但是 总的效果是和本实施方式中乘以or的乘法运算一致,属于等同的效果。接着,进入步骤520,用经修正的W(.)函数对当前待译码比特进行泽码,得到该比特的译码软输出。在现有技术中,每一个比特的译码软输出都要计算一次W(.)函数。本实施 方式与现有技术相比,在每一个比特的运算过程中增加一次乘法运算,采用本 实施方式的算法带来的额外计算量比较低,易于实现。尤其当该修正因子a的值取为0.75时,只需在硬件电路实现时通过少数几次移位和加法就可以实现乘0.75 的运算,便于实施。与现有技术中直接使用步骤405计算到的该W( O函数对当前待译码比特进 行译码,得到该比特的译码软输出的方案相比,本实施方式中的使用经修正的 W( )函数对当前待译码比特进行译码,得到该比特的译码软输出的方案,可以 有效地提高接收性能。具体说明如下假定z^和zj;,;j分别是矩阵zez且4',y卜o、 ^z且4w)"的集合,那么MAP算法的软输入法软输出(Soft input Soft Output,简称"SISO")的译码软 输出为其中,Z是所有可能的码字矩阵的集合,zeZ是其中的一个码字;2是受噪 声干扰以后的码字矩阵的集合;zg是所有满足zeZ且4,力-0的码字矩阵的集 合;ZJ;,;j是所有满足2eZ且4,力-i的码字矩阵的集合。相应的MLM算法的软输出为由(1)式到(2)式的变换过程中,损失的译码信息可以由下面的简单的式子可以说明:在(1 )式中,设对应于向量z e Z^j的值及对应于向量z e Zfj/的^」值可以分另!j简单表示为,jc2+ , jc3+ ,…)和(x「, jc2_ , x3-,…),并且假设x卩=max^, x2+, x3+,…), x「 = max^—, , x3—,… ,那么上面(1)式可以写为<formula>formula see original document page 10</formula>而(3)式中的(<-()即是译码算法软输出的表达式:<formula>formula see original document page 10</formula>)。(3)从MAP算法到MAX-Log-MAP算法变换丟失的译码信息 l。g~4^^~~^^(是和(4)式44力]=4,力+对)中的『(.)是有关的。所以本实施方式中将(4)式修正为44,_/)] = ^,力+"'『(')。由于修正后的W(.)函数不仅考虑到了具有最大相关值的码字序列,还考虑 到了其它可能的码字序列对译码比特的贡献,通过使用修正后的W(')函数对当 前待译码比特进行译码,得到该比特的译码软输出,能够有效地提高ZigZag码的译码性能。修正因子的较佳值可以通过仿真的方法来获取,具体地说,可以通过仿真结果是否满足以下两个条件,来判断选取的修正因子是否为较佳值(1) 对于不同的调制方式和不同的编码速率,采用该修正因子的修正算法 相对于原MLM算法是否具有最优的修正增益;(2) 对于不同的调制方式和不同的编码速率,该修正因子是否具有鲁棒性 (robustness )。所谓鲁棒性就是指系统的健壮性,就是指控制系统在一定(结构,大小)的参数摄动下,维持某些性能的特性,它是在异常和危险情况下系统生 存的关键。对于同时满足上述这两个条件的修正因子,可以认为该修正因子即 为较佳值。本发明实施方式的一个仿真结果如图6所示,其中横座标为每比特的接收 能量与噪声功率谱密度的比值(Eb/No),纵座标为误比特率(Bit Error Rate,简 称"BER")。不同的调制方式和不同的编码速率会有不同的Eb/No, BER越小 修正增益越大。从图6中可以看出,修正因子oc为0.8或0.75所对应数据点连 成的线位置较低,即在相同的Eb/No下,修正后(修正因子为0.8或0.75)的性 能仿真曲线所对应的BER最小,也就是说译码性能最好;在相同的BER要求下, 修正后(修正因子为0.8或0.75 )的性能仿真曲线所对应的Eb/No值最小,也就 是说对系统的功率要求最低。因此,当修正因子a取为0.8或0.75时,对于不 同的调制方式和不同的编码速率,采用该修正因子的修正算法相对于原MLM算 法具有较优的修正增益。因为对不同的Eb/No始终是修正因子取为0.8或0.75 时BER最小,所以对于不同的调制方式和不同的编码速率,该修正因子具有鲁 棒性。另外,值得一提的是,当修正因子取为0.75时,带来的延时较小。这是因 为在硬件电路实现时通过少数几次移位和加法就可以实现乘0.75的运算,而移 位和加法都是速度很快的运算,因此几乎不会造成延时。本发明的第二实施方式涉及一种ZigZag码译码方法,本实施方式与第一实 施方式大致相同,其区别在于,在第一实施方式中,通过将该W(.)函数乘以一 个固定的修正因子(该修正因子的值在0.5至1.0之间),对该W( )函数进行修 正;而在本实施方式中,通过将该W(.)函数乘以一个函数值范围在0.5至1.0 之间的修正函数,对该W(')函数进行修正。本发明的实施方式对修正函数的具 体形式没有具体要求,只要函数值范围在0.5至l.O之间即可,使得本发明的实 施方式可灵活实现。类似的,修正函数的较佳函数值范围可以通过仿真的方法来荻取,根据仿 真结果,修正函数的函数值范围是0.7至0.85,或者,可以更精确为0.75至0.8。本发明实施方式还提供一种计算机可读的存储介质,例如光盘磁盘等, 该介质上存储的软件在执行时,其实现的步骤和上述方法的步骤一致。本发明的第三实施方式涉及一种ZigZag码译码装置,如图7所示,包含W函数计算单元,用于在对ZigZag码中的任一段进行译码时,根据MLM 译码算法,由该段中除当前待译码比特外的所有信息比特和该段的前、后校验 比特的递推值计算W( )函数。W函数修正单元,用于对该W函数计算单元输出的W( )函数进行修正, 修正后的W(.)函数的取值为修正前的50 %至100% 。译码计算单元,用于使用经该W函数修正单元修正的W(.)函数对当前待 译码比特进行译码,得到该比特的译码软输出。其中,该W函数修正单元通过对该W( )函数乘以一个固定的修正因子进 行W(.)函数的修正,该修正因子的值在0.5至l.O之间。根据仿真结果表明, 固定的修正因子的较佳值为0.8或0.75。或者,该ZigZag码译码装置还包含修正因子生成单元,用于根据修正函数 生成一个范围在0.5至l.O之间的修正因子。该W函数修正单元通过对该W( )函数乘以该修正因子生成单元生成的修正因子进行w(.)函数的修正。根据仿真结果表明,该修正因子生成单元根据修正函数生成的修正因子的取值范围可以是0.7至0.85,甚至,可以进一步精确到0.75至0.8。由于在本实施方式中,对W(')函数进行了修正后再用于译码,因此修正时 不仅考虑了具有最大相关值的码字序列,还考虑了除具有最大相关值的码字序 列外,其它可能的码字序列对译码比特的贡献,经仿真证明,有效地提高了 ZigZag码译码性能。综上所述,在本发明的实施方式中,因为对W(.)函数进行了修正后再用于 译码,因此修正时不仅考虑了具有最大相关值的码字序列,还考虑了除具有最 大相关值的码字序列外,其它可能的码字序列对译码比特的贡献,经仿真证明, 有效地提高了 ZigZag码译码性。修正时可以简单地对W( )函数乘一个修正因子,从而对译码复杂度只 有略微增加,相对于MLM译码算法,经修正的译码算法带来的额外计算量 比较低,易于实现。提出了修正因子的较佳取值范围是0.5至1.0,便于实施。提出了修正因子的较佳值为0.8,对于不同的调制方式和不同的编码速 率,采用该修正因子的修正算法相对于原MLM算法具有最优的修正增益, 并且对于不同的调制方式和不同的编码速率,该修正因子具有鲁棒性。修正因子可以取0.75,在硬件电路实现时通过少数几次移位和加法就可 以实现乘0.75的运算,而移位和加法都是速度很快的运算,几乎不会造成延 时。虽然通过参照本发明的某些优选实施方式,已经对本发明进行了图示和 描述,但本领域的普通技术人员应该明白,可以在形式上和细节上对其作各 种改变,例如通过软件实现本发明的实施方式,又如以除一个修正因子的方 式代替乘一个修正因子的方式等,而不偏离本发明的精神和范围。
权利要求
1.一种ZigZag码译码方法,在对ZigZag码中的任一段进行译码时,根据MLM译码算法,由该段中除当前待译码比特外的所有信息比特和该段的前、后校验比特的递推值计算W(·)函数,其特征在于,先对该W(·)函数进行修正,修正后的W(·)函数的取值为修正前的50%至100%,再使用经修正的W(·)函数对当前待译码比特进行译码得到译码软输出。
2. 根据权利要求1所述的ZigZag码译码方法,其特征在于,通过对所 述W(.)函数乘以一个固定的修正因子进行所述修正,该修正因子的值在0.5 至1.0之间。
3. 根据权利要求2所述的ZigZag码译码方法,其特征在于,所述固定 的修正因子为0.8或0.75。
4. 根据权利要求1所述的ZigZag码译码方法,其特征在于,通过对所 述W( )函数乘以一个函数值范围在0.5至1.0之间的修正函数进行所述修 正。
5. 根据权利要求4所述的ZigZag码译码方法,其特征在于,所述修正 函数的函数值范围是0.7至0.85。
6. 根据权利要求5所述的ZigZag码译码方法,其特征在于,所述修正 函数的函数值范围是0.75至0.8。
7. —种ZigZag码译码装置,包含,W函数计算单元,用于在对ZigZag 码中的任一段进行译码时,根据MLM译码算法,由该段中除当前待译码比 特外的所有信息比特和该段的前、后校验比特的递推值计算W( )函数,其 特征在于,还包含W函数修正单元,用于对所述W函数计算单元输出的W( )函数进行 修正,修正后的W(.)函数的取值为修正前的50%至100%;译码计算单元,用于使用经所述w函数修正单元修正的w(.)函数对 当前待译码比特进行译码得到译码软输出。
8. 根据权利要求7所述的ZigZag码译码装置,其特征在于,所述W 函数修正单元通过对所述W(.)函数乘以一个固定的修正因子进行所述修 正,该修正因子的值在0.5至1.0之间。
9. 根据权利要求8所述的ZigZag码译码装置,其特征在于,所述固定 的^资正因子为0.8或0.75。
10. 根据权利要求7所述的ZigZag码译码装置,其特征在于,还包含 修正因子生成单元,用于根据修正函数生成一个范围在0.5至l.O之间的修 正因子;所述W函数修正单元通过对所述W(.)函数乘以所述修正因子生成单 元生成的修正因子进行所述修正。
11. 根据权利要求IO所述的ZigZag码译码装置,其特征在于,所述修 正因子生成单元根据修正函数生成的修正因子的取值范围是0.75至0.8。
全文摘要
本发明涉及通信领域,公开了一种ZigZag码译码方法及其装置,使得ZigZag码译码性能得以有效提高。本发明中,对MLM译码算法进行了改进,对根据MLM译码算法得到的W(·)函数先进行修正后再用于译码,修正时可以简单地对W(·)函数乘一个修正因子。修正因子的较佳取值范围是0.5至1.0,其中的较佳值为0.8。也可以使用0.75作为修正因子,从而在硬件处理时可以进行优化,几乎不会造成延时。
文档编号H03M13/00GK101299613SQ200710103629
公开日2008年11月5日 申请日期2007年4月30日 优先权日2007年4月30日
发明者任瑞香, 魏岳军 申请人:华为技术有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1