专利名称：电压转换器的制作方法
技术领域：
本发明有关于系统级芯片(SOC)，尤其是应用在系统级芯片中的电压转换器与绝缘电路。
背景技术：
图1为使用一位准转换器100的现有系统级芯片SOC。在第一电压域110和第二电压域120之间传送的信号透过位准转换器100转换为对应的电压范围。位准转换器100的做法已经有许多不同的现有技术，所以实际的细节在此不详述。然而在一般系统级芯片中，第一电压域110或第二电压域120有的时候会关机或离线，使得耦接在位准转换器100上的对应端点处于浮接状态(floating)。举例来说，当端点V1为浮接状态时，位准转换器100可能会从端点V2输出一个不可测的随机信号。如果第二电压域120收到了该随机信号，可能使整个系统会发生不可预期的错误。
发明内容
本发明提出一种电压转换器，可将具有一第一电压的一第一信号转换为具有一第二电压的一第二信号。电压转换器主要包含一位准转换器(levelshifter)以及一绝缘电路。位准转换器接收第一信号以产生第二信号，而绝缘电路耦接于位准转换器的一标准输出端，其电位竞争力低于位准转换器。当位准转换器的输入端在浮接状态时，绝缘电路输出一替代信号以代替第二信号，而替代信号不受位准转换器输入端的浮接状态影响。
在一实施例中，位准转换器包含一同相输出端和一反相输出端，两者为逻辑互补，其同相输出端被选为标准输出端，与绝缘电路耦接。而在标准输出端包含一第一反相器和一第二反相器串联耦接。绝缘电路可以是一反相器，输入端耦接在第一反相器的输出端，将第一反相器的输出回馈到第一反相器的输入端。绝缘电路的电位竞争力低于位准转换器，藉此，当位准转换器的输入端并非浮接状态时，标准输出端的电压受到位准转换器影响，透过第一和第二反相器输出第二信号。当位准转换器的输入端处于浮接状态时，绝缘电路与第一反相器形成一锁闩电路，锁住第二信号的状态并持续输出，即成为替代信号。
在另一实施例中，反相输出端被选为标准输出端，而标准输出端耦接一第一反相器。其中绝缘电路一反相器，输入端耦接在第一反相器的输出端，将第一反相器的输出回馈到第一反相器的输入端。绝缘电路的电位竞争力低于位准转换器，藉此，当位准转换器的输入端并非浮接状态时，标准输出端的电压受到位准转换器影响，透过第一反相器输出第二信号。当位准转换器的输入端处于浮接状态时，绝缘电路与第一反相器形成一锁闩电路，锁住第二信号的状态并持续输出，即成为替代信号。
更进一步的，其中绝缘电路可以是一推捥电路，输入端耦接在标准输出端，其电位竞争力低于位准转换器，藉此，当位准转换器的输入端并非浮接状态时，标准输出端的电压受到位准转换器影响而输出第二信号。当位准转换器的输入端处于浮接状态时，标准输出端的电压受到推捥电路的影响，锁定在一预设电压而持续输出，即成为替代信号。推捥电路更进一步的可以是PMOS、NMOS或电容。
图1为一现有的系统级芯片，采用一位准转换器100；图2为本发明实施例之一的系统级芯片，采用包含绝缘电路的一电压转换器；图3a和图3b为电压转换器200中自动锁闩电路的实施例；图4a到图4f为位准转换器100中推捥电路耦接到同相输出端的实施例；以及图5a到图5f为位准转换器100中推捥电路反相输出端的实施例。
附图标号100位准转换器 102反相器104反相器 106反相器108反相器 110第一电压域120第二电压域 200电压转换器202绝缘电路 300a电压转换器300b电压转换器310反相器400a电压转换器400b电压转换器410推捥电路 420推捥电路500a电压转换器510推捥电路520推捥电路具体实施方式
下列实施例具体的说明如何以较佳的方式实现本发明。实施例仅供说明一般应用的方式，而非用以限缩本发明的范围。实际范围以权利要求所列为准。
图2为本发明实施例之一的系统级芯片，包含一电压转换器200，具有自动绝缘功能。在图2中，电压转换器200具有两个端点，端点V1和端点V2，分别连接第一电压域110和第二电压域120，将从第一电压域110传送至第二电压域120的信号进行电压转换。电压转换器200包含位准转换器100和一绝缘电路202。该绝缘电路202桥接于该位准转换器100的输出端和第二电压域120的输入端之间。当第一电压域110运作于正常模式，传送至端点V1上的信号便被转换电压并传送至端点V2供第二电压域120使用。但是当第一电压域110关机时，端点V1就变成悬空的浮接状态。此时绝缘电路202开始发挥功效，阻止信号从端点V2输出。更具体的说，绝缘电路202提供了一替代信号给端点V2，替代信号已设定为具有已知的值，与端点V1的输入状态无关。绝缘电路202提供的可说是一种自动绝缘功能，不需要透过外部的人为控制。该绝缘电路只需要耦接在位准转换器100的输出端，并且给予一电压源即可运作。
图3a和图3b为电压转换器300a中自动锁闩电路(latching)的实施例。在图3a中，电压转换器300a包含了晶体管M1，M2，M3和M4，以及反相器102，104和106。反相输出端A和同相输出端B是逻辑互补的差动对，其中之一可被选为标准输出端。在本实施例中所选择的是同相输出端B。端点V1接收到的信号传导至晶体管M3和M4，而反相器104和106串接在同相输出端B上以输出转换后的信号。绝缘电路202为一反相器310，并联逆接在反相器104上，将反相器104的输出再回馈至反相器104的输入端。反相器310和反相器104的组合形成一自动锁闩电路，可以将端点C的电压锁定在一定值。反相器310在设计时刻意将其电位竞争力调低，当电压转换器300a的输入端未浮接时，会由电压转换器300a决定同相输出端B的电压，并透过反相器104和106将同相输出端B的信号传送出去。当电压转换器300a的输入端成为浮接状态时，端点V1的电压值变得不可预测，于是反相器310和反相器104所组成的自动锁闩电路开始发挥作用，锁定端点C上的最后状态而稳定输出，此即为替代信号。值得注意的是，电压转换器300a的做法已存在许多现有技术，在此只是举例说明，本发明并不限定使用哪一种位准转换器。
图3b为另一电压转换器300b的实施例，使用反向输出端A为标准输出端。一反相器108耦接在反相输出端A上用以输出转换后的信号。而反相器310逆接在反相器108的输出端，与反相器108形成自动锁闩电路，将反相器108的输出再回馈至反相器108的输入端。在正常运作下，由于反相器310的电位竞争力较差，所以端点V2的电位由端点V1决定。当端点V1处于浮接状态时，电压不稳定且不可测，则反相器310开始发挥功效，其影响力超越M1和M3而主宰了反相输出端A的电压。于是端点V2的电压被锁定在最近一次信号的位准，成为一种替代信号而持续输出。
图4a和图4f的实施例介绍的是耦接于电压转换器400a输出端的一推捥电路(pulling circuit)。在图4a中，绝缘电路202由一推捥电路410所制成，耦接在供应电压VCC和同相输出端B之间，具有比晶体管M2和M4更低的电位竞争力。在正常运作时，电压转换器400a的输入端并没有浮接，所以同相输出端B的电压由晶体管M2和M4主宰，以输出转换后的信号。当电压转换器400a的输入端成为浮接状态时，推捥电路410开始发挥作用，主宰同相输出端B的电压，藉此输出一替代信号至端点V2。
图4b更具体的说明由PMOS组成一推捥电路410的实施例。其中PMOS的栅极接地，源极和漏极分别耦接至供应电压VCC和同相输出端B。如此的安排可持续的将同相输出端B的电压拉升至供应电压VCC。为了让PMOS的电位竞争力减弱，可将PMOS设计为长信道装置。藉此，在正常运作时，同相输出端B的电位由晶体管M2和M4主宰，而当电压转换器400a的输入端为浮接状态时，同相输出端B的电压即被推捥电路410拉升至供应电压VCC。
图4c以电容用作推捥电路410的实施例。该电容的两端分别耦接同相输出端B和供应电压VCC。当该电压转换器400a的输入端浮接时，晶体管M2和M4的电位竞争力减弱而无法驱动同相输出端B，于是该推捥电路410(透过晶体管M2)将同相输出端B拉升至接近供应电压VCC的位准。换言之同相输出端B是处在逻辑高电位(bit 1)的状态。藉此方式，该电容可使同相输出端B的电位保持在一个位准，不受到电压转换器400a输入端的浮接影响。为了确保推捥电路410中电容的电位竞争力不影响位准转换器100的正常运作，该电容容量可以设小一些。藉此，在正常运作时，同相输出端B的电位是由晶体管M2和M4决定。当电压转换器400a的输入端浮接时，同相输出端B的电位即可被该推捥电路410拉升至供应电压VCC。
在图4d的实施例中说明由推捥电路420所实际应用的绝缘电路202。该绝缘电路202耦接地线和同相输出端B之间。该推捥电路420的电位竞争力比电压转换器400b弱。推捥电路420可将同相输出端B的电位接地。基本运作是相同的，当电压转换器400b的输入端未浮接时，晶体管M2和M4主宰了同相输出端B的电位。相对的，当电压转换器400b的输入端浮接时，推捥电路420开始发挥功效，主宰了同相输出端B的电位，使端点V2的电位被下拉至地线电压。此即为推捥电路420所产生的替代信号。
图4e为推捥电路420由NMOS组成的一实施例。其中NMOS的栅极耦接供应电压VCC，源极和漏极分别接至地线和同相输出端B。如此设计可使同相输出端B的电位被下拉至地线电压。为了确保NMOS的电位竞争力够弱，可采用长通道架构来设计NMOS。藉此，当电压转换器400b的输入端未浮接时，晶体管M2和M4主宰了同相输出端B的电位。相对的，当电压转换器400b的输入端浮接时，推捥电路420开始发挥功效，主宰了同相输出端B的电位，使端点V2的电位被下拉至地线电压。
图4f为由电容实际应用推捥电路420的另一实施例。其中电容的两端分别耦接同相输出端B和地线。当该电压转换器400b的输入端浮接时，晶体管M2和M4的电位竞争力减弱而无法驱动同相输出端B，于是该推捥电路420(透过晶体管M4)将同相输出端B拉降至接近地线电压。换言之同相输出端B是处在逻辑低电位(bit 0)的状态。藉此方式，该电容可使同相输出端B的电位保持在一个位准，不受到电压转换器400b输入端的浮接影响。为了确保推捥电路410中电容的电位竞争力不影响位准转换器100的正常运作，该电容容量可以设小一些。藉此，在正常运作时，同相输出端B的电位是由晶体管M2和M4决定。当电压转换器400b的输入端浮接时，同相输出端B的电位即可被该推捥电路420拉降至地。在上述实施例中，推捥电路410和420不限定是由电容、NMOS或PMOS组成。其精神是一种能产生与端点V1无关的固定电压的电路。
图5a和图5f的实施例介绍的是耦接于电压转换器500a另一反相输出端A的推捥电路架构。由于反相输出端A输出的电压与端点V1是反相的，所以使用一反相器108耦接在反相输出端A，进行一次反相后由端点V2输出转换后的电压。推捥电路510特意设计成具备较弱的电位竞争力，可在特定情况下将反相输出端A的电位拉至固定位准。与图4a相似地，在图5a中，在正常运作时，电压转换器500a的输入端并没有浮接，所以反相输出端A的电压由晶体管M1和M3主宰，并透过反相器108输出转换后的信号。当电压转换器500a的输入端成为浮接状态时，推捥电路510开始发挥作用，主宰反相输出端A的电压，藉此输出一替代信号至端点V2。
图5b更具体的说明由PMOS组成一推捥电路510的实施例。其中PMOS的栅极接地，源极和漏极分别耦接至供应电压VCC和反相输出端A。如此的安排可持续的将反相输出端A的电压拉升至供应电压VCC。为了让PMOS的电位竞争力减弱，可将PMOS设计为长信道装置。藉此，在正常运作时，反相输出端A的电位由晶体管M1和M3主宰，而当电压转换器500a的输入端为浮接状态时，反相输出端A的电压即被推捥电路510拉升至供应电压VCC而成为一种替代信号，接着透过反相器108输出至端点V2。
图5c以电容实际应用推捥电路510的实施例。该电容的两端分别耦接反相输出端A和供应电压VCC。当该电压转换器500a的输入端浮接时，晶体管M1和M3的电位竞争力减弱而无法驱动反相输出端A，于是该推捥电路510(透过晶体管M1)将反相输出端A拉升至接近供应电压VCC的位准。换言之反相输出端A是处在逻辑高电位(bit 1)的状态。藉此方式，该电容可使反相输出端A的电位保持在一个位准，不受到电压转换器500a输入端的浮接影响。为了确保推捥电路510中电容的电位竞争力不影响位准转换器100的正常运作，该电容容量可以设小一些。藉此，在正常运作时，反相输出端A的电位是由晶体管M1和M3决定。当电压转换器500a的输入端浮接时，反相输出端A的电位即可被该推捥电路510拉升至供应电压VCC。而透过反相器108，在端点V2端输出的是反相后具有地线电位的替代信号。
在图5d的实施例中说明由推捥电路520所实际应用的绝缘电路202。该绝缘电路202耦接地线和反相输出端A之间。该推捥电路520的电位竞争力比电压转换器500b弱。推捥电路520可将反相输出端A的电位接地。基本运作是相似的，当电压转换器500b的输入端未浮接时，晶体管M1和M3主宰了反相输出端A的电位。相对的，当电压转换器500b的输入端浮接时，推捥电路520开始发挥功效，主宰了反相输出端A的电位，使反相输出端A的电位被下拉至地线电压。接着透过反相器108，在端点V2端输出的是反相后具有供应电压VCC的替代信号。
图5e为推捥电路520由NMOS组成的一实施例。其中NMOS的栅极耦接供应电压VCC，源极和漏极分别接至地线和反相输出端A。如此设计可使反相输出端A的电位被下拉至地线电压。为了确保NMOS的电位竞争力够弱，可采用长通道架构来设计NMOS。藉此，当电压转换器500b的输入端未浮接时，晶体管M1和M3主宰了反相输出端A的电位。相对的，当电压转换器500b的输入端浮接时，推捥电路520开始发挥功效，主宰了反相输出端A的电位，使反相输出端A的电位被下拉至地线电压。
图5f为由电容实际应用推捥电路520的另一实施例。其中电容的两端分别耦接反相输出端A和地线。当该电压转换器500b的输入端浮接时，晶体管M1和M3的电位竞争力减弱而无法驱动反相输出端A，于是透过晶体管M3，反相输出端A被拉降至接近地线电压。换言之反相输出端A是处在逻辑低电位(bit 0)的状态。藉此方式，该电容可使反相输出端A的电位保持在一个位准，不受到电压转换器500b输入端的浮接影响。为了确保推捥电路520中电容的电位竞争力不影响位准转换器100的正常运作，该电容容量可以设小一些。藉此，在正常运作时，反相输出端A的电位是由晶体管M1和M3决定。当电压转换器500b的输入端浮接时，反相输出端A的电位即可被该推捥电路520拉降至地。在上述实施例中，推捥电路510和推捥电路520不限定是由电容、NMOS或PMOS组成。其精神是一种能产生与端点V1无关的固定电压的电路。
上述位准转换器可以是单向或双向，其架构不限于实施例所述。有了自动绝缘电路，系统级芯片便能达成高质量、高效能与低成本的要求。虽然本发明以较佳实施例说明如上，但可以理解的是本发明的范围未必如此限定。相对的，任何基于相同精神或对现有技术者为显而易见的改良皆在本发明涵盖范围内。因此专利要求范围必须以最广义的方式解读。
权利要求
1.一种电压转换器，用以将具有一第一电压的一第一信号转换为具有一第二电压的一第二信号，包含一位准转换器，接收所述的第一信号以产生所述的第二信号；以及一绝缘电路，耦接于所述的位准转换器的一标准输出端，其中所述的绝缘电路的电位竞争力低于所述的位准转换器；以及所述的位准转换器的输入端在浮接状态时，所述的绝缘电路输出一替代信号以代替所述的第二信号，而所述的替代信号不受所述的位准转换器输入端的浮接状态影响。
2.如权利要求1所述的电压转换器，其特征在于所述的位准转换器包含一同相输出端和一反相输出端，两者为逻辑互补，其所述的同相输出端被选为所述的标准输出端，与所述的绝缘电路耦接；以及一第一反相器和一第二反相器，串联耦接在所述的标准输出端；其中所述的绝缘电路是一反相器，其输入端耦接在所述的第一反相器的输出端，将所述的第一反相器的输出回馈到所述的第一反相器的输入端；所述的绝缘电路的电位竞争力低于所述的位准转换器，藉此，当所述的位准转换器的输入端并非浮接状态时，所述的标准输出端的电压受到所述的位准转换器影响，透过所述的第一和第二反相器输出所述的第二信号；以及当所述的位准转换器的输入端处于浮接状态时，所述的绝缘电路与所述的第一反相器形成一锁闩电路，锁住所述的第二信号的状态并持续输出，即成为所述的替代信号。
3.如权利要求1所述的电压转换器，其特征在于所述的位准转换器包含一同相输出端和一反相输出端，两者为逻辑互补，其中所述的反相输出端被选为所述的标准输出端，与所述的绝缘电路耦接；以及一第一反相器，耦接在所述的标准输出端；其中所述的绝缘电路是一反相器，其输入端耦接在所述的第一反相器的输出端，将所述的第一反相器的输出回馈到所述的第一反相器的输入端；所述的绝缘电路的电位竞争力低于所述的位准转换器，藉此，当所述的位准转换器的输入端并非浮接状态时，所述的标准输出端的电压受到所述的位准转换器影响，透过所述的第一反相器输出所述的第二信号；以及当所述的位准转换器的输入端处于浮接状态时，所述的绝缘电路与所述的第一反相器形成一锁闩电路，锁住所述的第二信号的状态并持续输出，即成为所述的替代信号。
4.如权利要求1所述的电压转换器，其特征在于所述的位准转换器包含一同相输出端和一反相输出端，两者为逻辑互补，其中所述的同相输出端被选为所述的标准输出端，与所述的绝缘电路耦接；其中所述的绝缘电路是一推捥电路，其输入端耦接在所述的标准输出端，所述的绝缘电路的电位竞争力低于所述的位准转换器，藉此，当所述的位准转换器的输入端并非浮接状态时，所述的标准输出端的电压受到所述的位准转换器影响而输出所述的第二信号；以及当所述的位准转换器的输入端处于浮接状态时，所述的标准输出端的电压受到所述的推捥电路的影响，锁定在一预设电压而持续输出，即成为所述的替代信号。
5.如权利要求4所述的电压转换器，其特征在于所述的推捥电路为一PMOS，其栅极接地，源极和漏极分别耦接一供应电压和所述的标准输出端；以及当所述的位准转换器的输入端处于浮接状态时，所述的标准输出端的电位被所述的推捥电路接至供应电压。
6.如权利要求4所述的电压转换器，其特征在于所述的推捥电路为一电容，其两端分别耦接一供应电压和所述的标准输出端；以及当所述的位准转换器的输入端处于浮接状态时，所述的标准输出端的电位被所述的电容拉至一逻辑高电位。
7.如权利要求4所述的电压转换器，其特征在于所述的推捥电路为一NMOS，其栅极耦接一供应电压，源极和漏极分别耦所述的标准输出端和接地；以及当所述的位准转换器的输入端处于浮接状态时，所述的标准输出端的电位被所述的推捥电路接地。
8.如权利要求4所述的电压转换器，其特征在于所述的推捥电路为一电容，其两端分别耦接所述的标准输出端和接地；以及当所述的位准转换器的输入端处于浮接状态时，所述的标准输出端的电位被所述的电容拉至一逻辑低电位。
9.如权利要求1所述的电压转换器，其特征在于所述的位准转换器包含一同相输出端和一反相输出端，两者为逻辑互补，其中所述的反相输出端被选为所述的标准输出端，与一第一反相器耦接，用以输出所述的第二信号；其中所述的绝缘电路是一推捥电路耦接所述的标准输出端，所述的绝缘电路的电位竞争力低于所述的位准转换器，藉此，当所述的位准转换器的输入端并非浮接状态时，所述的标准输出端的电压受到所述的位准转换器影响，透过所述的第一反相器输出所述的第二信号；以及当所述的位准转换器的输入端处于浮接状态时，所述的标准输出端的电压受到所述的推捥电路的影响，锁定在一预设电压而透过所述的第一反相器持续输出，即成为所述的替代信号。
10.如权利要求9所述的电压转换器，其特征在于所述的推捥电路为一PMOS，其栅极接地，源极和漏极分别耦接一供应电压和所述的标准输出端；以及当所述的位准转换器的输入端处于浮接状态时，所述的标准输出端的电位被所述的推捥电路接至供应电压，而所述的第一反相器根据所述的标准输出端的电位而产生所述的替代信号。
11.如权利要求9所述的电压转换器，其特征在于所述的推捥电路为一电容，其两端分别耦接所述的标准输出端和一供应电压；以及当所述的位准转换器的输入端处于浮接状态时，所述的标准输出端的电位被所述的电容拉至一逻辑高电位，而所述的第一反相器根据所述的标准输出端的电位而产生所述的替代信号。
12.如权利要求9所述的电压转换器，其特征在于所述的推捥电路为一NMOS，其栅极接地，源极和漏极分别耦接和所述的标准输出端和接地；以及当所述的位准转换器的输入端处于浮接状态时，所述的标准输出端的电位被所述的推捥电路接地，而所述的第一反相器根据所述的标准输出端的电位而产生所述的替代信号。
13.如权利要求9所述的电压转换器，其特征在于所述的推挽电路为一电容，其两端分别耦接所述的标准输出端和接地；以及当所述的位准转换器的输入端处于浮接状态时，所述的标准输出端的电位被所述的电容拉至一逻辑低电位，而所述的第一反相器根据所述的标准输出端的电位而产生所述的替代信号。
14.一种电压转换器，用以将具有一第一电压的一第一信号转换为具有一第二电压的一第二信号，包含一位准转换器，接收所述的第一信号以产生所述的第二信号；以及一绝缘电路，耦接于所述的位准转换器，其中所述的绝缘电路的电位竞争力低于所述的位准转换器；以及所述的位准转换器的输入端在浮接状态时，所述的绝缘电路将所述的位准转换器的输出端孤立，并提供一替代信号当成所述的第二信号以进行输出，而所述的替代信号不受所述的位准转换器输入端的浮接状态影响。
全文摘要
本发明提出一种电压转换器，可将具有一第一电压的一第一信号转换为具有一第二电压的一第二信号。该电压转换器主要包含一位准转换器以及一绝缘电路。该位准转换器接收该第一信号以产生该第二信号，而该绝缘电路耦接于该位准转换器的一标准输出端，其电位竞争力低于该位准转换器。当该位准转换器的输入端在浮接状态时，该绝缘电路输出一替代信号以代替该第二信号，而该替代信号不受该位准转换器输入端的浮接状态影响。
文档编号H03K19/0175GK101093993SQ20071011258
公开日2007年12月26日 申请日期2007年6月21日 优先权日2006年6月22日
发明者黄睿夫, 黄世煌 申请人:联发科技股份有限公司