收缩型Viterbi解码系统和方法

专利名称：收缩型Viterbi解码系统和方法
技术领域：
本发明涉及通信系统中的编解码技术，更具体地说，涉及一种收縮型 Viterbi解码系统和方法，该方法可大幅提高基于DSP平台应用的解码速度。
背景技术：
RCPC(Rate Compatible Punctured Convolution Code:速率兼容收縮型巻积 编码)码是巻积f马的一种，因为其编码器相对简单、编码增益高以及具有很强 的纠正随机错误的能力，可以在不改变编码器结构的前提下就能实现不同码率 输出，在现代数字通信系统中得到了广泛的应用。对于编码器长度小于10的 RCPC编码，收縮型Viterbi算法则是目前最优的解码算法。其基本原理是通过 比较搜索网格图中与输入数据最相关的(码距最小)的路径，此路径即是对输入 编码器数据的最佳估计。然后根据保存的最相关路径状态进行回溯译出数据。 收縮型Viterbi解码实际上与常规Viterbi解码器的基本结构是一样的，主要区 别在于增加了对收縮部分的数据处理(反收縮)和支路量度(即码距)的计算 方式不同。为实现收縮型Viterbi解码，可釆用ASIC(专用集成电路)、FPGA(现场可 编程逻辑门阵列)、或DSP(数字信号处理器)来实现。采用DSP靠软件来实现 是速度较慢的一种，但其是最灵活的，符合近年来兴起的软件无线电技术要求。 对信道编解码来讲，用DSP来实现的好处是只需少量改动程序，就可适应不 同的编码速率以及各种通信系统所要求的不同的编解码方法，然而速度的瓶颈 限制了 DSP解码在实时系统中的应用。收縮型Viterbi解码作为无线通信网络信道解码的核心部分，其运算时间占 了整个信道级联解码的一半以上。收縮型Viterbi解码的关键运算是每级中每个 状态都要进行的收縮型支路量度计算、ACS (Add Compare Select:力Q-比-选) 处理、状态转移表的更新，其中后两者实现简单， 一般可用DSP汇编指令来实 现。根据实际测试。这类关键运算占了整个解码时间的近80%。如果待解码的 数据长度为L比特，而编码器约束长度为N，则执行总数为I^2^"次。显然，
其执行次数与状态数2^"和L成正比，随N的增加而按指数增长。如果解码数 据很大的话，则运算时间是非常大的。其中收缩型支路量度的计算方法对解码 效率影响很大。'同时，对接收数据的反收縮处理方式不同，也将直接影响支路 量度的计算和解码质量。现有的收縮型Viterbi解码方法中，在对接收数据的反收縮处理和收縮型支 路量度计算上缺乏效率。具体体现在以下两个方面(1) 由于数据经过RCPC编码后，其输出已按照收縮表进行了部分收縮(舍 弃部分编码数据)操作，在解码时必须恢复被收縮数据的数据率，并且恢复位 置要与编码一致，才能正确解码，所以在接收端解码之前要对接受数据进行预 处理，也就是对接收数据的反收縮处理。现有技术的反收縮处理主要是对接收 数据的量化取值不同和被收縮部分数据恢复时的取值不同。其取值对量度计算 的效率影响很大。其对接收数据的量化取值一般都使用较大的数值，如为土250 时，则-250做为最接近1，而+250做为最接近0的接收数据来量化。被收縮 部分数据恢复时一般通过补0来恢复数据率。(2) 现有技术中，收縮型支路量度计算流程是先判断网格图中的当前编 码值，然后据此对接收数据进行符号更新，将更新符号后的数据与基准值(一 般取16位最大负值的一半)进行累加，由于采用上述较大的量化取值，还需 要进行累加越界判定及修正。这样得到当前状态其中一条支路的网格图编码序 列与接收数据序列的第1个比特的量度值。然后按同样的方法计算下一个比特 量度。直到完成从1到n (编码效率为1/n)比特的计算，最后得到当前状态 的其中一条支路量度值。 一个状态包括两条支路，然后再用同样的方法计算另 一条支路。可见，现有技术中，受接收数据反收縮处理方式的限制，不能有效利用DS P的指令并行特点；在收縮型支路量度计算上很费时，效率低，由于是最基本 的重复执行单元，基于DSP平台应用时，对整个解码时间影响很大；如果选 用更高速度的DSP或用FPGA等实现，带来的是成本的提高和功耗加大等新 问题。发明内容针对现有收縮型Viterbi解码方法中存在的解码耗时长、难以满足实时性要 求的问题，本发明旨在采用更简化的反收縮的处理和改进的收縮型支路量度计算方法，来提高在基于DSP平台应用的解码速度。本发明解决其技术问题所采用的技术方案是提供一种收縮型Viterbi解 码方法，其中包括以下步骤-(51) 对接收数据进行初始化处理，以生成解码网格图和编码器状态检索表；(52) 对所述初始化处理后的接收数据进行反收縮处理，其中，当接收数 据为1时接收端取正值，为0时则取负值，对于被收縮部分的数据则用补0 来恢复，从而得到三类数据值；(53) 采用并行单比特正负乘累加的方法，对所述反收縮处理后的接收数 据进行收縮型支路量度计算;(54) 对所述步骤(S3)的结果进行量度累加、两两比较、选择存储幸存量度 的处理，即ACS处理；(55) 对状态转移表进行更新；(56) 回溯解码，得到解码结果。本发明的优选方案中，在所述步骤(S2)中当接收到数据为1时接收端取 1，为O时则取-l。本发明的优选方案中，在所述步骤(S3)中每个状态都有两个引出支路， 其中一条是编码输入为的，约定为A支路，另一条是编码输入为'0' 的，约定为B支路，对于编码效率为1/n的接收数据，则每解码出1比特需要 输入n比特当前接收数据和n比特网格图编码值，以完成从1到n的并行单比 特正负乘累加；当计算A支路时，通过査网格图表找到在当前状态下编码输 入为'1，时的第l比特编码值，然后直接与经过反收縮处理的接收数据当前 状态下的第1个比特进行相加，得到一个加值；接着将第1个加值作为累加值 参与第2个比特计算，计算方式与第1比特相同，如此直到计算到n比特为止； 然后用同样的方法计算B支路，从而完成一个状态的支路量度计算。基于上述方案，本发明还可提供一种收縮型Viterbi解码系统，其中包括 初始化处理模块，用于对接收数据进行初始化处理，以生成解码网格图和 编码器状态检索表；
反收縮处理模块，用于对所述初始化处理后的接收数据进行反收縮处理，其中，当接收数据为1时接收端取正值，为o时则取负值，对于被收縮部分的数据则用补O来恢复，从而得到三类数据值；支路量度计算模块，其中采用并行单比特正负乘累加的方法，对所述反收 縮处理后的接收数据进行收縮型支路量度计算；ACS处理模块，用于对所述支路量度计算模块的输出结果进行量度累加、 两两比较、选择存储幸存量度的处理，即ACS处理；状态转移表更新模块，用于对状态转移表进行更新；回溯解码模块，用于实现回溯解码得到解码结果。由于采取了上述技术方案，本发明具有以下优点(1)采用改进的接收数据的反收縮处理方法后，可以利用DSP通用的 MAC (乘累加)指令来计算量度；同时省去了累加前的判断和对接收数据的 符号更新，也无须进行累加越界修正。(2) 收縮型支路量度计算采用并行单比特正负乘累加法实现，大大简化了 计算方法，这种结构也非常有利于DSP的指令并行性能的发挥，可以并行同 时计算一个状态中两条支路的量度，在保证解码质量的前提下，提高解码速度， 比改进前的量度计算效率提高了近100倍。(3) 上述解码速度的提高并不需要增加硬件成本、功耗。


下面将结合附图及实施例对本发明作进一步说明，附图中 图l是巻积编码过程的网格图；图2是收縮率为2/3、收縮周期为8的收縮表示意图；图3所示为收縮型Viterbi解码的执行流程图；图4是CACS模块的执行流程图；图5是OMAP5910平台的简易测试框图；图6是RCPC码数据原始波形与被加性高斯白噪声干扰后的波形截图。
具体实施例方式
由于收縮型Viterbi算法主要是用于解RCPC码的，也是目前效果最好的 对于长度小于10的RCPC码解码算法。为了更好的理解Viterbi算法，先介绍 RCPC编码的基本原理。RCPC码是巻积编码的一种。巻积码的基本形式为(n， k， N)，例如(2， 1， 3)码，则表示输入l比特数据，编码输出2比特，即编码效率为1/2。编 码器约束长度为3，说明编码时输入寄存器的长度为3位，包括2个状态位和 l个输入位。描述上述巻积编码的过程可以采用图表的方式，叫网格图，如图 1所示。由于编码器约束长度为3,则编码输入寄存器包含2个状态位和1个 输入位，图中共有SO、 Sl、 S2、 S3这四个状态。图中实线箭头表示编码输入 为《r,虚线箭头表示编码输入为'0';箭头上的数字就是当前编码输出。在 解码时要用到这个网格图。RCPC编码分两步，先对数据进行上述的巻积编码，然后根据一个收縮表 对巻积编码结果有选择地输出。不同的收縮表可得到不同的编码速率，如图2 所示是一个收縮率为2/3、收縮周期为8的收縮表，意思是每输入2个数据得 到3个编码输出，每输入8个数据为一个周期。巻积编码的结果按周期输入收 縮表，收縮表值为l表示该编码数据保留输出，为0则舍弃。常规Viterbi解码的基本原理是在每个时刻，将接收到的当前数据与上 述网格图中的当前编码输出数据比较，计算二者间的码距即支路量度；每个时 刻到达的每个状态(共2^—1〗个)都有两条支路引出，分别计算两条支路与接 收到的当前值的量度，并取其中较小的支路量度做为幸存路径保存；每个时刻 每个状态的支路量度与这条路径上前面所有的支路量度累加，得到路径量度 值；同时，每深入一级网格表要计算并更新状态转移表；经过一个解码延时(一 般是固定为N*6级的解码深度)后，在网格表中就可得到一条量度值最小的 路径，这条路哮就是对解码的最佳估计；最后通过回溯解码即依据状态转移表 反向跟踪找到相应的编码输入，就可得到解码输出。本发明的收縮型Viterbi解码，是在常规Viterbi解码的基础上加入了对接 收数据的反收縮处理，且支路量度的计算方式不同。本发明收縮型Viterbi解 码可依次分为六个模块初始化部分、改进的接收数据反收縮处理、改进的收 縮型支路量度计算单元、ACS处理、状态转移表更新、回溯解码。这里首先 对要用到的符号进行约定编码器约束长度为N、编码效率为k/n、解码深度 为M、接收序列长度为L。为了叙述的方便，均设定k-l (大多数实际应用中 k=l)，则编码效率为1/n;每一级状态数为2寧力也即2^力，解码执行流程 图如图3所示，下面将依次叙述。一、 初始化部分本部分对应于图3中的步骤S31、 S32。初始化主要包括两个常数表格的 生成。(a) 计算生成解码网格图。也就是图l所示的巻积码网格图，根据编码器 编码效率k/n、'约束长度N和生成式G，预先计算所有可能的巻积编码输出序 列，并将输出值为^的用、l'代替，并将之存于网格图表中。解码时要 用这个网格表中的序列与实际接收到的序列进行量度(量度即码距)计算。(b) 生成状态转移表的编码器状态检索表。这张表用于在更新状态转移表 时查找当前N-l位编码器状态。存储的是分别在编码输入W和'r时的 N-l位编码器状态值，表大小为2^" *2。二、 改进的接收数据的反收縮处理 本部分对应于图3中的步骤S33。由于数据经过RCPC编码后，其输出按照收縮表已进行了部分收縮(舍弃部分编码数据)操作，在解码时必须恢复被 收缩数据的数据率，并且恢复位置要与编码一致，才能正确解码。本发明中，在接收端解码之前要对接收到的数据进行预处理(反收縮)的 原则是接收到数据为1时接收端取正值，为0时则取负值，具体绝对值为多 少依据方法差异有不同的定义。为了在保证解码质量前提下提高量度计算效 率，可定义正值取l，负值取-1。这种取值后的解码质量是经过了反复测试的， 实际结果表明，与取其他大值的结果相比较，没有带来解码误比特率的影响。对于被收縮部分的数据，则用补0来恢复。显然即使补O也只能还原数据 率而不能恢复原来被收縮前的RCPC编码数据。以上组成三类数据值输入解码器，这样取值的最大好处在于，可以利用 DSP通用的MAC (乘累加)指令来计算量度；同时省去了累加前的判断和对 接收数据的符号更新，也无须进行累加越界修正。三、 改进的收縮型支路量度计算单元本部分对应于图4中的步骤S341。收縮型支路量度计算作为最基本的处 理单元，需要频繁调用。每完成一次解码需要的单元执行总数为！^2^"次。
如果待解码的数据长度l为1000个比特，而编码器约束长度n为5，则单元 计算的总次数是16000次。显然，其执行次数与状态数2^"和l成正比，随 n的增加而按指数增长。本发明中，通过改进收縮型支路量度的计算方式，可 以很大程度上提高其运行效率，提高整个解码速度。由于接收数据经过前述的收缩预处理，其值有'正(1)'、'负(-1)，和'o，三种可能，并且'o，的原值既可以是'r也可以是'-r ，而网格 图中的编码值只有'r和、r两种，所以要有效计算两者的量度(码距) 是比较困难的。'通过实际测试，收縮型量度计算可以采用并行单比特正负乘累 加的方法来高效实现。图i所示的网格图中，每个状态都有两个引出支路，其 中一条是编码输入为'r的，约定为a支路；另一条是编码输入为'o'的， 约定为b支路；因此每级的每个状态都要与当前输入数据进行两条分支的支路量度计算。对于编码效率为1/n的接收数据，则每解码出1比特需要输入n 比特当前接收数据和n比特网格图编码值，以完成从1到n的并行单比特正负 乘累加。当计算a支路时，通过查网格图表找到在当前状态下编码输入为'r时 的第i比特编码值(只有"r禾n '-r两种取值)，然后，直接与经过反收 縮处理的接收数据当前状态下的第i个比特进行相加，得到一个加值。接着将 第i个加值作为累加值参与第2个比特计算，计算方式与第i比特相同，如此 直到计算到n比特为止，当前状态下a支路的量度计算就完成了。用同样的方法计算b支路，即完成了一个状态的支路量度计算。上述结构非常有利于dsp的指令并行性能的发挥，可以并行同时计算a、 b两条支路的量度。可以利用dsp通用的mac指令，两条mac指令并行一 次可完成两条支路的并行单比特正负乘累加，则当编码效率为1/n时，完成一 个状态中两支路的收縮型量度计算只需n个时钟周期，是改进前计算效率的约 100倍。另外，支路量度的计算采用并行单比特正负乘累加的方式，可以有效地保证码距分辨率动态范围，避免数据恢复时补o操作所带来的解码失误，提高解码速度。并且，由于接收数据的量化取值限定在士l范围，从很大程度上简化 了改进前的计算方式。四、acs处理
本部分对应于图4中的步骤S342。所谓ACS处理实际，就是完成量度累 加、两两比较、选择存储幸存量度的处理。ACS模块实现起来很简单，但它 跟收縮型支路量度计算单元一样，也是最基本的处理单元，需要频繁调用，其 执行次数也是!^2^'"。每个状态都有两条支路量度分别与前一时刻对应状态 的幸存量度累加，得到当前时刻当前状态的两条路径量度值。然后比较这两条 量度值，保存具有较小量度的那条，这条保存的支路即是幸存支路。这样就完 成了一个状态的ACS处理。基于DSP平台应用时，对于ACS模块一般采用 汇编指令来实现，以达到最少执行时间的效果。具体的汇编实现方法各异，结 果各异，但均属于公共技术范畴。五、 状态转移表的更新本部分对应于图4中的步骤S343、 S344。状态转移表在每个时刻每个状 态都要进行更新，如果每次都是通过计算来更新会很麻烦。本发明中，通过当 前状态和幸存支路所代表的编码输入值('0'或'l')以查表的方式，来更 新状态转移表。这样实际就是以空间换时间，提高效率。其中，査表用到的常数表是在解码初始化时就计算好了的，即编码器状态检索表，它存储的是分别在编码输入^o'和'r时的编码器状态值，表大小为2^'" *2。状态转移表大小为固定深入(W6)级，每级有2^'"个状态。存 入表中的是在当前状态下移入幸存的编码输入值的4位巻积编码器状态。在代码实现过程中一般将第三、四、五这三个单元合为一个模块(对应于 图3中的步骤S34)，并且每次执行2^"状态的运算即执行2^'"次模块，称 为CACS模块，采用DSP汇编指令实现，具体流程如图4。六、 回溯解码本部分对应于图3中的步骤S36、 S37。编码器从全O状态开始，解码时 从具有最佳量度的状态回溯，在第1个解码比特出来之前，会有1^*6级解码 延时。Viterbi解码从理论上说1帧数据多大，则解码深度也要多大，显然会 付出很大的运耸时间和存储器开销。实际应用证明，当解码深度取编码器约束 长度N的4 6倍时，即可满足要求，高于此值对解码的精度影响甚微，此处 取6。当2^"" (N*6)大小的状态转移表固定深入(N*6)级后，则开始进行 回溯解码，以后只需每次取1次输入数据进行2^力状态的量度计算、ACS处
理、更新状态转移表，就可解出一个比特数据。第1个解码数据就是第一个输 入编码器的数据。回溯的过程中，通过找到具有最佳量度的状态作为开始回溯点在状态转移表中固定(N*6)级的反方向路径跟踪，解出1比特数据，直到 全部解完。基于上述一至六的各个部分，可构成一种收縮型Viterbi解码系统，其中 包括依次连接的初始化处理模块、反收縮处理模块、支路量度计算模块、ACS 处理模块、状态转移表更新模块、以及回溯解码模块。其中，初始化处理模块 用于对接收数据进行初始化处理，以生成解码网格图和编码器状态检索表；反 收縮处理模块用于对所述初始化处理后的接收数据进行反收縮处理，其中，当 接收数据为1时接收端取正值，为0时则取负值，对于被收縮部分的数据则用 补O来恢复，从而得到三类数据值；支路量度计算模块中采用并行单比特正负 乘累加的方法，对所述反收縮处理后的接收数据进行收縮型支路量度计算； ACS处理模块用于对所述支路量度计算模块的输出结果进行量度累加、两两 比较、选择存储幸存量度的处理，即ACS处理；状态转移表更新模块用于对 状态转移表进行更新；回溯解码模块用于实现回溯解码得到解码结果。为检验上述收縮型Viterbi解码方法的效果，如图5所示，在TI公司的 CCS和OMAP5910软硬件平台上搭建了简易测试环境。相关测试主要是对解 码速度和误码率这两个指标进行验证。测试的思路是(1) 在编码端，首先在DSP端生成块大小为2000比特的随机数据，通过 编码效率为1/3和收縮率为2/3的RCPC编码后，得到4000比特编码输出数 据。再对编码输出数据进行同样大小的加性高斯白噪声干扰，以模仿加性高斯 白噪声(AWGN : Additive White Gaussian Noise)《言道。(2) 在解码端，对已经过加性高斯白噪声干扰的信号直接进行收縮Viterbi 解码；最后对解码结果计算其误码率，通过CCS的实时性分析工具得到解码 时间。其中，AWGN是最基本的噪声和干扰模型，无线通信系统中遇到的多数
噪声和干扰都符合这个模型。我们通过MATLAB通信工具箱的内置函数完 成2000点的随+几数据生成和对RCPC编码后的4000点信号进行加性高斯白噪 声干扰；外部按键可以控制加性噪声的能量。本次测试用到的SNR为8dB， RCPC码数据波形与被加性高斯白噪声干扰后的波形截图，如图6所示。图上 半部分为RCPC码数据波形，下半部分为经过加性高斯白噪声干扰后的波形。经过测试，大块经过加性高斯白噪声干扰的RCPC编码数据，通过收縮Viterbi解码后，计算其误码率，也就是解码误比特数与解码输出比特数之比；其输出数据误码率为O，误比特总数为0。通过CCS环境中的代码运行的时钟周期计数工具计算，采用DSP汇编编写， 一个状态的两条收縮型支路量度计算采用MAC指令并行实现，仅需要3个时钟周期；完成2000比特解码输出需 要L^(N力-32ooo次收縮型支路量度计算。而改进前的现有技术中，由于计算方式复杂，并且只能串行计算，完成一个状态的两条收縮型支路量度计算消耗 的时间近300个时钟周期，对比可见，效率提高近100倍。
权利要求
1、一种收缩型Viterbi解码方法，其特征在于，包括以下步骤(S1)对接收数据进行初始化处理，以生成解码网格图和编码器状态检索表；(S2)对所述初始化处理后的接收数据进行反收缩处理，其中，当接收数据为1时接收端取正值，为0时则取负值，对于被收缩部分的数据则用补0来恢复，从而得到三类数据值；(S3)采用并行单比特正负乘累加的方法，对所述反收缩处理后的接收数据进行收缩型支路量度计算；(S4)对所述步骤(S3)的结果进行量度累加、两两比较、选择存储幸存量度的处理，即ACS处理；(S5)对状态转移表进行更新；(S6)回溯解码，得到解码结果。
2、 根据权利要求l所述的收縮型Viterbi解码方法，其特征在于，在所述 步骤(S1)中根据编码器编码效率k/n、约束长度N和生成式G，预先计算所有可能的 巻积编码输出序列，将输出值为'0'的用代替，并将之存于网格图表 中，从而生成所述解码网格图；所述编码器状态检索表存储的是分别在编码输入W和时的N-l 位编码器状态值，表大小为2^'" *2。
3、 根据权利要求2所述的收縮型Viterbi解码方法，其特征在于，在所述 步骤(S2)中当接收到数据为l时接收端取l，为0时则取-l。
4、 根据权利要求3所述的收缩型Viterbi解码方法，其特征在于，在所述 步骤(S3)中每个状态都有两个引出支路，其中一条是编码输入为的， 约定为A支路，另一条是编码输入为'0'的，约定为B支路，对于编码效率 为1/n的接收数据，则每解码出1比特需要输入n比特当前接收数据和n比特 网格图编码值，以完成从1到n的并行单比特正负乘累加； 当计算A支路时，通过査网格图表找到在当前状态下编码输入为时 的第1比特编码值，然后直接与经过反收縮处理的接收数据当前状态下的第1 个比特进行相加，得到一个加值；接着将第1个加值作为累加值参与第2个比 特计算，计算方式与第l比特相同，如此直到计算到n比特为止；然后用同样 的方法计算B支路，从而完成一个状态的支路量度计算。
5、 根据权利要求4所述的收縮型Viterbi解码方法，其特征在于，在所述 步骤(S4)中每个状态有两条支路量度分别与前一时刻对应状态的幸存量度累 加，得到当前时刻当前状态的两条路径量度值；然后比较这两条量度值，保存 具有较小量度的那条作为幸存支路，从而完成一个状态的ACS处理。
6、 根据权利要求5所述的收縮型Viterbi解码方法，其特征在于，在所述 步骤(S5)中通过当前状态和幸存支路所代表的编码输入值<0'或，以 查表的方式来更新所述状态转移表；所述状态转移表大小为固定深入(N*6) 级，每级有2^"个状态；存入表中的是在当前状态下移入幸存的编码输入值 的4位巻积编码器状态。
7、 根据权利要求6所述的收縮型Viterbi解码方法，其特征在于，在所述 步骤(S6)中解码深度为编码器约束长度N的4 6倍。
8、 根据权利要求7所述的收縮型Viterbi解码方法，其特征在于，在所述 步骤(S6)中解码深度为编码器约束长度N的6倍，当2^"" (N*6)大小的 状态转移表固定深入(N*6)级后，则开始进行回溯解码。
9、 一种收縮型Viterbi解码系统，其特征在于，包括 初始化处理模块，用于对接收数据进行初始化处理，以生成解码网格图和编码器状态检索表；反收縮处理模块，用于对所述初始化处理后的接收数据迸行反收縮处理， 其中，当接收数据为1时接收端取正值，为0时则取负值，对于被收縮部分的 数据则用补0来恢复，从而得到三类数据值；支路量度i+算模块，其中采用并行单比特正负乘累加的方法，对所述反收 縮处理后的接收数据进行收缩型支路量度计算；ACS处理模块，用于对所述支路量度计算模块的输出结果进行量度累加、 两两比较、选择存储幸存量度的处理，即ACS处理；状态转移表更新模块，用于对状态转移表进行更新；回溯解码模块，用于实现回溯解码得到解码结果。
全文摘要
本发明涉及通信系统中的编解码技术，特别是一种基于DSP的收缩型Viterbi解码系统和方法。针对现有收缩型Viterbi解码方法中存在的解码耗时长、难以满足实时性要求的问题，本发明的方法中，在对所述初始化处理后的接收数据进行反收缩处理时，当接收数据为1时接收端取正值，为0时则取负值，对于被收缩部分的数据则用补0来恢复，从而得到三类数据值；然后采用并行单比特正负乘累加的方法，对所述反收缩处理后的接收数据进行收缩型支路量度计算；再通过ACS处理、状态转移表进行更新、回溯解码等步骤，即可得到解码结果。本发明采用更简化的反收缩的处理和改进的收缩型支路量度计算方法，在不需要增加硬件成本和功耗的前提下，大幅提高了基于DSP平台应用的解码速度。
文档编号H03M13/41GK101399555SQ20071012365
公开日2009年4月1日 申请日期2007年9月28日 优先权日2007年9月28日
发明者杨朝俊 申请人:深圳市好易通科技有限公司