专利名称：锁相回路装置以及电流补偿方法
技术领域：
本发明是有关于一种锁相回路(Phase Lock Loop, PLL)装置，且特别有关 于一种具有电流补偿电路的PLL装置。
背景技术：
PLL装置为应用于频率产生器、无线接收器以及通讯装置等中的主要元 件。请参阅图1。图1是显示传统PLL装置的架构示意图。相频检测(phase and frequency detection, PFD)单元11接收参考频率信号REF—CK以及回授频率 信号FBK—CK并且测量两者之间的相位差与频率差而输出相位差信号UP与: DN。电荷泵电路(charge pump circuit)12接收相位差信号UP与DN并且将相' 位差信号UP与DN转换为电流，以对回路滤波器13充电。在图l中提供了' 传统回路滤波器13的电路图。回路滤波器13是通过接收来自电荷泵电路12: 的电流而限制电容电压VCON的改变率，以产生对应于相位与频率差的缓降 或缓升电压。电压控制振荡器(voltage controlled oscillator, VCO)14是根据电压 VCON产生输出频率信号。回授除频器15具有参数N，用以产生具有较大频 率范围的回授频率信号FBK一CK，其中回授频率信号FBK一CK的频率为输出 频率信号的频率的N倍。在理想状态中，相位差信号UP在PLL位于锁定 (in-lock)状态时与相位差信号DN同步。当回路滤波器13中产生漏电流时(例 如电流II与12)，电容C2的充电时间会增加，因此相位差信号UP会领先相 位差信号DN。请参阅图2。图2显示图1的相位差信号UP与DN的波形图。 由于在回路滤波器13中会产生漏电流，因此电容C2的充电时间会增加，使 得相位差信号UP的宽度大于相位差信号DN的宽度并且产生相位领先信号
LEAD。为了使PLL装置的效能优化，因此必须避免相位领先信号LEAD的 产生。在半导体工艺中，电容C1与C2是以晶体管的方式实现，且通过0.18 ym(微米)、0.13 wm或是其他更先进的工艺所制造的晶体管的薄栅极氧化层 可能会引起漏电流。然而，通过半导体工艺所制造的晶体管必然具有薄栅极 氧化层，因此期望设计一种可以降低或排除回路滤波器的漏电流的PLL装置。
发明内容
基于上述目的，本发明实施例揭示了一种锁相回路装置，包括PFD单元、 电荷泵电路、回路滤波器、电压控制振荡器、回授除频器以及电流补偿电路。 PFD单元测量锁相回路装置的参考频率信号以及回授频率信号之间的相位差 以及频率差而输出相位差信号UP与DN。电荷泵电路接收相位差信号UP与 DN并且将相位差信号UP与DN转换为电流。回路滤波器接收电流并且将电 流转换为电压。电压控制振荡器接收电压并且产生输出信号。回授除频器具 有参数N，用以接收输出信号并且根据参数N产生回授频率信号，其中回授 频率信号的频率是输出信号的频率的N倍。电流补偿电路接收参考频率信号 以及回授频率信号或是相位差信号UP与DN，并且当参考频率信号领先回授 频率信号或是当相位差信号UP领先相位差信号DN时，输出补偿电流至回路 滤波器。
本发明实施例还揭示了一种电流补偿方法，适用于锁相回路装置，包括 下列步骤提供具有参考频率信号以及回授频率信号的锁相回路装置；提供 电流补偿单元；当电流补偿单元接收来自锁相回路装置的锁相信号时，电流 补偿单元判断参考频率信号是否领先回授频率信号；当参考频率信号领先回 授频率信号时，电流补偿单元输出补偿电流至锁相回路装置。
本发明实施例还揭示了一种锁相回路装置，包括PFD单元、电荷泵电路、 回路滤波器、电压控制振荡器、回授除频器、相位频率监视器以及电流产生 器。PFD单元测量锁相回路装置的参考频率信号以及回授频率信号之间的相
位差以及频率差而输出相位差信号UP与DN。电荷泵电路接收相位差信号 UP与DN并且将相位差信号UP与DN转换为电流。回路滤波器接收电流并 且将电流转换为电压。电压控制振荡器接收电压并且输出输出信号。回授除 频器具有参数N，用以接收输出信号并且根据参数N产生回授频率信号，其 中回授频率信号的频率是输出信号的频率的N倍。相位频率监视器输出相位 领先信号或是相位延迟信号。具有安定时间参数的电流产生器耦接至相位频 率监视器，其中于每一次安定时间电流产生器会检测相位领先信号，且当电 流产生器接收相位领先信号时，电流产生器输出补偿电流。
图1系显示传统锁相回路装置的架构示意图。 图2系显示图1的相位差信号UP与DN的波形图。 图3系显示根据本发明实施例所述的具有电流补偿电路的锁相回路装置 的架构示意图。
图4系显示根据本发明一实施例所述的图3的电流补偿电路的架构示意图。 图5系显示根据本发明实施例所述的电流产生器的架构示意图。 图6系显示根据本发明一实施例所述的图4的相位监视器的架构示意图。 图7系显示根据本发明另一实施例所述的图4的相位监视器的架构示意图。 图8系显示图7的相位监视器的波形图。
11、 31 PFD单元； 12、 32 电荷泵电路；
14、 34 电压控制振荡器； 36 电流补偿电路；
42 电流产生器； 52 电流数字模拟转换器；
63、 71、 72 延迟单元；
Vc。『电压5
10
13、 33 回路滤波器； 15、 35 回授除频器;
41 相位监视器； 51 控制器；
61、 62 D型正反器； 64~或非门；
73、 74~与门；
Rl 电阻； Nl 节点； S3 锁相信号； UP、 DN 相位差信号；
FBK一CLK 回授频率信号 Phase—lead 相位领先信号
具体实施例方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举
出较佳实施例，并配合附图，作详细说明如下 实施例
图3是显示根据本发明实施例所述的具有电流补偿电路的锁相回路(phase: lock loop, PLL)装置的架构示意图。PFD单元31接收参考频率信号REF—CLK 以及回授频率信号FBK_CLK并且测量两者之间的相位差与频率差而输出相 位差信号UP与DN。电荷泵电路32接收相位差信号UP与DN并将其转换为 电流，以对回路滤波器33充电。回路滤波器33包括耦接至接地点以及节点 N1的电容C31，耦接至节点N1的电阻R1，以及耦接至接地点的电容C32。 在此实施例中，电容C31与C32是通过晶体管实现，且电流131与132分别表 示电容C31与C32的漏电流。电压控制振荡器(voltage controlled oscillator, VCO)34是根据节点Nl的控制电压VcoN产生输出信号。回授除频器35具有 参数N，用以接收输出信号并且根据参数N产生回授频率信号，其中回授频 率信号的频率是输出信号的频率的N倍。电流补偿电路36接收两个参考信号 Sl与S2并且产生补偿电流至电容C32，以补偿电容C32的漏电流132。在本 发明一实施例中，补偿电流大于漏电流I32。在本发明另一实施例中，参考信 号SI与S2为参考频率信号REF—CLK与回授频率信号FBK—CLK。在本发明
Cl、 C2、 C31、 C3广电容； II、 12、 I31、 I32、 Ic 电流; Sl、 S2 参考信号； Phasejag 相位延迟信号； REF CLK 参考频率信号;
另一实施中，参考信号Sl与S2为相位差信号UP与DN。电流补偿电路36 还接收作为旗信号(flag signal)的锁相信号(phase lock signal)S3(例如图2的相 位领先信号LEAD)，用以表示PLL装置位于锁定(in-lock)状态。当PLL装置 接收锁相信号S3时，电流补偿电路36检测信号Sl(例如REF一CLK或UP)是 否领先信号S2(例如FBK—CLK或DN)。当信号Sl领先信号S2时，电流补偿 电路36输出补偿电流至电容C32。由于具有补偿电流，因此VC0 34的输出
信号的频率会随电压VcoN的改变而改变。当开始接收补偿电流时，电压VcoN
会剧烈的抖动，在经过一段安定时间(settling time) Ts之后，电压VcoN会逐渐 趋于稳定，接着PLL会进入锁定状态。电流补偿电路36用以检测信号Sl是 否领先信号S2。当信号Sl领先信号S2时，电流补偿电路36所产生的补偿 电流将会增加一既定量。例如，在第一时间，电流补偿电路36输出5毫安(uA) 的补偿电流至回路滤波器33。当PLL装置再次进入锁定状态时，代表回路滤 波器33中仍然具有漏电流，此时电流补偿电路36所产生的补偿电流会增加 5uA，使得总补偿电流为10uA。电流补偿电路36会持续增加补偿电流直到信 号S1不再领先信号S2，且电流补偿电路36接下来会输出固定的补偿电流。
在图3的实施例中，电流补偿电路36是于接收锁相信号S3时输出补偿 电流。然而，在不具有锁相信号S3的情状下，电流补偿电路36也可以正常 运作。电流补偿电路36检测每个安定时间期间Ts信号Sl是否领先信号S2， 用以根据检测结果增加补偿电流或输出固定的补偿电流。此外，即使在不具 有参数以及安定时间Ts的情况下，电流补偿电路36也可以正常运作。因此， 电流补偿电路36是于检测到信号Sl领先信号S2时会输出补偿电流。再者， 电流补偿电路36仅接收例如图2中由PFD单元31或电荷泵电路32所产生的 相位领先信号LEAD的输入信号，当电流补偿电路36检测到信号Sl领先信 号S2时会输出补偿电流。
为了进一步说明电流补偿电路36，请参阅图4。图4是显示本发明图3 的电流补偿电路的架构示意图。图3的电流补偿电路36包括相位监视器(phase
monitor)41以及电流产生器42。相位监视器41接收两个信号Sl与S2，并且 当PLL装置位于锁定状态时判断信号Sl是否领先信号S2。假如信号Sl领先 信号S2，相位监视器41会传送控制信号至电流产生器42，因此电流产生器 42会输出电流Ic。相位监视器41是通过接收锁相信号S3或是每个安定时间 期间Ts来判断PLL装置是否位于锁定状态。当相位监视器41判断信号Sl再 次领先信号S2时，控制信号会再次传送至电流产生器42，使得电流产生器 42增加其输出电流Ic。换句话说，电流Ic的大小取决于所接收的控制信号的 数量。当电流产生器42未接收到控制信号时，电流产生器42所输出的输出 电流Ic不会增加而是会维持其电流量。
图5是显示本发明实施例的电流产生器的架构示意图。电流产生器42包 括控制器51以及电流数字模拟转换器(digital analog converter, DAC)52。控制 器接收来自相位监视器41的相位领先信号、相位延迟信号以及锁相信号，并 且当相位领先信号与锁相信号为高电压位准时将电流产生信号传送至电流: DAC。电流DAC增加电流量直到相位领先信号为低电压位准。
图6是显示根据本发明实施例所述的图4的相位监视器41的架构示意图。i 信号Sl传送至D型正反器61的D端以及D型正反器62的栅极端，信号S2: 传送至D型正反器62的D端以及D型正反器61的栅极端。当信号Sl领先 信号S2时，相位领先信号Phase—lead通过D型正反器61的Q端输出。当信 号S2领先信号Sl时，相位延迟信号Phase—lag通过D型正反器62的Q端输 出。反或(NOR)栅64接收相位领先信号Phase—lead以及相位延迟信号 Phase—lag,当信号Sl与信号S2同步时，由于相位领先信号Phase—lead与相 位延迟信号Phase Jag皆为低电压位准，因此会输出一致能信号至延迟单元 63。延迟单元63具有用以延迟信号Sl与S2的时间延迟参数Td，以避免信 号Sl与S2之间产生空区(deadzone)。
图7是显示根据本发明另一实施例所述的图4的相位监视器的架构示意 图。延迟单元71与72具有用以延迟信号Sl与S2的时间延迟参数Td,以避
免信号Sl与S2之间产生空区。及(AND)栅73接收信号S2与延迟信号Sl， 与门74接收信号Sl与延迟信号.S2。为了进一步说明图7的相位监视器，请 参阅图8。图8是显示图7的相位监视器的波形图。于时间U时，与门73接 收具有高逻辑位准的延迟信号Sl以及具有逻辑位准的信号S2，因此信号 Phase—lead位于高逻辑位准。与门74接收具有低逻辑位准的延迟信号S2以及 具有逻辑位准的信号Sl ，因此信号Phase—lag位于低逻辑位准。根据上述操作， 相位监视器可用以检测信号Sl是否领先信号S2,且电流产生器可根据相位监 视器的判断决定是否增加补偿电流。
虽然本发明己以较佳实施例揭示如上，然其并非用以限定本发明，任何 熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰， 因此本发明的保护范围当视权利要求所界定者为准。
权利要求
1.一种锁相回路装置，具有一漏电流补偿单元，其特征是，该锁相回路装置包括一相频检测单元，用以测量上述锁相回路装置的一参考频率信号以及一回授频率信号之间的相位差以及频率差而输出一相位差信号UP与DN；一电荷泵电路，用以接收上述相位差信号UP与DN并且将上述相位差信号UP与DN转换为一电流；一回路滤波器，用以接收上述电流并且将上述电流转换为一电压；一电压控制振荡器，用以接收上述电压并且输出一输出信号；一回授除频器，具有一参数N，用以接收上述输出信号并且根据上述参数N产生上述回授频率信号，其中上述回授频率信号的频率是上述输出信号的频率的N倍；以及上述漏电流补偿电路，用以接收上述参考频率信号以及上述回授频率信号或是上述相位差信号UP与DN，并且当上述参考频率信号领先上述回授频率信号或是当上述相位差信号UP领先上述相位差信号DN时，输出一补偿电流至上述回路滤波器。
2. 如权利要求1所述的锁相回路装置，其特征是，当上述参考频率信号与 上述回授频率信号同步时，上述电流补偿电路停止输出上述补偿电流至上述 回路滤波器。
3. 如权利要求1所述的锁相回路装置，其特征是，当上述回授频率信号领 先上述参考频率信号时，上述电流补偿电路停止输出上述补偿电流至上述回 路滤波器。
4. 如权利要求1所述的锁相回路装置，其特征是，上述电流补偿电路包括-一相位监视器，用以接收一第一与第二参考信号并输出一相位领先信号或是一相位延迟信号；以及一电流产生器，耦接至上述相位监视器，其中当上述电流产生器接收上 述相位领先信号时，上述电流产生器输出上述补偿电流。
5. 如权利要求4所述的锁相回路装置，其特征是，上述相位监视器包括 一第一 D型正反器，具有一第一输入端、 一第二输入端以及一第一输出端，上述第一输出端用以输出上述相位领先信号；一第二 D型正反器，具有一第三输入端、 一第四输入端以及一第二输出 端，上述第二输出端用以输出上述相位延迟信号；一时间延迟单元，具有两个端子，其中一端耦接至上述第一D型正反器 以及上述第二D型正反器；一或非门，具有两个输入端，耦接至上述相位领先信号以及上述相位延 迟信号，以及一输出端，耦接至上述时间延迟单元的另一端；以及其中上述第一参考信号耦接至上述第一输入端以及上述第三输入端，且 上述第二参考信号耦接至上述第二输入端以及第四输入端。
6. 如权利要求4所述的锁相回路装置，其特征是，上述相位监视器包括 一第一延迟单元，用以对上述第一参考信号提供一延迟时间； 一第二延迟单元，用以对上述第二参考信号提供上述延迟时间； 一第一与门，具有两个输入端，耦接至上述第一延迟单元以及第二参考信号，以及一输出端，用以输出上述相位领先信号；以及一第二与门，具有两个输入端，耦接至上述第二延迟单元以及第一参考 信号，以及一输出端，用以输出上述相位延迟信号。
7. 如权利要求6所述的锁相回路装置，其特征是，上述延迟时间是根据上述相频检测单元的空区时间而决定。
8. 如权利要求6所述的锁相回路装置，其特征是，上述电流产生器是在接 收来自上述相频检测单元的一锁相信号时输出上述补偿电流。
9. 如权利要求6所述的锁相回路装置，其特征是，上述电流产生器在经过 上述输出信号的一安定时间后输出上述补偿电流。
10. 如权利要求4所述的锁相回路装置，其特征是，上述电流产生器包括: 一控制器，用以输出一控制信号；以及一电流数字模拟转换器，耦接至上述控制器，其中当上述电流数字模拟 转换器接收上述控制信号时，上述电流数字模拟转换器是根据上述控制信号 输出上述补偿电流。
11. 如权利要求10所述的锁相回路装置，其特征是，上述补偿电流是根据 所接收上述控制信号的次数而增加。
12. 如权利要求1所述的锁相回路装置，其特征是，上述回路滤波器还包括一第一电容，具有两个端子，其中一端耦接至接地点且另一端耦接至上述电荷泵电路以及电压控制振荡器；一电阻，具有一第一端以及一第二端，其中上述第一端耦接至上述电荷 泵电路以及电压控制振荡器；以及一第二电容，具有两个端子，其中一端耦接至接地点且另一端耦接至上 述电阻的第二端以及上述电流补偿电路。
13. 如权利要求12所述的锁相回路装置，其特征是，上述第一电容的电容 值大于上述第二电容的电容值。
14. 一种电流补偿方法，适用于一锁相回路装置，其特征是，该方法包括 下列步骤提供上述锁相回路装置，具有一参考频率信号以及一回授频率信号； 提供一电流补偿单元；当上述电流补偿单元接收来自上述锁相回路装置的一锁相信号时，上述 电流补偿单元判断上述参考频率信号是否领先上述回授频率信号；以及当上述参考频率信号领先上述回授频率信号时，上述电流补偿单元输出 一补偿电流至上述锁相回路装置。
15. 如权利要求14所述的电流补偿方法，其特征是，该方法还包括每当上述电流补偿单元判断上述参考频率信号领先上述回授频率信号 时，将上述补偿电流增加一既定量。
16. 如权利要求14所述的电流补偿方法，其特征是，该方法还包括-当上述参考频率信号未领先上述回授频率信号时，上述电流补偿单元输出固定的上述补偿电流。
17. 如权利要求14所述的电流补偿方法，其特征是，该方法还包括 当上述参考频率信号未领先上述回授频率信号时，上述电流补偿单元停止输出上述补偿电流至上述锁相回路装置。
18. 如权利要求14所述的电流补偿方法，其特征是，该方法还包括-当上述回授频率信号开始领先上述参考频率信号时，上述电流补偿单元停止输出上述补偿电流至上述锁相回路装置。
19. 一种锁相回路装置，具有一漏电流补偿单元，其特征是，该锁相回路装置包括一相频检测单元，用以测量上述锁相回路装置的一参考频率信号以及一回授频率信号之间的相位差以及频率差而输出一相位差信号UP与DN;一电荷泵电路，用以接收上述相位差信号UP与DN并且将上述相位差信号UP与DN转换为一电流；一回路滤波器，用以接收上述电流并且将上述电流转换为一电压； 一电压控制振荡器，用以接收上述电压并且输出一输出信号； 一回授除频器，具有一参数N,用以接收上述输出信号并且根据上述参数N产生上述回授频率信号，其中上述回授频率信号的频率是上述输出信号的频率的N倍；一相位监视器，用以输出一相位领先信号或是一相位延迟信号；以及 一电流产生器，耦接至上述相位监视器，具有一安定时间参数，其中在 每一次上述安定时间上述电流产生器会检测上述相位领先信号，且当上述电 流产生器接收上述相位领先信号时，上述电流产生器输出一补偿电流。
20. 如权利要求19所述的锁相回路装置，其特征是，上述相位监视器接收 上述相位差信号DN与UP,以决定上述相位监视器的输出信号，其中当上述 相位差信号UP领先上述相位差信号DN时，上述相位监视器输出上述相位领 先信号，且当上述相位差信号DN领先上述相位差信号UP时，上述相位监视 器输出上述相位延迟信号。
21. 如权利要求19所述的锁相回路装置，其特征是，上述相位监视器接收 上述参考频率信号以及上述回授频率信号，以决定上述相位监视器的输出信 号，其中当上述参考频率信号领先上述回授频率信号时，上述相位监视器输 出上述相位领先信号，且当上述回授频率信号领先上述参考频率信号时，上 述相位监视器输出上述相位延迟信号。
22. 如权利要求19所述的锁相回路装置，其特征是，上述相位监视器包括 一第一D型正反器，具有一第一输入端、 一第二输入端以及一第一输出端，上述第一输出端是用以输出上述相位领先信号；一第二 D型正反器，具有一第三输入端、 一第四输入端以及一第二输出 端，上述第二输出端是用以输出上述相位延迟信号；一时间延迟单元，具有两个端子，其中一端耦接至上述第一D型正反器 以及上述第二D型正反器；一或非门，具有两个输入端，耦接至上述相位领先信号以及上述相位延 迟信号，以及一输出端，耦接至上述时间延迟单元的另一端；以及其中上述第一参考信号耦接至上述第一输入端以及上述第三输入端，且 上述第二参考信号耦接至上述第二输入端以及第四输入端。
23. 如权利要求19所述的锁相回路装置，其特征是，上述相位监视器包括 一第一延迟单元，用以对上述第一参考信号提供一延迟时间； 一第二延迟单元，用以对上述第二参考信号提供上述延迟时间； 一第一与门，具有两个输入端，耦接至上述第一延迟单元以及第二参考信号，以及一输出端，用以输出上述相位领先信号；以及 一第二与门，具有两个输入端，耦接至上述第二延迟单元以及第一参考 信号，以及一输出端，用以输出上述相位延迟信号。
24. 如权利要求23所述的锁相回路装置，其特征是，上述延迟时间是根据 上述相频检测单元的空区时间而决定。
25. 如权利要求19所述的锁相回路装置，其特征是，上述电流产生器包括: 一控制器，用以输出一控制信号；以及一电流数字模拟转换器，耦接至上述控制器，其中当上述电流数字模拟 转换器接收上述控制信号时，上述电流数字模拟转换器是根据上述控制信号 输出上述补偿电流。
26. 如权利要求25所述的锁相回路装置，其特征是，上述补偿电流是根据所接收上述控制信号的次数而增加。
27. 如权利要求19所述的锁相回路装置，其特征是，上述回路滤波器还包括一第一电容，具有两个端子，其中一端耦接至接地点且另一端耦接至上 述电荷泵电路以及电压控制振荡器；一电阻，具有一第一端以及一第二端，其中上述第一端耦接至上述电荷 泵电路以及电压控制振荡器；以及一第二电容，具有两个端子，其中一端耦接至接地点且另一端耦接至上 述电阻的第二端以及上述电流补偿电路。
28. 如权利要求27所述的锁相回路装置，其特征是，上述第一电容的电容值大于上述第二电容的电容值。
全文摘要
本发明提供一种锁相回路装置以及电流补偿方法。该锁相回路装置包括PFD单元是用以测量锁相回路装置的参考频率信号以及回授频率信号之间的相位差以及频率差而输出相位差信号UP与DN。电荷泵接收相位差信号UP与DN并且将相位差信号UP与DN转换为电流。回路滤波器接收电流并且将电流转换为电压。振荡器接收电压并且产生输出信号。回授除频器具有参数N，用以接收输出信号并且根据参数N产生回授频率信号，其中回授频率信号的频率是输出信号的频率的N倍。当参考频率信号领先回授频率信号时，电流补偿电路输出补偿电流至回路滤波器。
文档编号H03L7/085GK101106375SQ20071012819
公开日2008年1月16日 申请日期2007年7月10日 优先权日2006年7月10日
发明者陈建铭, 黄志坚 申请人:联发科技股份有限公司