专利名称：一种信号发生芯片的制作方法
技术领域：
本实用新型涉及一种信号发生芯片，尤其是需要数字控制并且要求同时具 有模拟信号输出和P丽(脉冲宽度调制)输出的信号发生芯片。
背景技术：
目前，信号发生芯片主要有两种类型， 一种是由微处理器或数值处理器组 成的芯片，另一种是产生特定波形的专有芯片，它们主要应用于信号发生器、变 频调速器和逆变器等。微处理器或数值处理器虽然能够完成特定的信号发生， 同时具有模拟和P丽输出，并且信号输出种类较多，但是，由于这种信号发生芯 片的外围电路结构复杂，抗干扰能力弱，对工作环境要求较高，并且在需要采 用PW4输出时，因为运算量大对微处理器或数值处理器处理能力要求较高，增加 了其软件实现的难度，降低了可靠性。而专有芯片仅具有模拟信号或者P丽信号 输出之-，而且仅能够产生不超过三种的函数信号(正弦波、方波和锯齿波)， 应用面较窄。实用新型内容针对现有技术存在的上述不足，本实用新型的目的是提供一种数字控制的、 同时具有模拟信号输出和P丽信号输出的信号发生芯片，该芯片不仅能产生高达255种任意信号，同时这些信号可以通过数据线进行选择，并且外围电路结 构简单，工作可靠。本实用新型解决其技术问题所采用的技术方案是一种信号发生芯片，它包括时钟发生模块、接口控制逻辑模块、地址译码模块、存储器、控制模块、D/A转换模块和P丽发生模块，时钟发生模块产生整
个芯片的工作时钟，存储器设置为若干个区间，每个区间存放有互不相同的波 形数据，接口控制逻辑模块具有与存储器区间设置一一对应的地址输入端LJ， 接口控制逻辑模块接受外部输入的地址信号再通过地址译码模块译码后传送给 存储器，存储器将与该地址输入对应的波形数据传输给控制模块，由控制模块 对波形数据重新分配并按工作时钟时序传送给D/A转换模块和P碰发生模块，在D/A转换模块引脚输出模拟信号波形，同时在P丽发生模块的两个引脚分别输出正半周的p觀信号波形和负半周的p丽信号波形。进一步地，它还包括压縮解码模块，压縮解码模块将存储器输出的经压縮处理的波形数据解压后由控制模块重新分配并按工作时钟时序传送给D/A转换 模块和P丽发生模块；所述存储器设置有255个区间。本实用新型的优点是可以通过数据线选择多种不同的信号输出，信号输出种类高达255种，并且同时具有模拟和P丽输出的输出形式，同时外围电路结构 简单，工作可靠。
图l一本实用新型结构原理图； 图2—本实用新型一个实施例电路图； 图3—本实用新型封装图。
具体实施方式
以下结合附图对本实用新型作进一步详细说明。参见图l，从图上可以看出，本实用新型由震荡器、时钟发生器、接口控制 逻辑模块、地址译码模块、存储器、控制模块、压縮解码模块、D/A转换模块、 P麵发生模块和工作状态显示模块组成，震荡器和时钟发生器共同构成时钟发生 模块。震荡器通过一只电阻与电源连接，根据电阻不同的阻值产生频率为1000Hz 至Ul00KHz的震荡信号，此信号经过时钟发生器产生整个芯片的工作时钟，其中 P麵发生模块的工作时钟频率与震荡信号相同，其他部分工作时钟频率为震荡信 号的1/4，震荡信号频率越高，波形越准确。存储器设置成1-255个区间，每个 区件间存放8位的PCM (非压縮)格式或者4位的ADPCM (压縮)格式的信号单周 期波形的数据，即存储器存放有255种波形数据。接口控制逻辑模块设有八个数据线引脚A1 A8和一个数据锁存引脚AL，因 此接口控制逻辑模块具有255个输入地址可供选择，该255个输入地址与存储器 区间设置- 一对应，形成接口控制逻辑模块的地址输入端口。用户通过数据线 A1到A8引脚及数据锁存AL引脚输入地址信号，该地址信号经过接口控制逻辑模 块和地址译码模块译码后传送给存储器，对存储器数据区间进行选择，存储器 将与该地址输入对应的波形数据(即选定的波形数据)传输给压縮解码模块， 由压縮解码模块对波形数据解压后再通过控制模块按工作时钟时序传送给D/A 转换模块和硬件的P丽发生器模块，在D/A转换模块MOUT引脚输出模拟信号波形， 同时在P碰发生模块的P0UT1引脚输出正半周的PWM信号波形，在PWM发生模块的 P0UT2引脚输出负半周的P丽信号波形。工作状态显示模块显示本芯片工作状态，具有三个输出引脚NC1、 NC2和NC3， 故能显示三种状态，实际应用中可分别用来显示波形正在发生、波形发生完毕 和波形准备发生。图2为本芯片的一个实施例电路图，从图上可以看出，其外围电路非常简单。 连接RTS引脚(引脚19)上的0.01uf的电容C用于上电复位，连接0SC引脚(引脚 9)上的电阻R可以确定输出信号的频率。用户通过数据线A1到A8引脚及数据锁 存AL引脚选择存储器数据区间，即可在MOUT引脚输出模拟信号波形，在P0UT1引 脚输出信号波形正半周的P丽，P0UT2引脚输出信号波形负半周的P丽。图3是本实用新型封装图，跟现有技术一样，它有两种封装形式——DIP(双 列直插式封装)和S0P (小尺寸封装)，引脚排列相同。引脚数为20个，分别是 八个数据线(Al、 A2、 A3、 A4、 A5、 A6、 A7、 A8)、数据锁存引脚AL、接地VSS、 三个状态输出引脚(NC1、 NC2、 NC3)、两个PWM输出引脚(P0UT1、 P0UT2)、模 拟输出引脚MOUT、复位引脚RST、数字电源VDD、模拟电源VDA、振荡输入0SC。
权利要求1、一种信号发生芯片，其特征在于它包括时钟发生模块、接口控制逻辑模块、地址译码模块、存储器、控制模块、D/A转换模块和PWM发生模块，时钟发生模块产生整个芯片的工作时钟，存储器设置为若干个区间，每个区间存放有互不相同的波形数据，接口控制逻辑模块具有与存储器区间设置一一对应的地址输入端口，接口控制逻辑模块接受外部输入的地址信号再通过地址译码模块译码后传送给存储器，存储器将与该地址输入对应的波形数据传输给控制模块，由控制模块对波形数据重新分配并按工作时钟时序传送给D/A转换模块和PWM发生模块，在D/A转换模块引脚输出模拟信号波形，同时在PWM发生模块的两个引脚分别输出正半周的PWM信号波形和负半周的PWM信号波形。
2、 根据权利要求l所述的信号发生芯片，其特征在于它还包括压縮解码 模块，压縮解码模块将存储器输出的经压缩处理的波形数据解压后由控制模块 重新分配并按工作时钟时序传送给D/A转换模块和PWM发生模块。
3、 根据权利要求l所述的信号发生芯片，其特征在于所述存储器设置有 255个区间。
专利摘要本实用新型公开了一种信号发生芯片，存储器设置为若干个区间，每个区间存放有互不相同的波形数据，接口控制逻辑模块接受外部输入的地址信号通过地址译码模块传送给存储器，存储器将与该地址输入对应的波形数据传输给控制模块，由控制模块按时序传送给D/A转换模块和PWM发生模块，在D/A转换模块输出模拟信号，在PWM发生模块分别输出正、负半周的PWM信号。本芯片不仅能产生255种任意信号，而且这些信号可以通过数据线进行选择，同时具有模拟和PWM两种输出。另外，本实用新型外围电路仅需要两个阻容元件即可工作，简单可靠。
文档编号H03K3/00GK201044434SQ20072012446
公开日2008年4月2日 申请日期2007年6月11日 优先权日2007年6月11日
发明者周海英 申请人:周海英