专利名称：用于减小同步电路中的振荡的方法及设备的制作方法
技术领域：
本发明大体来说涉及存储器装置，且更特定来说涉及适于与共用外部时钟信号同 步接收输入数据及提供输出数据的存储器装置。
背景技术：
背景技术：
:包含存储器及处理器并与外部时钟信号同步操作的集成电路通常产生 一种用于选通逻辑的脉动性质且用于为同步步骤分级的内部时钟信号。由于与连续的 传播层级相关联的固有等待时间，与外部时钟信号相比，所述内部时钟信号可发生延 迟。这一延迟可致使装置在高频率操作期间性能劣化。例如，在以高频率操作期间， 存取时间(即，在接收到外部时钟信号后输出数据所需要的时间)可变得比从所接收 的外部时钟信号产生内部时钟信号所需要的时间更长。
已研究出若干方法来减小较高频率下的存储器装置的性能劣化，其中一种方法包 含使内部时钟信号与外部时钟信号同步。 一种同步实施方案包含用作内部时钟信号产
生器的延迟锁定环路(DLL) 。 DLL使用一种由一连串可连接延迟元件组成的可调整 延迟线。使用数字信息来将特定数目的延迟元件包含在延迟线内或将其排除在外。在 常规DLL中，时钟输入缓冲器接受时钟输入信号并将所述信号传输到延迟元件的一 个或一个以上延迟线。延迟路径的延迟从最小设定值增大，直到经延迟参考时钟的边 缘最终经时移以刚好超过参考时钟的下一对应边缘。作为常规DLL的一个元件，数 字相位检测器控制延迟线传播延迟以使得经延迟时钟保持与外部或参考时钟同步。
常规DLL会遭受许多缺陷。外部时钟信号易受到噪声干扰影响，所述噪声干扰 可致使外部时钟信号在期望频率附近振荡。此振荡致使DLL跟踪所述振荡信号，此 导致延长的时间周期来建立足够的稳定性，所述足够的稳定性供DLL断定引导内部 电路的"锁定"信号以依赖于内部时钟来实现与外部电路同步。振荡可由外部时钟抖 动、相位检测电路噪声干扰及工艺-电压-温度(PVT)偏差而引起。DLL电路中的振 荡引起向DLL延迟线的额外移位，从而消耗掉额外的不必要功率，从而导致需要较 长持续时间来建立"锁定"状态。
因此，存在改善DLL的性能并克服(或至少减少)上述问题中的一者或一者以 上的需要
发明内容
本发明揭示内容涉及一种包含经设计以减少DLL电路中的振荡的滤波器的高 速、低功率延迟锁定环路(DLL)。高速、低功率数字外围设计要求良好控制及稳定 的DLL功能以防止DLL电路由于输入时钟(例如，外部时钟)抖动、相位检测电路 噪声干扰以及由工艺-电压-温度(PVT)差异所引起的偏差而发生振荡。DLL电路中 的振荡可导致向DLL延迟线的额外移位、消耗掉额外的不必要功率且进一步致使延 缓到达DLL锁定状态。
本发明的各种代表性实施例经设计以通过提早检测振荡并取消或阻尼移位振荡 来减少DLL振荡。在本发明一个实施例中，通过检测指定DLL电路中延迟线的相反 移位方向的不同延迟线控制信号来实现对延迟线控制信号振荡的取消。在一个具体实 施例中，通过从相位检测器直接监视延迟线控制信号来检测所述不同延迟线控制信 号。在另一实施例中，在DLL电路中的择多滤波之后检测所述不同延迟线控制信号。 在又一实施例中，对来自相位检测器及来自所述择多滤波器的延迟线控制信号进行调 节或滤波以使得对延迟线的振荡最小化。通常，将当前延迟线控制信号(例如，左移 位或右移位)与先前缓冲的控制信号作比较。可缓冲若干先前控制信号以供与当前控 制信号进行比较及分析，然而，缓冲及比较多个控制信号会增加响应时间。
以下图式中图解说明当前视为实施本发明的最佳模式，图式中
图1是根据本发明实施例的电子系统的系统图2是根据本发明实施例包含用于对外部输入时钟信号的振荡进行滤波的DLL 的存储器装置的方块图3是图解说明根据本发明实施例用于对外部时钟信号的振荡进行滤波的振荡 滤波过程的状态图4是根据本发明另一实施例包含用于对外部输入时钟信号的振荡进行滤波的 DLL的存储器装置的方块图5是根据本发明又一实施例包含用于对外部输入时钟信号的振荡进行滤波的 DLL的存储器装置的方块图；且
图6图解说明根据本发明实施例包含一个或一个以上装置的半导体晶片，所述装 置包含其中具有DLL的存储器装置。
具体实施例方式
DLL电路可应用于各种电子电路及系统，其一实例为同步存储器系统。在同步 存储器系统中，例如在动态随机存取存储器系统中，数据输出锁存选通脉冲或时钟应 被锁定或应与外部时钟维持一固定关系以获得高速性能。时钟存取及输出保持时间由 内部电路的延迟时间来确定。参照图1，图中提供例示性电子系统10 (例如计算机系统)'的简化方块图。电子系统10包含耦合到主机总线'14的处理器12。存储器控制 器16耦合到主机总线14及存储器装置18两者。主机桥接器20将主机总线14耦合 到1/0总线22 (例如，外围组件互连(PCI)总线)。将一个或一个以上输入装置24 耦合到I/0总线22。类似地，将一个或一个以上输出装置26耦合到I/0总线22。
处理器12通过存储器控制器16与存储器装置18通信。存储器控制器16向存储 器装置18提供存储器地址及逻辑信号以表征期望的存储器事务。在所图解说明的实 施例中，存储器装置18是一种诸如同步动态随机存取存储器(SDRAM)的同步存储 器装置。虽然已参照SDRAM描述了本发明，但其应用并不限于此。鉴于本文揭示内 容，本发明可适于与其它类型的存储器装置(未显示) 一起使用。
图2、图4及图5图解说明根据本发明各种例示性实施例的存储器装置18的各 种实施例的简化方块图。图2、图4及图5的各种实施例图解说明一个或一个以上振 荡滤波器在同步电路(例如存储器装置)的DLL内的各种布局。
参照图2的代表性实施例，存储器装置18包含用于在其中存储可寻址数据的存 储器核心或存储器阵列28。存储器阵列28可进一步包含用于对向数据输出锁存器30 的数据递送进行分级的管线或缓冲器。管线操作元件可代表与同步存储器技术相一致 的装置特性延迟。所属技术领域的技术人员可了解对同步存储器中的数据的分级及管 线操作，且因此本文中将不再对其进一步描述。
存储器装置18进一步包含DLL 32。 DLL 32经实施以预测存储器装置IS内的时 钟信号的环路延迟且用于将所述时钟信号提供给数据输入锁存器30。 DLL 32包含用 于接收外部时钟信号XCLK的时钟输入路径34。所述外部时钟信号XCLK可来源于 存储器控制器16 (图1)或可由电子系统10 (图1)的时钟产生器(未显示)独立地 产生。所述外部时钟信号XCLK可实施为单端信号或实施为差分信号XCLK与 XCLKF。所述外部时钟信号XCLK耦合到时钟缓冲器36的一个输入。
DLL 32进一步包含延迟线42，延迟线42用于从时钟输入路径34的时钟缓冲器 36的输出接收信号DLLREF且用于产生延迟线输出信号DLLOUT (延迟锁定环路输 出)。延迟线42经配置以通过插入或绕过延迟线42内的传播延迟元件对环路延迟作 出调整。所属技术领域的技术人员应了解，延迟线42将期望的延迟插入到存储器装 置的时钟环路中以使得延迟线42所延迟的内部时钟产生与外部时钟信号XCLK同步 的数据输出。
延迟线42与相位检测器46联合操作，从而可产生基于输入信号差异的若干输出 (例如，左移位SL、右移位SR及时钟CLK)。当相位检测器46处的输入信号之间 的差异发生变化时，相位检测器46对延迟线42提供指定的调整以试图达到相位检测 器46的输入处所呈现的输入信号之间的零相位差分。延迟线42以例示性方式实施为 包含移位寄存器50的数字DLL，在例示性实施例中，移位寄存器50经实施以使得所 述移位寄存器内一位的位置可指示供参考信号DLLREF耦合的位置，从而产生对延 迟线42所插入的延迟的量的确定。因此，移位寄存器50可响应于左移位(SL)信号及右移位(SR)信号。
延迟线42进一步包含响应于延迟线42内一个或一个以上延迟线或路径的实施方 案的一个或一个以上延迟阵列52。延迟线42可实施为同步镜像延迟(SMD)型延迟 线，或者，可实施为延迟线42内的多个独立延迟线。还可在本发明范围内预期替代 延迟线另外的实施方案。例如，除独立的多个延迟线及SMD型延迟之外，还可预期 更多其它传统实施方案，其中包含与非延迟及模拟延迟元件。延迟线42由一个或一 个以上延迟线组成，所述延迟线中的一者可在初始化模式期间使用且可配置为SMD 型延迟。这一配置利用两个延迟线并试图达到快速初始锁定。为此，所述SMD配置 测量相位上的差异以便在初始化期间节省时间。
存储器装置18进一步包含经由DLL输出信号DLLOUT耦合到DLL 32的时钟 分布网络44。时钟分布网络44可促进位于一具体存储器装置内的输出中的每一者的 均匀分布或扇出。 一种来自时钟分布网络44的此具体输出图解说明为"数据输出时 钟"，其向数据输出锁存器30提供锁存或选通时钟信号。数据输出锁存器30耦合到 存储器阵列28并产生输出信号，所述输出信号进一步耦合到驱动器54，从而形成"DQ 驱动器"，同时最终产生存储器装置18的输出信号，其图解说明为"数据输出"。
存储器装置18进一步包含I/O模型48， I/O模型48将时钟分布网络44与DLL 32 的相位检测器46耦合。可将I/O模型48设置在反馈环路路径中以提供对外部时钟信 号XCLK与数据输出锁存锁定信号"数据输出时钟"之间的输入时钟路径及输出数据 路径中发生的实际延迟的近似。
举例来说而非限定本发明，I/O模型48包含时钟输入路径34的延迟模型(其 图解说明为时钟输入路径延迟模型56),以及表征与数据输出锁存器30及DQ驱动 器54相关联的驱动器延迟的延迟模型(其图解说明为DQ驱动器延迟模型58)。尽 管其它实际延迟表示也可包含在I/O模型48内，但延迟模型56及58可表示更明显 地有助于产生实际输出时钟路径及输出数据路径延迟的路径。I/O模型48产生输出信 号"反馈"，所述信号耦合到相位检测器46的一个输入。
DLL 32进一步包含DLL滤波器电路60。不同于包含传递函数(其中包含用于 闭合环路系统的稳定性"极")的基于模拟的DLL,数字DLL不包含此固有稳定性 机构。因此，诸如环路延迟时间长度、择多滤波器平均响应时间、粗略/精细延迟元 件比率以及PVT灵敏度等因素可致使DLL在锁定期间发生振荡。因此，当采用平均 滤波时，数字DLL易受到振荡影响。因此，对潜在振荡的缓和或阻尼可改善锁定时 间，从而使得性能得以改善且功率消耗降低。
DLL滤波器电路60包含一个或一个以上振荡滤波器40及择多滤波器38。在本 发明实施例中，振荡滤波器40耦合到相位检测器46以从相位检测器46接收控制信 号。振荡滤波器40对来自所述相位检测器控制信号的振荡进行滤波并产生经振荡滤 波控制信号。择多滤波器38耦合到振荡滤波器40并从振荡滤波器40接收经振荡滤 波控制信号。择多滤波器38对经振荡滤波控制信号执行平均处理并产生经择多滤波的控制信号以用作用于控fe延迟线42的延迟线控制信号。
择多滤波器38经配置以接收控制信号(例如，左移位、右移位、时钟)并响应 于所述控制信号产生经择多滤波的控制信号(例如，平均左移位、平均右移位)。择 多滤波器38对连续移位的经计数数量的平均以产生一个有效移位，且然后复位以累 积另一经计数连续移位数量，从而导致产生另一移位命令。择多滤波器38充当用于 延迟输出信号的移位直到获得一计数或趋势的缓冲电路。通常，择多滤波器38确保 方向移位计数在延迟线中的实际移位发生前达到一预定数量。由择多滤波器38插入 的这一延迟可抑制噪声及不会持续足够持续时间的其它异常信号。
如上所述，择多滤波器38接收移位命令或控制信号并对所述移位命令进行滤波， 直到已接收到预定数量(例如16个)移位命令。通过累积移位命令并延迟经择多滤 波移位命令的产生达一预定数量，择多滤波器38防止可导致对延迟线的不必要调整 的过早移位命令。可使用若干经布置计数器来实施择多滤波器38，所述计数器在计 数方向上发生充分变化时可复位。
尽管择多滤波器的平均效应要求一定数量的持续控制信号来产生延迟线中的实 际变化，但延迟线的振荡没有被完全抑制。如上所述，DLL滤波器电路60进一步包 含一个或一个以上振荡滤波器40。振荡滤波器根据状态3来配置。 一般来说， 所述振荡滤波器以反向移位命令为目标并通过将所述移位命令与先前缓冲的移位命 令进行比较来使所述移位命令有效或无效。所述振荡滤波器可经配置以包含任何数目 的层级；然而，待缓冲层级的数目可取决于期望的响应时间及可用电路面积。所述振 荡滤波器可根据逻辑状态机(例如，米利(Mealy)机)设计技术、同步计数器或移 位寄存器链来实施。
图3图解说明根据本发明实施例配置为状态机的振荡滤波器。振荡滤波器40'包 含用于接收控制信号或移位命令的输入信号并产生指定已由振荡滤波器40'滤波的控 制信号或移位命令的输出信号。如本文中所界定，振荡滤波器输入信号包含振荡滤波 器左移位输入信号OF—SL—IN 180、振荡滤波器右移位输入信号OF_SR—IN 182及同 步时钟信号CLK 184。来自振荡滤波器的输出信号包含振荡滤波器左移位输出信号 OF—SL_OUT 190、振荡滤波器右移位输出信号OF—SR_OUT 192及同步时钟信号CLK 184。如本文中出于简明目的所描述，"SL"命令指定振荡滤波器40偷入处OF—SL—IN 信号的接收。类似地，"SR"命令指定振荡滤波器40'的输入处OF—SL—IN信号的接 收。"NOP"命令指定振荡滤波器40'的输入处不存在SL命令及SR命令两者。
振荡滤波器40'初始化为状态200，其中左移位与右移位的相位相等，例如等于 零。在本发明实施方案中，处理遍历状态机中各种状态的遍历而发生，从而根据状态 产生输出或抑制产生输出。状态变化可在接收到SR命令、SL命令及NOP命令时发 生，且每一状态响应于所述命令选项中的一者。当接收到SR命令(2Q2)时，下一状 态204发生状态变化且SR命令被保持。当处于状态204中时，(i )接收(206) NOP命令不会导致任何状态变化；(ii )接收(208) SL命令会致使返回到先前状态200;且(iii)接收(210)后续Sk命令会致使状态转变到更接近于在输出信号
OF—SR—OUT192处从振荡滤波器40'产生SR命令的下一状态。如上所述，状态的数 量可随期望的响应时间、待抑制的振荡脉动量级以及其它电路设计约束条件而变化。 状态212界定刚好在输出信号OF—SR_OUT 192处产生SR命令之前的状态。当 处于状态212中时，(i )接收(214) NOP命令不会导致任何状态变化；(ii)接 收(216) SL命令会致使返回到先前状态；且(iii)接收(218)后续SR命令会致使 状态转变到下一状态(即输出状态200)以在输出信号OF—SR—OUT 192处从振荡滤 波器40'产生SR命令。当处于状态220中时，(i )接收(222) NOP命令导致其中 保持SR命令且不产生输出的先前状态212的状态变化；(ii)接收(224) SL命令 致使状态至少双倍反转到状态212之前的状态；且(iii)接收(226)后续SR命令不 会致使发生状态变化并继续在输出信号OF—SR一OUT 192处从振荡滤波器40'产生后 续SR命令。
现在描述对输出信号OF—SL_OUT l卯的输出信号分支的遍历。在其中左移位及 右移位的相位相等(例如，等于零)的状态200中，在接收(232)到SL命令时发生 状态变化，下一状态234发生状态变化且所述SL命令被保持。当处于状态234中时， (i )接收(236) NOP命令不会导致任何状态变化；(ii)接收(238) SR命令会 致使返回到先前状态200;且(iii)接收(240)后续SL命令致使状态转变到更接近 于在输出信号OF_SR—OUT 190处从振荡滤波器40'产生SL命令的下一状态。如上所 述，状态的数量可随期望的响应时间、待抑制的振荡脉动量级以及其它电路设计约束 条件而变化。
状态242界定刚好在输出信号OF_SR—OUT 190处产生SL命令之前的状态。当 处于状态242中时，(i )接收(244) NOP命令不会导致任何状态变化；(ii)接 收(246) SR命令会致使返回到先前状态；且(iii)接收(248)后续SL命令会致使 状态转变到下一状态(即输出状态250)以在输出信号OF—SI^OUT 190处从振荡滤 波器40'产生SL命令。当处于状态250中时，(i )接收(252) NOP命令导致其中 保持SL命令且不产生输出的先前状态242的状态变化；(ii)接收(254) SR命令 致使状态至少双倍反转到状态242之前的状态；且(iii)接收(256)后续SL命令不 会致使发生状态变化并继续在输出信号OF—SR_OUT 190处从振荡滤波器40'产生后 续SL命令。
如图3中所图解说明，当振荡滤波器40'处于状态220中时，输出信号OF—SR—OUT 192处SR命令的后续输出之间的状态间隔就是接收到SR命令的后续接收时的状态的 执行间隔。然而，当处于状态220中时，到输出信号OF—SL_OUT 190处SL命令的 输出的执行间隔就是SL命令的许多接收(其用于致使向上遍历状态212、 ...、 204、 200且然后向下遍历状态234、…、242进行状态遍历，直到在状态250中产生输出信 号OF—SL—OUT 190处SL命令的反向移位输出)的执行间隔。此执行间隔差异导致 对振荡的抑制或滤波，而当仅仅实施经配置以在平均原则下操作的择多滤波器时，此不会得以充分解决。
图4是根据本发明另一实施例包含用于对外部输入时钟信号的振荡进行滤波的 DLL的存储器装置的方块图。图4的实施例包含同步电路(例如存储器装置)的DLL 内的振荡滤波器及择多滤波器的另一配置。
参照图4的代表性实施例，存储器装置18'包含存储器阵列28及经实施以预测存 储器装置18'内时钟信号的环路延迟且用于将所述时钟信号提供给数据输出锁存器30 的DLL 32'。 DLL32'包含时钟输入路径34，时钟输入路径34用于接收耦合到时钟缓 冲器36的输入的外部时钟信号XCLK。 DLL32'进一步包含延迟线42，延迟线42与 相位检测器46联合操作，从而产生基于输出信号的差异的输出(例如，左移位SL、 右移位SR及时钟CLK)。延迟线42进一步包含如上文所描述的一个或一个以上延 迟阵列52。存储器装置18'进一步包含同样在上文中描述向数据输出锁存器30提供时 钟信号的时钟分布网络44。数据输出锁存器30耦合到存储器阵列28并产生输出信 号，所述输出信号进一步耦合到驱动器54，从而形成"DQ驱动器"，同时最终产生 存储器装置18'的输出信号，其图解说明为"数据输出"。存储器装置18'进一步包含 I/O模型48，其将时钟分布网络44与DLL 32'的相位检测器46耦合。
DLL 32'进一步包含DLL滤波器电路60'。 DLL滤波器电路60'包含一个或一个以 上振荡滤波器40及择多滤波器38。在本发明实施例中，择多滤波器38耦合到相位 检测器46以从相位检测器46接收相位检测器控制信号。择多滤波器38对所述相位 检测器控制信号进行平均并产生经择多滤波的控制信号。振荡滤波器40耦合到择多 滤波器38并从择多滤波器38接收经择多滤波的控制信号。振荡滤波器40对经择多 滤波的控制信号执行振荡滤波并产生经振荡滤波控制信号以用作用于控制延迟线42 的延迟线控制信号。
图5是根据本发明又一实施例包含用于对外部输入时钟信号的振荡进行滤波的 DLL的存储器装置的方块图；图5的实施例图解说明同步电路(例如存储器装置) 的DLL内的一个或一个以上振荡滤波器的另一布局。具体来说，图5的实施例图解 说明包含两个振荡滤波器及一个择多滤波器的DLL滤波器电路。
参照图5的代表性实施例，存储器装置18"包含存储器核心或存储器阵列28及 经实施以预测存储器装置18"内时钟信号的环路延迟且用于将所述时钟信号提供给数 据输出锁存器30的DLL32"。 DLL32"包含时钟输入路径34，时钟输入路径34用于 接收耦合到时钟缓冲器36的输入的外部时钟信号XCLK。 DLL 32"进一步包含延迟线 42，延迟线42与相位检测器46联合操作，从而产生基于输入信号的差异的输出(例 如，左移位SL、右移位SR及时钟CLK)。延迟线42进一步包含如上文所描述的一 个或一个以上延迟阵列52。存储器装置18"进一步包含同样在上文中描述向数据输出 锁存器30提供时钟信号的时钟分布网络44。数据输出锁存器30耦合到存储器阵列 28并产生输出信号，所述输出信号进一步耦合到驱动器54，从而形成"DQ驱动器"， 同时最终产生存储器装置18"的输出信号，其图解说明为"数据输出"。存储器装置18"进一步包含I/O模型48，其将时钟分布网络44与DLL'32"的相位检测器46耦合。 DLL 32"进一步包含DLL滤波器电路60"。 DLL滤波器电路60"包含一个或一个 以上振荡滤波器40及择多滤波器38。在本发明实施例中，第一振荡滤波器40耦合 到相位检测器46以从相位检测器46接收相位检测器控制信号。第一振荡滤波器40 对来自所述相位检测器控制信号的振荡进行滤波并产生经振荡滤波控制信号。择多滤 波器38耦合到第一振荡滤波器40并从第一振荡滤波器40接收经振荡滤波控制信号。 择多滤波器38对所述经振荡滤波控制信号执行平均处理并产生经择多滤波的控制信
号
图5的DLL滤波器电路60"进一步包含耦合到由择多滤波器38所产生的经择多 滤波的控制信号的第二振荡滤波器40。第二振荡滤波器40对所述经择多滤波的控制 信号执行振荡滤波并产生经振荡滤波控制信号以用作用于控制延迟线42的延迟线控 制信号。因此，在本发明实施例中，第一振荡滤波器40抑制从相位检测器46接收的 振荡且第二振荡滤波器40抑制来自由择多滤波器38所产生的经择多滤波的控制信号 的残余振荡。
图6图解说明根据本发明实施例包含一个或一个以上装置的半导体晶片，所述装 置包含其中具有DLL的存储器装置。晶片300包含多个集成电路302，其中至少一者 包括根据本发明一个或一个以上实施例的DLL 32 (图2) 、 DLL 32 (图4)及DLL 32" (图5)。在一个实施例中，所述晶片包含半导体衬底，例如硅、锗、砷化镓或磷化 铟晶片。在其它实施例中，所述衬底可以是诸如玻璃或铝等绝缘体或诸如不锈钢或铁
等金属。在处理所述衬底以形成时钟同步电路的各种电路元件并将任何其它电路元件 包含在集成电路中之后，可将每一集成电路302单分成个别的半导体小片，将其封装， 且并入到电子系统中。由于所述晶片包含集成存储器电路，所以所述衬底还包含多个 存储器单元，所述存储器单元由所述衬底支撑。
虽然前述说明含有许多细节，但这些细节不应被视为限定本发明范围，而应仅将 其视为提供对某些例示性实施例的图解说明。类似地，可构想本发明的其它实施例而 不背离本发明精神或范围。可以组合方式采用来自不同实施例的特征。因此，本发明 范围仅由所附权利要求书及其合法等效物而非由前述说明来指示及限定。本文所揭示 在权利要求书的意义及范围内对本发明的所有添加、删减及修改均包括在本发明内。
权利要求
1、一种滤波器电路，其包括第一振荡滤波器，其包含用于接收左移位与右移位命令的振荡滤波器输入信号及用于输出经振荡滤波控制信号的振荡滤波器输出信号，所述第一振荡滤波器包含输出左移位命令状态、输出右移位命令状态及所述两种状态之间的至少一个无输出状态，且进一步经配置以在接收到所述左移位命令时向所述输出左移位命令状态转变，并在接收到所述右移位命令时向所述输出右移位命令状态转变；择多滤波器，其包含用于接收左移位与右移位命令的择多滤波器输入信号及用于输出经择多滤波控制信号的择多滤波器输出信号，所述择多滤波器经配置以在累积最小数量的输出右移位命令及输出左移位命令时输出每一相应命令来作为所述择多滤波器控制信号；及其中所述第一振荡滤波器与所述择多滤波器串联耦合在一起，其中一者的输出耦合到另一者的输入。
2、 如权利要求l所述的滤波器电路，其中所述振荡滤波器输出信号耦合到所述 择多滤波器输入信号。
3、 如权利要求1所述的滤波器电路，其中所述择多滤波器输出信号耦合到所述 振荡滤波器输入信号。
4、 如权利要求1所述的滤波器电路，其进一步包括包含振荡滤波器输入信号及 振荡滤波器输出信号的第二振荡滤波器，且其中所述第一振荡滤波器的所述振荡滤波 器输出信号耦合到所述择多滤波器输入信号且所述择多滤波器输出信号耦合到所述 第二振荡滤波器的所述振荡滤波器输入信号。
5、 如权利要求l所述的滤波器电路，其中所述左移位与右移位命令由相位检测 器产生。
6、 如权利要求l所述的滤波器电路，其中所述第一振荡滤波器与所述择多滤波 器串联耦合在一起，其中一者的输出耦合到另一者的所述输入，所述滤波器电路进一 步包括所述另一者的输出，所述另一者经配置以产生用于调整延迟锁定环路电路中的 延迟的延迟线控制信号。
7、 一种延迟锁定环路，其包括延迟线，其具有第一及第二输入及一输出，所述第一输入经配置以经由时钟输入路径接收外部时钟信号，且所述输出经配置以与存储器装置的输出驱动器耦合；1/0模型，其具有输出及输入，所述I/0模型的所述输入经配置以经由所述存储 器装置的时钟分布网络与所述延迟线的所述输出耦合，所述i/o模型经配置以建立所述输出驱动器的延迟的模型；相位检测器，其具有前向及反馈路径输入及输出，所述前向路径输入耦合到所述延迟线的所述第一输入且所述反馈路径输入耦合到所述I/O模型的所述输出；及滤波器电路，其具有耦合到所述相位检测器的所述输出的输入及耦合到所述延迟 线的所述第二输入的输出，所述滤波器电路包含用于对来自在所述输入上接收的输入 信号的振荡进行滤波及在所述输出上产生经振荡滤波控制信号的第一振荡滤波器及 择多滤波器。
8、 如权利要求7所述的延迟锁定环路，其中所述第一振荡滤波器进一步包含振 荡滤波器输入信号及振荡滤波器输出信号且进一步包含输出左移位命令状态、输出右 移位命令状态及所述两种状态之间的至少一个无输出状态，且进一步经配置以在接收 到所述左移位命令时向所述输出左移位命令状态转变且在接收到所述右移位命令时 向所述输出右移位命令状态转变。
9、 如权利要求8所述的延迟锁定环路，其中所述择多滤波器进一步包含择多滤波器输入信号及择多滤波器输出信号且进一步经配置以在累积最小数量的输出右移 位命令及输出左移位命令时输出每一相应命令来作为所述择多滤波器控制信号。
10、 如权利要求9所述的延迟锁定环路，其中所述第一振荡滤波器与所述择多滤波器串联耦合在一起，其中一者的输出耦合到另一者的输入。
11、 如权利要求io所述的延迟锁定环路，其中所述振荡滤波器输出信号耦合到所述择多滤波器输入信号。
12、 如权利要求IO所述的延迟锁定环路，其中所述择多滤波器输出信号耦合到 所述振荡滤波器输入信号。
13、 如权利要求IO所述的延迟锁定环路，其进一步包括包含振荡滤波器输入信 号及振荡滤波器输出信号的第二振荡滤波器，且其中所述第一振荡滤波器的所述振荡 滤波器输出信号耦合到所述择多滤波器输入信号且所述择多滤波器输出信号耦合到 所述第二振荡滤波器的所述振荡滤波器输入信号。
14、 一种延迟锁定环路，其包括-前向延迟路径，其具有经配置以与外部时钟信号耦合的输入及经配置以与存储器 装置的输出驱动器耦合的输出，所述前向延迟路径包含可调整延迟线，所述可调整延 迟线经配置以通过所述前向延迟路径调整所述外部时钟信号的延迟；反馈延迟路径，其具有输出及输入，所述反馈延迟路径的所述输入经配置以用于 与所述存储器装置的所述输出驱动器耦合，所述反馈延迟路径包含所述存储器装置的 所述输出驱动器的延迟模型；相位检测器，其具有前向及反馈路径输入及输出，所述前向路径输入耦合到所述 可调整延迟线且所述反馈路径输入耦合到所述反馈延迟路径的所述输出；及滤波器电路，其具有耦合到所述相位检测器的所述输出的输入及耦合到所述可调 整延迟线的输出，所述滤波器电路包含用于对来自所述相位检测器的所述输出的振荡 进行滤波及在所述输出上向所述可调整延迟线产生经振荡滤波控制信号的第一振荡 滤波器及择多滤波器。
15、 如权利要求14所述的延迟锁定环路，其中所述第一振荡滤波器与所述择多 滤波器串联耦合在一起，其中一者的输出耦合到另一者的输入。
16、 如权利要求15所述的延迟锁定环路，其中所述振荡滤波器的输出耦合到所述择多滤波器的输入。
17、 如权利要求15所述的延迟锁定环路，其中所述择多滤波器的输出耦合到所 述振荡滤波器的输入。
18、 如权利要求15所述的延迟锁定环路，其进一步包括第二振荡滤波器，且其 中来自所述第一振荡滤波器的所述输出信号耦合到所述择多滤波器的输入信号，且所 述择多滤波器的输出信号耦合到所述第二振荡滤波器的输入信号。
19、 一种存储器装置，其包含 存储器阵列，其耦合有输出驱动器；及延迟锁定沐路，其可操作地耦合在所述输出驱动器之间且经配置以与外部时钟信 号耦合，所述延迟锁定环路包含前向及反馈延迟路径，所述延迟锁定环路经配置以对 所述前向延迟路径中的振荡进行滤波以防止对所述前向延迟路径的延迟长度产生变 化。
20、 如权利要求19所述的存储器装置，其中所述延迟锁定环路包含用于对所述 前向延迟路径中的振荡进行滤波的第一振荡滤波器及择多滤波器。
21、 如权利要求19所述的存储器装置，其中所述第一振荡滤波器经配置以对所 述前向延迟路径中的振荡进行滤波，且所述择多滤波器经配置以对所述前向延迟路径 中的信号进行平均滤波。
22、 如权利要求21所述的存储器装置，其中所述第一振荡滤波器对所述前向延 迟路径中的振荡进行滤波，且接着所述择多滤波器对所述第一振荡滤波器的输出进行 平均滤波。
23、 如权利要求22所述的存储器装置，其中第二振荡滤波器对所述前向延迟路 径中来自所述择多滤波器的输出的振荡进行滤波。
24、 如权利要求21所述的存储器装置，其中所述择多滤波器对所述前向延迟路 径中的信号进行平均滤波，且接着所述第一振荡滤波器对来自所述择多滤波器的输出 的振荡进行滤波。
25、 一种电子系统，其包括 处理器；可操作地耦合到所述处理器的输入装置及输出装置中的至少一者；及 存储器装置，其可操作地耦合到所述处理器，所述存储器装置包含-存储器阵列，其耦合有输出驱动器；及延迟锁定环路，其可操作地耦合在所述输出驱动器之间且经配置以与外部时 钟信号耦合，所述延迟锁定环路包含前向及反馈延迟路径，所述延迟锁定环路经配 置以对所述前向延迟路径中的振荡进行滤波以防止对所述前向延迟路径的延迟长度产生变化。
26、 如权利要求25所述的电子系统，其中所述延迟锁定环路包含经配置以对所述前向延迟路径中的振荡进行滤波的至少一个振荡滤波器及经配置以对所述前向延 迟路径中的信号进行平均滤波的择多滤波器。
27、 一种时钟同步方法，其包括 向前向环路路径中输入外部时钟信号；检测前向环路路径延迟与反馈环路路径延迟之间的相位差异；对来自所述相位差异的振荡进行滤波以产生用于调整所述前向环路路径延迟的控制信号；响应于所述控制信号调整所述前向环路路径延迟；及 在所述前向环路路径的输出处产生输出时钟。
28、 如权利要求27所述的时钟同步方法，其中滤波包括用第一振荡滤波器对来 自所述相位差异的振荡进行滤波及用择多滤波器对所述相位差异进行平均滤波。
29、 如权利要求28所述的时钟同步方法，其进一步包括首先在所述第一振荡滤 波器中对来自所述相位差异的振荡进行滤波，且接着在所述择多滤波器中对所述第一 振荡滤波器的输出进行平均滤波，其中所述择多滤波器的输出包括所述控制信号。
30、 如权利要求29所述的时钟同步方法，其进一步包括在第二振荡滤波器中对 所述择多滤波器的所述输出进行第二次振荡滤波，其中所述第二振荡滤波器的输出包 括所述控制信号。
31、 如权利要求28所述的时钟同步方法，其进一步包括首先在所述择多滤波器 中对所述相位差异进行平均滤波，且接着在所述第一振荡滤波器中对所述择多滤波器 的输出进行振荡滤波，其中所述第一振荡滤波器的输出包括所述控制信号。
32、 一种半导体晶片，其包括多个集成电路存储器装置，每一存储器装置包括 存储器阵列，其耦合有输出驱动器；及延迟锁定环路，其可操作地耦合在所述输出驱动器之间且经配置以与外部时钟信 号耦合，所述延迟锁定环路包含前向及反馈延迟路径，所述延迟锁定环路经配置以对 所述前向延迟路径中的振荡进行滤波以防止对所述前向延迟路径的延迟长度产生变 化。
全文摘要
本发明描述控制信号振荡滤波电路、延迟锁定环路、时钟同步方法及装置以及并入有控制信号振荡滤波电路的系统。振荡滤波电路包含经配置以对振荡进行滤波的第一振荡滤波器及经配置以对相位检测器的输出进行平均滤波并响应于所述平均滤波向可调整延迟线产生控制信号的择多滤波器。
文档编号H03L7/00GK101485091SQ200780025508
公开日2009年7月15日 申请日期2007年6月5日 优先权日2006年6月5日
发明者马炎涛 申请人:美光科技公司