专利名称：电子装置的驱动电路的制作方法
技术领域：
本发明是有关于一种电子装置的源极驱动电路，且特别是有关于增强驱动能力的源极驱动电路。
背景技术：
在液晶显示器里头，源极驱动器施加模拟电压至显示面板。源极驱动器应该具备高速操作、准确以及低功率消耗的特点。
源极驱动器接收来自时序控制器的图像数据、转换图像数据至适于面板的高电压模拟信号以及以水平线方式输出高电压模拟信号至面板。
为了显示高画质图像，面板的色彩深度与分辨率增加，接着在一个给定周期内施以精密时序来处理更多数据的位。
图la为包括源极驱动器及显示面板19的显示装置的方块图。源极驱动器包括多个信道(channe 1 s) 10-1 、 10-2... 10-i 。每一个通道10-1 、 10-2…10-i包括闩锁器12、数字才莫拟转换器(digital-to-analog converter, DAC) 14以及緩冲器16。
图lb绘示为图la中源极驱动电路的操作时序图。如图lb所示，RGB图像数据(…、N-l、 N、 N+l、 N+2、 N+3、…)依序输入至通道10-1、 10-2、…、10-i,响应于水平同步信号Hsync(其为时序控制器的输入信号)。所输入的数据(…、N-l、 N、 N+l、 N+2、 N+3、…)会在通道10-1、 10-2、…、10-i依
序或同时被转换至模拟信号，且模拟信号会通过信道10-1、 10-2..... 10-i
的输出开关SW被同时输出至显示面板19。
举例而言，对应到第一水平线的数据N-l会在周期I的时候依序被输入至通道10-1、 10-2、…、10-i。所输入的数据N-l被信道10-1、 10-2、…、10-i转换为模拟信号。这些模拟信号会在第二个周期II的时候，通过通道10-1、 10-2..... 10-i的输出开关SW被同时输出至显示面板19。
同样地，对应到第二水平线的数据N会在周期II的时候依序被输入至通道10-1、 10-2、…、10-i。所输入的数据N被信道10-1、 10-2、…、10-i转换为模拟信号。这些模拟信号会在第三个周期III的时候，同时通过通道
10-1、 10-2..... 10-i的输出开关SW被同时输出至显示面板19。
在通道10-1、 10-2、…、10-i的电路中有多个逻辑门，像是互补金属氧化物半导体(Complementary Meta卜Oxide-Semiconductor， CM0S)反相器。逻辑门的上升时间与下降时间在设计上是越短越好，而反相器的上升时间与下降时间，举例而言，会相关于电源、晶体管的宽度与长度的比值(W/L ratio)以及输出的负截。举一个例子来说，当电源电压低于正常电压时，反相器的输出驱动能力会快速地下降。因为P型金属氧化物半导体(P-channel M0SFET:PM0S)的导通(turn-on)电流正比于(Vse-Vth)的平方根，V^为PM0S晶体管的源-栅极电压(source-gate voltage)，且V化为PMOS晶体管的临界电压(thresholdvoltage)。因此，较低的开启电流会使得PM0S晶体管与C0MS反相器的驱动能力下降。
一般来说，电源的设计与CMOS的制程有关。举例而言，3. 3伏特的电源被用于0. 35 ja m制程设备；5伏特的电源被用于0. 5 ji m制程设备。然而，在某些时候，需要在O. 5jam制程设备提供1.8伏特的电源，或是在0.35jam制程设备提供1. 3伏特的电源。驱动能力随着低电压源而下降的情况愈来愈严重，进而在驱动较重的负载时，上升时间与下降时间也会延长。
因此，设计一个即使在低电压源及低阶制程的情况，还能增强驱动能力的电路是必需的。
发明内容
本发明提供一种增强驱动电路，其可利用信号增强电路来增强输入信号的驱动能力。
本发明提供一种增强驱动电路，其可利用源极随耦器晶体管来增强驱动能力。
本发明的范例提出一种驱动电路，包括信号增强电路，用以对应于第一输入信号产生第二输入信号，其中第二输入信号驱动能力大于第一输入信号；第一晶体管，耦接至信号增强电路，且由第一电源供电，第一晶体管由第二输入信号所驱动以及第二晶体管，耦接到信号增强电路，第二晶体管由第二输入信号所驱动。
本发明的范例提出另一种驱动电路，包括信号增强电路，用以对应于与第 一输入信号的反相信号，其中第二输入 信号驱动能力大于第 一输入信号与第 一输入信号的反相信号；源极随耦器晶 体管，耦接至信号增强电路并由第一电源供电，源极随耦器晶体管由第二输
入信号所驱动；第一晶体管，耦接至源极随耦器晶体管，且由第一电源供电， 第一晶体管由第一输入信号所驱动以及第二晶体管，耦接到源极随耦器晶 体管，第二晶体管由第一输入信号所驱动。
为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并 配合所附图式，作详细说明如下。
图la为包括源极驱动器及显示面板19的显示装置的方块图。 图lb绘示为图la中源极驱动电路的操作时序图。 图2为依据本发明第一实施例的逻辑门的电路图。 图3a显示为泵浦电路21的电路图。
图3b与图3c分别显示在IN为VSS(逻辑低)与IN为VDDD(逻辑高)的泵 浦电路21。
图4为依据本发明第二实施例中以逻辑门为驱动电路的电路图。 图5为依据本发明第三实施例中以逻辑门为驱动电路的电路图。 图6为依据本发明第四实施例的驱动电路的电路图。 [主要元件标号说明]
10-1、 10-2-10-i:通道
12:闩锁器
14:数字模拟转换器
16:緩冲器
19:显示面板
21、41:泵浦电路
22、42、 52、 62: PM0S晶体管
23、43、 53、 63: NM0S晶体管
24、45、 54、 65:负载元件
31、32:反相器
33:电容34~36:开关
44、 64:源极随耦器晶体管 51、 61:分压电3各
具体实施例方式
以下的叙述将伴随着实施例的图示，来详细对本发明所提出的实施例进 行说明。在各图示中所使用相同或相似的参考标号，是用来叙述相同或相似 的部分。
第一实施例
图2为依据本发明第一实施例的逻辑门的电路图。如图2所示，逻辑门 被用来驱动电路，其包括泵浦电路21、 PM0S晶体管22以及麵0S晶体管23。 电源VDDD例如是3. 5V、 2. 5V或是1.8V,但不限于此。"OUT"为输出信号。 负载元件24例如是负载电容。在第一实施例中，泵浦电路被用来改善驱动能 力。
泵浦电路21用以产生对应于驱动信号IN的驱动信号IN，，其中驱动信 号IN，的驱动能力较驱动信号IN来得高。换言之，泵浦电路21可用以增加 信号的驱动能力。
PM0S晶体管22耦接至泵浦电路21、丽0S晶体管23以及负载元件24。 PM0S晶体管22由低电压电源VDDD供电。PM0S晶体管22被驱动信号IN，所 驱动。
PM0S晶体管22包括耦接至电源VDDD的源极、耦接至驱动信号IN，的栅 极以及耦接至负载元件24的漏极。负载元件24可由PM0S晶体管22所充电。
画0S晶体管23耦接到泵浦电路21、 PM0S晶体管22以及负载元件24。 丽0S晶体管23也由驱动信号IN，所驱动。
丽0S晶体管23包括耦接至接地GND的源极、耦接至驱动信号IN'的栅 极以及耦接至负载元件24的漏极。负载元件24由画0S晶体管23所放电。
现在请参照图3a，其显示泵浦电路21的电路图，如图3a所示，泵浦电 路21包括反相器31、 32、电容33以及开关34~ 36。
反相器31由电源VDDD所供电，反相器31具有用以接收驱动信号IN的 输入端，与用以输出驱动信号IN的反相信号INB的输出端。
反相器32由电源VDDD所供电。反相器32具有用以接收驱动信号IN的
8反相信号INB的输入端，与耦接至第一接点Nl的输出端。换言之，第一接点 Nl与驱动信号IN同相位。
电容33耦接于第一接点Nl与第二接点N2之间。
开关34依据驱动信号IN决定是否连接电源VDDD至第二接点N2。具体 而言，开关34被驱动信号IN的反相信号INB所控制。例如，当IN为逻辑高 (INB为逻辑低)，开关34被关闭，当IN为逻辑低(INB为逻辑高)，开关34 被打开。
开关35依据驱动信号IN决定是否连接第二接点N2至驱动信号IN'。具 体而言，开关35被驱动信号IN所控制。例如，当IN为逻辑高(INB为逻辑 低)，开关35被打开，当IN为逻辑低(INB为逻辑高)，开关34被关闭。
开关36依据驱动信号IN决定是否连接泵浦接点N3至接地GND。具体而 言，开关36被驱动信号IN的反相信号INB所控制。例如，当IN为逻辑高(INB 为逻辑低)，开关36被关闭，当IN为逻辑低(INB为逻辑高)，开关36被打 开。
图3b与图3c分别显示在IN为VSS(逻辑低)与IN为VDDD(逻辑高)的泵 浦电路21。如图3b所示，当IN为VSS(逻辑低)的时候，接点N1也是VSS(逻 辑低)。因为开关34被打开，接点N2为VDDD。因为开关35被关闭，接点N2 断路于泵浦接点N3。因为开关36被打开，驱动信号IN，变成VSS(逻辑低)。 换言之，当驱动信号IN在(逻辑低)的时候，驱动信号IN，为(逻辑低)。
如图3c所示，当IN从VSS变成VDDD(逻辑高)，开关34#:关闭，且接 点N2的电压被从VDDD升压到(VDDD+AV)，其可经由开关35输出至泵浦接点 N3,成为驱动信号IN，。因为开关36被关闭，驱动信号IN，断路于接地GND。 当驱动信号IN在VDDD的时候，驱动信号IN，为VDDD+AV，换言之，当驱动 信号IN自逻辑低变成逻辑高时，驱动信号IN，有较高的驱动能力。
更进一步来说，在这个实施例中，如果晶体管22与23由低阶制程所制 造，也就是有厚的栅极氧化层，晶体管22与23可以承受高的栅极电压。
第二实施例
图4为依据本发明第二实施例中以逻辑门为驱动电路的电路图。如图4 所示，依据本发明第二实施例的驱动电路包括泵浦电路41、 PMOS晶体管42、 薩OS晶体管43以及源极随耦器晶体管44。负载元件45例如是负载电容。泵 浦电路41用以改善驱动能力。泵浦电路41在功能与结构上类似或相同于泵
9浦电路21。因此，泵浦电路41的细节在此不赘述。
泵浦电路41用以产生对应于驱动信号INB的驱动信号INB，，其中驱动 信号INB，的驱动能力较驱动信号INB来得高，且驱动信号INB为输入信号 IN的反相信号。换言之，泵浦电路41可用以增加信号的驱动能力。
PM0S晶体管42耦接至泵浦电路41、丽0S晶体管43、源极随耦器晶体管 44、以及负载元件45。 PM0S晶体管42由电源VDDD供电。PM0S晶体管42被 驱动信号IN所驱动。
PM0S晶体管42包括耦接至电源VDDD的源极、耦接至输入信号IN的栅 极以及耦接至负载元件45的漏极。
丽0S晶体管43耦接至PM0S晶体管42、源极随耦器晶体管44以及负载 元件45。羅0S晶体管43也由驱动信号IN所驱动。
固0S晶体管43包括耦接至接地GND的源极、耦接至输入信号IN的栅极 以及耦接至负载元件45的漏极。
源极随耦器晶体管44包括耦接至负载元件45的源极、耦接至驱动信号 INB，的4册才及以及耦接至电源VDDD的漏极。
因为源极随耦器晶体管44栅极电压被升压到VDDD+AV，源极随耦器晶 体管44有较高的导通电流。举例来说，令VDDD=Vth+0.卩V(Vth为晶体管42 ~ 44的临界电压)，当源极随耦器晶体管44的Vgs(源-栅极电压)为0. 2V+AV， PM0S晶体管42的K源-栅极电压)为0. 2V。故由PM0S晶体管42与源极随 耦器晶体管44提供的导通电流成一个比例如下
/44 — (0.2+ T^" — 0.22
其中142与144为PM0S晶体管42与源极随耦器晶体管44所提供的导通 电流。
通常，AV设计为与Vth相等，如果AV—. 6V,贝'J换言之，源极随耦器晶体管44有较高的驱动能力，且应用源极随耦器晶
体管44的驱动电路也有较高驱动能力。
进一步而言，在本实施例中，如果晶体管42 ~ 44经由低阶的制程所制造， 也就是有厚的栅极氧化层，晶体管42 ~ 44可以承受高的栅极电压。
第三实施例
图5为依据本发明第三实施例中以逻辑门为驱动电路的电路图。如图5 所示，依据本发明第三实施例的驱动电路包括分压电路51、 PM0S晶体管52 以及丽0S晶体管53。依据本发明第三实施例分压电路利用双电源系统(VDDD 与VDDA)来实行，且VDDA的电压高于VDDD。 VDDA例如为13. 5V， VDDD例如 为3. 5V、 2. 5V或1.8V,但皆不在此限。"OUT"为输出信号。负载元件54例 如为负载电容。在第三实施例中，分压电路用以改善驱动能力。
分压电路51用以依据驱动信号IN产生驱动信号IN",其中驱动信号IN" 的驱动能力较驱动信号IN来得高。换言之，分压电路51用以增加输入信号 的驱动能力。驱动信号IN"与驱动信号IN同相位。分压电路51例如可包括 串联的电阻、晶体管或二极管，但不在此限。分压电路51自高电压电源VDDA 产生分压为驱动信号IN"。举例来说，当驱动信号IN为逻辑低，分压电路51 产生逻辑低的驱动信号IN"。另一方面，当驱动信号IN为逻辑高的时候，分 压电路51产生逻辑高的驱动信号IN"，且逻辑高的驱动信号IN"的电压电平 比逻辑高的驱动信号IN来得高。分压电路51由高电压电源VDDA所供电，换 言之，VDDAMN，，(逻辑高)〉VDDD。
PM0S晶体管52耦接至分压电路51、丽0S晶体管53以及负载元件54。 PM0S晶体管52由低电压电源VDDD供电。PM0S晶体管52被驱动信号IN"所 驱动。
PM0S晶体管52包括耦接至低电压电源VDDD的源极、耦接至驱动信号IN" 的栅极以及耦接至负载元件54的漏极。
丽0S晶体管53耦接至分压电路51、 PM0S晶体管52以及负载元件54。 画0S晶体管53也由驱动信号IN"所驱动。
画0S晶体管53包括耦接至接地GND的源极、耦接至驱动信号IN"的栅 极以及耦接至负载元件54的漏极。
进一步而言，在本实施例中，如果晶体管52与53经由低阶的制程所制 造，也就是有厚的栅极氧化层，晶体管52与53可以承受高的栅极电压。
ii第四实施例
图6为依据本发明第四实施例的驱动电路的电路图。如图6所示，依据
本发明第四实施例的驱动电路包括分压电路61、 PM0S晶体管62、腿0S晶体 管63以及源极随耦器晶体管64。依据本发明第四实施例分压电路利用双电 源系统(VDDD与VDDA)来实行，且VDDA的电压高于VDDD。 VDDA例如为13. 5V, VDDD例如为3. 5V、 2. 5V或1.8V,但皆不在此限。"OUT"为输出信号。负载 元件65例如为负载电容。在本实施例中，分压电路用以改善驱动能力。
分压电路61用以依据驱动信号INB产生驱动信号INB"，其中驱动信号 INB"的驱动能力较驱动信号INB来得高，且驱动信号INB为输入信号IN的 反相信号。换言之，分压电路61可用以增加输入信号的驱动能力。驱动信号 INB"与驱动信号INB为同相位，但与输入信号IN为反相位。分压电路61例 如可包括串联的电阻、晶体管或二极管，但不在此限。分压电路61自高电压 电源VDDA产生分压为驱动信号INB"。举例来说，当驱动信号INB为逻辑低， 分压电路61产生逻辑低的驱动信号INB"。另一方面，当驱动信号INB为逻 辑高的时候，分压电路61产生逻辑高的驱动信号INB"，且逻辑高的驱动信 号INB"的电压电平比逻辑高的驱动信号IN来得高。分压电路61由高电压 电源VDDA所供电，换言之，VDDAMNB，，(逻辑高》VDDD。
PM0S晶体管62耦接至分压电路61、丽0S晶体管63、源极随耦器晶体管 64、以及负载元件65。 PM0S晶体管62由低电压电源VDDD供电。PM0S晶体 管62被输入信号IN所驱动。
PM0S晶体管62包括耦接至电源VDDD的源极、耦接至输入信号IN的栅 极以及耦接至负载元件65的漏极。负载元件65由PM0S晶体管62所充电。
丽0S晶体管63耦接至分压电路61、 PM0S晶体管62、源极随耦器晶体管 64以及负载元件65。丽0S晶体管63也由输入信号IN所驱动。
腿0S晶体管63包括耦接至接地GND的源极、耦接至输入信号IN的栅极 以及耦接至负载元件65的漏极。负载元件65由丽0S晶体管63所放电。
源极随耦器晶体管64包括耦接至负载元件65的源极、耦接至驱动信号 INB，的栅极以及耦接至电源VDDD的漏极。负载元件65也由源极随耦器晶体 管64所充电。源极随耦器晶体管64比PM0S晶体管62导通更多电流。源极 随耦器晶体管64比PM0S晶体管62导通更多电流的细节相同或类似于第二实 施例，在此不赘述。换言之，源极随耦器晶体管64有较高的驱动能力，且应用源极随耦器晶体管64的驱动电路也有较高驱动能力。
进一步而言，在本实施例中，如果晶体管62 ~ 64经由低阶的制程所制造， 也就是有厚的栅极氧化层，晶体管62 ~ 64可以承受高的栅极电压。
在本发明的上述实施例中，泵浦电路或分压电路可用来做为信号增强电 路，其可用来增强驱动信号的驱动能力。甚而源极随耦器晶体管还可通过充 电高电流至负载来增强驱动电路的驱动能力，故而驱动电路的输出信号可快 速地转变到逻辑高。换言之，驱动电路的拉高能得以增强。
在本发明的上述实施例可应用于图像显示装置的源极驱动电路的緩冲 器，但不限于此。图像显示装置例如是薄膜晶体管液晶(TFT-LCD)屏幕、薄膜 晶体管液晶电视(TFT-LCD TV-sets)或其它类似产品，但不在此限。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领 域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰， 因此本发明的保护范围当视所附的权利要求范围所界定者为准。
权利要求
1. 一种驱动电路，包括信号增强电路，用以对应于第一输入信号产生第二输入信号，其中该第二输入信号驱动能力大于该第一输入信号；第一晶体管，耦接至该信号增强电路，且由第一电源供电，该第一晶体管由该第二输入信号所驱动；以及第二晶体管，耦接到该信号增强电路，该第二晶体管由该第二输入信号所驱动。
2. 根据权利要求1所述的驱动电路，其中该信号增强电路包括电容，耦接于第一接点与第二接点之间，该第一接点与该第一输入信号 的相^f立相同；第一开关，依据该第一输入信号决定是否导通该第一电源与该第二接点； 第二开关，依据该第一输入信号决定是否导通该第二接点与该第二输入 信号；以及第三开关，依据该第 一输入信号决定是否导通该第二输入信号与接地。
3. 根据权利要求2所述的驱动电路，其中该信号增强电路还包括 第一反相器，由该第一电源供电，该第一反相器具有输入端，用以接收该第一输入信号；与输出端，用以产生该第一输入信号的反相信号；以及 第二反相器，由该第一电源供电，该第二反相器具有输入端，用以接 收该第一输入信号的反相信号；与输出端，用以耦接至该第一接点。
4. 根据权利要求3所述的驱动电路，其中该第一开关由该第一输入信号 的反相信号所控制。
5. 根据权利要求3所述的驱动电路，其中该第三开关由该第一输入信号 的反相信号所控制。
6. 根据权利要求1所述的驱动电路，其中该信号增强电路包括分压电路， 其由第二电源所供电，该分压电路依据该第 一输入信号对该第二电源作分压， 并产该第二输入信号，该第二电源的电压高于该第一电源。
7. 根据权利要求1所述的驱动电路，其中该第一晶体管包括源极，用 以耦接至该第一电源；栅极，用以耦接至该第二输入信号；以及漏极，用以 耦接至负载元件，该负载元件被该第一晶体管所充电。
8. 根据权利要求7所述的驱动电路，其中该第二晶体管包括源极，用 以耦接至接地；4册极，用以耦接至该第二输入信号；以及漏极，用以耦接至 该负载元件，该负载元件被该第二晶体管所放电。
9. 一种驱动电路，包括信号增强电路，用以对应于第一输入信号产生第二输入信号与该第一输 入信号的反相信号，其中该第二输入信号驱动能力大于该第一输入信号与该 第一输入信号的反相信号；源极随耦器晶体管，耦接至该信号增强电路并由第一电源供电，该源极 随耦器晶体管由该第二输入信号所驱动；第一晶体管，耦接至该源极随耦器晶体管，且由该第一电源供电，该第 一晶体管由该第一输入信号所驱动以及第二晶体管，耦接到该源极随耦器晶体管，该第二晶体管由该第一输入 信号所驱动；其中该源极随耦器晶体管比该第一晶体管导通更多电流。
10. 根据权利要求9所述的驱动电路，其中该信号增强电路包括 电容，耦接于第一接点与第二接点之间，该第一接点与该第一输入信号的相^f立相同；第 一开关，依据该第 一输入信号决定是否导通该第 一 电源与该第二接点； 第二开关，依据该第 一输入信号决定是否导通该第二接点与该第二输入 信号；以及第三开关，依据该第一输入信号决定是否导通该第二输入信号与接地。
11. 根据权利要求IO所述的驱动电路，其中该信号增强电路还包括 第一反相器，由该第一电源供电，该第一反相器具有输入端用以接收该第一输入信号，与输出端用以产生该第一输入信号的反相信号；以及第二反相器，由该第一电源供电，该第二反相器具有输入端用以接收该 第一输入信号的反相信号，与输出端用以耦接至该第一接点。
12. 根据权利要求11所述的驱动电路，其中该第一开关由该第一输入信 号的反相信号所控制。
13. 根据权利要求11所述的驱动电路，其中该第三开关由该第一输入信 号的反相信号所控制。
14. 根据权利要求9所述的驱动电路，其中该信号增强电路包括分压电路，其由第二电源所供电，该分压电路依据该第一输入信号的反相信号对该 第二电源作分压，并产该第二输入信号，该第二电源的电压高于该第一电源。
15. 根据权利要求9所述的驱动电路，其中该第一晶体管包括源极， 耦接至接地；栅极，耦接至该第一电源；以及漏极，耦接至负载元件，该负 载元件被该第 一 晶体管所充电。
16. 根据权利要求15所述的驱动电路，其中该第二晶体管包括源极， 耦接至接地；栅极，耦接至该第一输入信号；以及漏极，耦接至该负载元件， 该负载元件被该第二晶体管所放电。
17. 根据权利要求16所述的驱动电路，其中源极随耦器晶体管包括源 极，耦接至该负载元件，栅极，耦接至该第二输入信号；以及漏极，耦接至 该第 一 电源，该负载元件被该源极随耦器晶体管所充电。
全文摘要
本发明提供了一种电子装置的驱动电路，在该驱动电路中，信号增强电路可增强驱动信号的驱动能力。接着，源极随耦器晶体管可通过导通更多电流至负载以进一步增强驱动电路的驱动能力，故驱动电路的输出信号可以更快速地转换。换言之，驱动电路的拉高能力被增强了。
文档编号H03K19/0185GK101510399SQ200810095448
公开日2009年8月19日 申请日期2008年4月23日 优先权日2008年2月13日
发明者范文腾 申请人:奇景光电股份有限公司