专利名称：液晶显示器的公共电压驱动电路的制作方法
技术领域：
本发明涉及一种向液晶显示器(LCD)供应公共电压的器件，尤其涉及一 种能防止液晶面板内公共电压飘移(float)的液晶显示器的公共电压驱动电 路。
背景技术：
随着信息技术(IT)的发展，对平板显示器件的需求迅速增加。液晶显 示器是一种传统的平板显示器件。液晶显示器是一种显示器件，其图像信息分别提供给以矩阵形式排列的 像素以控制像素的透光率从而显示所需的图像。为此，液晶显示器包括液晶面 板和驱动液晶面板的驱动IC (集成电路)(驱动器)，其中，用于作为实现图 像的最小单元的像素以矩阵形式排列在液晶面板上。此外，由于液晶显示器自 身不发光，液晶显示器包括提供光的背光单元。通常，如果液晶面板包括公共电压驱动电路(驱动IC)，则通过该公共电 压驱动电路，正极性或负极性的公共电压被施加到液晶面板上。这种情况下， 由于驱动电路或外围电路附近出现的寄生电容或漏电流，所需电平(预定电平) 的公共电压不能稳定地提供。例如，当负极性的公共电压通过公共电压驱动电路施加到液晶面板时， 输出节点(Q节点)的电压没有维持在预定的初始电平，而是图l中所示由于 寄生电容或漏电流的存在逐渐变化。换句话说，正极性和负极性输出节点(Q节点，^节点)电压交替地维持 "低"电平，但是无法维持在预定的初始电平(理想情况下的Q节点或理想情 况下的^节点)上而是逐渐升高。这导致了公共电压漂移现象，产生如图2中所示的有缺陷的屏幕图像。因此，具有公共电压驱动电路的相关技术的液晶显示器不能适当地处理 较低或较高电平的公共电压的变化，引起了图像质量的恶化。发明内容因此，为了处理上述问题这里提出了如下所述的各种特征。示意性实施 例的一个方面是当公共电压通过公共电压驱动电路施加到液晶面板上时，防止 较高或较低的公共电压由于寄生电容或漏电流而变化。示意性实施例的另一方面是通过使用最小电容量的电容器防止公共电压 的变化。本发明提供了一种液晶显示器的公共电压驱动电路，包括时钟信号输出单元，由第一到第六晶体管Ml到M6组成并且根据第一到第三栅输出电压 VG0UT1， VG0UT2， VG0UT3中至少一栅输出电压的控制输出由外部系统输入的 第一时钟信号VCLK1和第二时钟信号VCLK2;输出节点电压控制器，包括第七 到第十三晶体管和第一到第四电容器，并且通过第一时钟信号VCLK1和第二时 钟信号VCLK2以及第一到第三栅输出电压VG0UT1， VG0UT2， VG0UT3改变正极 性输出节点Q节点和负极性输出节点S节点的电压；初始化电压供应单元，包 括第十四到第二十一晶体管M14到M21并向输出节点电压控制器提供初始化电 压；以及公共电压输出单元，包括第二十二和第二十三晶体管M22， M23和第 五电容器C5，并且当根据正极性输出节点和负极性输出节点的电压交替输出 较高的公共电压和较低的公共电压时通过所述第五电容器C5防止正极性输出 节点Q节点和负极性输出节点5节点的电压变化。参考附图和本发明的下述详细描述，本发明的前述和其它目的、特征和 优势将更明显。
图1是相关技术的输出节点电压的波形图；图2是示出了相关技术中由于公共电压漂移现象的有缺陷的屏幕图像的 示意图；图3是根据本发明的液晶显示器(LCD)的公共电压驱动电路的电路图； 图4a示出了图3中各部分在第一帧的波形；以及 图4b示出了图3中各部分在第二帧的波形。
具体实施方式
现在参考附图详细描述本发明的示意性实施例。图3是根据本发明的液晶显示器(LCD)的公共电压驱动电路的电路图。 如图3所示，公共电压驱动电路包括时钟信号输入单元31，包括第一至第六MOS晶体管M1至ljM6，且根据栅输出电压输入第一和第二时钟信号VCLK1 和VCLK2;输出节点电压控制器32，包括第七到第十三MOS晶体管M7到M13 以及第一到第四电容器Cl到C4，且通过第一和第二时钟信号VCLK1和VCLK2 以及第一到第三栅输出电压VG0UT1到VG0UT3改变正极性输出节点(Q节点) 和负极性输出节点(5节点)的电压；初始化电压供应单元33，包括第十四到 第二十一 M0S晶体管M14到M21，且提供输出节点电压控制器32的初始化电 压；以及公共电压输出单元34，包括第二十二和第二十三M0S晶体管M22和 M23以及第五电容器C5，且通过使用第五电容器C5防止正极性输出节点(Q 节点)和负极性输出节点(S节点)的电压从它们的初始电平发生改变，从而 根据正极性输出节点(Q节点)和负极性输出节点(S节点)的电压交替地输 出较高的公共电压VC0MH或较低的公共电压VC0ML。在时钟信号输入单元31中，第二时钟信号VCLK2的端部顺序地经由(或 通过)二极管型第一和第二 M0S晶体管Ml、 M2和第三M0S晶体管M3连接到正 极性输出节点(Q节点)，并且第一时钟信号VCLK1的端部顺序地经由二极管 型第四和第五MOS晶体管M4、M5和第六M0S晶体管M6连接到负极性输出节点 (5节点)。同样，第二栅输出电压VG0UT2的端部同时连接到第三和第六MOS 晶体管M3、 M6的栅极。这里，关于串联连接在输入有第二时钟信号VCLK2的端子和正极性输出 节点(Q节点)之间的二极管型第一和第二 M0S晶体管Ml和M2以及第三M0S 晶体管M3，输入有第二时钟信号VCLK2的端子连接到二极管型第一 MOS晶体 管Ml的漏极，第一 MOS晶体管Ml的源极连接到第二 MOS晶体管M2的漏极， 并且二极管型第二 M0S晶体管M2的源极连接到第三M0S晶体管M3的漏极。第 三M0S晶体管M3的源极连接到正极性输出节点(Q-节点)。二极管型第一和第 二 M0S晶体管Ml和M2的栅极连接到输入有第二时钟信号VCLK2的端子。关于连接在输入有第一时钟信号VCLK1的端子和负极性输出节点^节点 之间的二极管型第四和第五M0S晶体管M4和M5以及第六M0S晶体管M6，输 入有第一时钟时钟信号VCLK1的端子连接到第四M0S晶体管M4的漏极，第四MOS晶体管M4的源极连接到二极管型第五MOS晶体管M5的漏极，并且二极管 型第五MOS晶体管M5的源极连接到第六MOS晶体管M6的漏极。第六MOS晶体 管M6的源极连接到负极性输出节点(5节点)。另外，二极管型第四和第五MOS 晶体管M4和M5的栅极连接到输入有第一时钟信号VCLK1的端子。在输出节点电压控制器32中，多个第一到第四电容器C1到C4串联连接 在正极性输出节点(Q节点)和负极性输出节点(^节点)之间，且在多个第 一到第四电容器Cl到C4中，第一和第二电容器Cl和C2的第一公共连接点(或 节点)分别经由第十和第十二 MOS晶体管M10和M12连接到中间连接节点Nl 和电源电压端VSS，其中中间连接节点Nl是第二和第三电容器C2和C3的公 共连接节点，并且在电源电压端VSS上由外部电地施加有电压。该第一中间连 接点N1通常经由第H"^—和第十三MOS晶体管M11、M13电连接到第三和第四电 容器C3、 C4之间的第二公共连接点。另外，第一栅输出电压VG0UT1共同地连接到第十二和第十三MOS晶体管 M12-M13的栅极，其中第十二和第十三MOS晶体管M12-M13彼此串联连接。输 入有第二栅输出电压VG0UT2的端部连接到第十和第H"^— MOS晶体管MlO-Mll 的栅极，其中第十和第十一MOS晶体管MIO-Mll彼此串联连接。输入由第三栅 输出电压VG0UT3的端部在经由二极管型第七MOS晶体管M7之后分别通过第八 和第九MOS晶体管M8、 M9电连接到第一和第二电容器Cl和C2之间的第一公 共连接节点和第三和第四电容器C3、 C4之间的第二公共连接节点。关于串联连接在第一和第二电容器Cl和C2的第一公共连接点和第三和 第四电容器C3和C4的第二公共连接点之间的第十和第十一 MOS晶体管M10 和Mil和第十二和第十三MOS晶体管M12和M13，第十和第十二 MOS晶体管M10 和M12的源极连接到第一公共连接点，第H"^—和第十三MOS晶体管Mil和M13 的源极连接到第二公共连接点。第十和第十一 MOS晶体管M10和Mil的栅极彼 此连接在一起以与输入有第二栅输出电压VG0UT2的端子连接，并且第十和第 十一 MOS晶体管M10和Mil的漏极彼此连接在一起以与第一中间连接节点Nl 连接。另外，第十二和第十三MOS晶体管M12和M13的栅极彼此连接在一起以 与输入有第一栅输出电压VG0UT1的端子连接，并且第十二和第十三MOS晶体 管M12和M13的漏极彼此连接在一起以与第一中间连接节点Nl连接。二极管型第七MOS晶体管M7的漏极和栅极共同地连接到输入有第三栅输出电压VG0UT3的端子，二极管型第七MOS晶体管M7的源极共同地连接到第八 和第九MOS晶体管M8和M9的漏极。第八MOS晶体管M8的源极连接到第一公 共连接点，而第九M0S晶体管M9的源极连接到第二公共连接点。第八MOS晶 体管M8的栅极连接到正极性输出节点(Q-节点)，并且第九MOS晶体管M9的 栅极连接到负极性输出节点(S节点)。在初始化电压供应单元33中，输入有第一栅输出电压VG0UT1的端部共 同地连接到第十四到第十七MOS晶体管M14到M17的各个栅极。同样，电源电 压端VSS共同地连接到第二中间连接节点N2，第十四到第十七MOS晶体管M14 到M17中的第十五和第十七MOS晶体管M15和M17的源极共同连接到该第二中 间连接节点N2。该第二中间连接节点N2经由第十四和第十五MOS晶体管M14、 M15连接到正极性输出节点(Q节点)，还经由第十六和第十七MOS晶体管M16、 M17连接到负极性输出节点(5节点)。此外，第二中间连接节点N2经由第十 八和第十九M0S晶体管M18、 M19连接到负极性输出节点(5节点)，并且经由 第二十和第二十一MOS晶体管M20、 M21连接到正极性输出节点(Q节点)。所 述正极性输出节点(Q节点)连接到第十八和第十九MOS晶体管M18、 M19的 栅极并且负极性输出节点(^节点)连接到第二十和第二十一MOS晶体管M20、 M21的栅极。换句话说，在正极性输出节点(Q-节点)和负极性输出节点(5节点)之 间，第十四和第十五MOS晶体管M14和M15与第十八和第十九M0S晶体管M18 和M19彼此串联连接，并且第十六和第十七MOS晶体管M16和M17与第二十和 第二H^— MOS晶体管M20和M21彼此串联连接.在这种情况下，第十四到第十七MOS晶体管M14到M17的栅极共同地连 接到输入有第一栅输出电压VG0UT1的端子，第十八和第十九MOS晶体管M18 和M19的栅极和第十四MOS晶体管M14的漏极连接到正极性输出节点(Q-节 点)，而第二十和第二十一 MOS晶体管M20和M21的栅极和第十六MOS晶体管 M16的漏极连接到负极性输出节点节点)。与第十五M0S晶体管M15的源 极和第十八MOS晶体管M18的漏极之间的公共连接点以及第十七MOS晶体管 M17的源极和第二十MOS晶体管M20的漏极之间的公共连接点相连接的第二中 间连接节点N2与电源电压端VSS连接。在公共电压输出单元34中，正极性输出节点(Q节点)和负极性输出节点(5节点)连接到第二十二和第二十三MOS晶体管M22和M23的栅极。第五 电容器C5连接在第二十二和第二十三MOS晶体管M22和M23的栅极之间，且 输入有较低的公共电压VCOML和较高的公共电压VCO腿的端部分别经由第二十 二和第二十三MOS晶体管M22、 M23共同地连接到公共电压输出端VCOMOUT。艮P，正极性输出节点(Q节点)连接到第二十二M0S晶体管M22的栅极， 并且负极性输出节点(^节点)连接到第二十三MOS晶体管M23的栅极。在这 种情况下，第五电容器C5连接在第二十二 MOS晶体管M22的栅极和第二十三 M0S晶体管M23的栅极之间。另夕卜，输入有高公共电压VCOMH的端部与第二十 二 MOS晶体管M22的源极连接，而输入有低公共电压VCOML的端部与第二十三 MOS晶体管M23的源极连接。第二十二和第二十三MOS晶体管M22和M23的漏 极彼此连接以形成公共电压的输出端。现在参考图4a和4b详细描述如上所述构造的本发明的工作原理。在第一帧的初始状态，10V的端电压VSS传输到串联连接的第一到第四电 容器Cl到C4的第一中间连接点Nl上。第一中间连接节点Nl共同地连接到第 十和第十一 MOS晶体管M10和Mil的漏极之间的公共连接点并且连接到第十 二和第十三MOS晶体管M12和M13的漏极之间的公共连接点。此状态下，如图4a中的(a)所示，在第一帧，第一栅输出电压VG0UT1 以低电平(-8V)输入，因此，第十二到第十七M0S晶体管M12到M17导通。 然后，第二电容器C2的两端通过第十二MOS晶体管M12连接，而第三电容器 C3的两端通过第十三M0S晶体管M13连接。这样，端电压VSS通过第十四和第十五MOS晶体管M14、 M15共同传输到 正极性输出节点(Q节点)和第一电容器C1的一端。此外，端电压VSS通常 通过第十六和第十七MOS晶体管M16和M17传输到负极性输出节点(S节点) 和第四电容器C4的另一端。因此，当在第一帧中第一栅输出电压VG0UT1以低电平(-8V)输入时， 串联连接的第一到第四电容器C1到C4的各中间连接点和两个输出节点(Q节 点)(5节点)初始化为IOV。随后，如图4a中(b)所示，当第二栅输出电压VG0UT2以低电平(-8V) 输入时，第三M0S晶体管M3导通。因此，如图4a中(f)所示的-8V的第二 时钟信号VCLK2顺序经由二极管型第一和第二 M0S晶体管Ml和M2以及第三MOS晶体管M3传输到正极性输出节点Q节点。接下来，从正极性输出节点输出的如图4a中(h)所示的-8V的电压传输 到输出端的第二十二 MOS晶体管M22的栅极，从而使第二十二 MOS晶体管M22 导通。此时，第六M0S晶体管M6也被-8V的第二栅输出电压VG0UT2导通，并且 由于第一时钟信号VCLK1为IOV，第四和第五MOS晶体管M4和M5不导通，因 此负极性输出节点5节点的电压电平维持在10V，如图4a中(i)所示。随后，如图4a中(c)所示，第三栅输出电压VG0UT3以低电平(-8V) 输入，并经由二极管型第七MOS晶体管M7和第八MOS晶体管M8传输到第一和 第二电容器C1、 C2的公共连接点。因此，第一和第二电容器C1、 C2的公共连 接点的电压从10V转化为-8V。于是，正极性输出节点Q节点的电压通过自举 (bootstrapping)从-8V转化为-26V，如图4a中(h)所示。第二十二M0S晶体管M22被从正极性输出节点(Q节点)输出的输出电压 (-26V)完全导通。这里，通过从-8V到-26V的自举升压完全导通的第二十二 M0S晶体管M22 执行稳定的跃迁驱动(transition driving)。 gp，由于快速跃迁的变化导致 噪声现象出现，所以稳定的脉冲不能提供给液晶面板。因此，图4a中(d)所示的较高的公共电压VC0MH通过第二十二 M0S晶 体管M22稳定地输出到公共电压输出端VC0M0UT。 g卩，较高的公共电压VCOMH 从公共电压输出端VC0M0UT输出。这里，较高的公共电压VCOMH可为，例如， 5V。这样，当较高的公共电压VC0MH通过上述过程输出时，通常，正极性输 出节点Q节点处的电压无法维持在预定的初始电平，而是图1中所示，由于周 围寄生电容或漏电流而逐渐增大。然而，本发明中，由于连接在正极性输出节点Q节点和负极性输出节点g 节点之间的电容器(C5)的存在，正极性输出节点Q节点处的电压不受周围寄 生电容或漏电流影响，因此该电压不逐渐增大。因此，该较高的公共电压VC0腿 能够以稳定形式输出，如图4a所示。当在第一帧之后开始第二帧时，第一栅输出电压VG0UT1以低电平(-8V) 输入，如图4b中(a)所示，从而使第十二到第十七M0S晶体管M12到M17导通。其后，第二电容器C2的两端通过第十二MOS晶体管M12连接，第三电 容器C3的两端通过第十三MOS晶体管M13连接。此时，10V的端电压VSS经过第十四和第十五MOS晶体管M14和M15共同 地传输到正极性输出节点Q节点和第一电容器C1的一端。同样，端电压VSS 经由第十七和第十六MOS晶体管M17和M16共同地传输到负极性输出节点g节 点和第四电容器C4的另一端。因此，在第二帧，当第一栅输出电压VG0UT1以低电平(-8V)输入时， 正极性输出节点(Q节点)处的电压从-26V转换为IOV，如图4b中(h)所示， 负极性输出节点(5节点)处的电压从跟第一帧中一样维持在10V。其后，如图4b中(b)所示，第二栅输出电压VG0UT2以低电平(-8V) 输入，从而使第三M0S晶体管M3导通。然后，如图4b中(f)所示，IOV的 第二时钟信号VCLK2顺序通过二极管型第一和第二 M0S晶体管Ml和M2以及第 三M0S晶体管M3传输到正极性输出节点Q节点。这样，由于电势为10V的电 压已经通过上述过程施加到正极性输出节点Q节点，正极性输出节点Q节点处 的电势没有变化，如图4b中(h)所示。此时，第六M0S晶体管M6由-8V的第二栅输出电压VG0UT2导通。因此， 如图4b中(g)所示，-8V的第一时钟信号VCLK1通过二极管型第四和第五M0S 晶体管M4和M5以及第六M0S晶体管M6传输到负极性输出节点5节点。因此， 负极性输出节点5节点的电势从10V转换为-8V，如图4b中(i)所示。最后，从负极性输出节点5节点输出的-8V的电压传输到公共电压输出单 元34的第二十三M0S晶体管M23的栅极，从而使第二十三M0S晶体管M23开 始导通。之后，第三栅输出电压VG0UT3以低电平(-8V)输入，如图4b中(c) 所示，然后通过二极管型第七M0S晶体管M7和第九M0S晶体管M9传输到第三 和第四电容器C3和C4的公共连接点。因此，第三和第四电容器C3、 C4的公 共连接点处的电压从10V转换为-8V。紧接着，负极性输出节点5节点处的电 压由于自举从-8V转换为-26V，如图4b中(i)所示。第二十三M0S晶体管M23由从负极性输出节点g节点输出的-26V的输出 电压完全导通。这里，通过从-8V到-26V的自举升压完全导通的第二十三M0S晶体管M23执行稳定的跃迁驱动(transition driving)。 g卩，由于快速跃迁的变化导致 噪声现象出现，所以稳定的脉冲不能提供给液晶面板。因此，如图4b中(e)所示，较低的公共电压VCOML通过第二十三MOS 晶体管M23稳定地输出到公共电压输出端VC0M0UT。即，该0电平的较低的公 共电压VCOML从公共电压输出端VCOMOUT输出。这里，例如，较低的公共电压 VCOML可为0V。这样，当通过上述过程输出较低的公共电压VCOML时，通常，负极性输 出节点S节点处的电压无法维持在预定的初始电平，而是图l中所示，由于周 围寄生电容和漏电流的存在逐渐增大。然而，在本发明中，由于连接在正和负极性输出节点Q节点和g节点之间 的电容器(C5)的存在，负极性输出节点5节点处的电压不受周围寄生电容或 漏电流影响，因此，该电压不逐渐增大。因此，该较低的公共电压VCOML能够以稳定的形式输出，如图4b所示。同样，如果省略公共电压输出单元34中的第五电容器C5，本发明可通过 增加输出节点电压控制器32中的第一到第四电容器Cl到C4的电容量取代第 五电容器C5的作用。然而，这样的话，由于第一到第四电容器Cl到C4的电容量增加第五电 容器C5的电容量，所以与使用第五电容器C5的情况相比，电容器的总电容量 值增加一倍，因此，没有效果(ineffective)。此外，由于输出节点电压控制器32的第一到第四电容器Cl到C4占了整 个电路面积的约30%，第一到第四电容器C1到C4的电容量的增加需要更多的 安装空间。实验结果显示，当第五电容器C5的电容量超过0. lpF时，能够稳定地维 持正极性输出节点Q节点和负极性输出节点S节点的电压的初始电平。如前所示，本发明中，在经由LCD的公共电压驱动电路向液晶面板供应 公共电压时，电容器安装在输出端以防止公共电压因为寄生电容或漏电流而改 变。因此，稳定地驱动液晶面板，从而防止图像质量的恶化。同样，在公共电压输出单元安装电容器比在输出节点电压控制器中安装 电容器更有效，从而利用小电容量的电容器稳定公共电压。本发明在不偏离其特征的范围内能够以各种形式实施，应理解上述实施例除非另有说明不限于前述描述的任意细节，而应视为在所附权利要求限定的 范围内广泛地构造，并且因此所附权利要求意欲覆盖所有落入所附权利要求精 神和范围内的所有变型和修改或这些精神和范围的等效物。
权利要求
1.一种液晶显示器的公共电压驱动电路，包括时钟信号输出单元，包括第一到第六晶体管(M1到M6)并且根据第一到第三栅输出电压(VGOUT1，VGOUT2，VGOUT3)中至少一栅输出电压的控制输出由外部系统输入的第一时钟信号(VCLK1)和第二时钟信号(VCLK2)；输出节点电压控制器，包括第七到第十三晶体管(M7-M13)和第一到第四电容器(C1-C4)，并且通过第一时钟信号(VCLK1)和第二时钟信号(VCLK2)以及第一到第三栅输出电压(VGOUT1，VGOUT2，VGOUT3)改变正极性输出节点(Q节点)和负极性输出节点(<overscore>Q</overscore>节点)的电压；初始化电压供应单元，包括第十四到第二十一晶体管(M14-M21)并向输出节点电压控制器提供初始化电压；以及公共电压输出单元，包括第二十二和第二十三晶体管(M22，M23)和第五电容器(C5)，并且当根据正极性输出节点(Q节点)和负极性输出节点(<overscore>Q</overscore>节点)的电压交替输出较高的公共电压和较低的公共电压时通过所述第五电容器(C5)防止正极性输出节点(Q节点)和负极性输出节点(<overscore>Q</overscore>节点)的电压变化。
2. 根据权利要求1所述的驱动电路，其特征在于，所述第一到第二十三晶 体管为MOS晶体管。
3. 根据权利要求1所述的驱动电路，其特征在于，在时钟信号输出单元中， 由外部输入的第二时钟信号(VCLK2)的端部共同地连接到二极管型第一和第 二M0S晶体管(Ml， M2)的栅极和二极管型第一MOS晶体管(Ml)的漏极，二 极管型第一MOS晶体管(Ml)的源极和二极管型第二 M0S晶体管(M2)的漏极 彼此连接在一起，二极管型第二MOS晶体管(M2)的源极和第三M0S晶体管(M3) 的漏极彼此连接在一起，由外部输入的第一时钟信号(VCLK1)的端部共同地 连接到二极管型第四和第五MOS晶体管(M4， M5)的栅极和二极管型第四MOS 晶体管(M4)的漏极，二极管型第四MOS晶体管(M4)的源极和二极管型第五 M0S晶体管(M5)的漏极彼此连接，二极管型第五MOS晶体管(M5)的源极和 第六M0S晶体管(M6)的漏极彼此连接在一起，来自外部的第二栅输出电压(VG0UT2)的端部共同地连接到第三和第六MOS晶体管(M3， M6)的栅极，第三M0S晶体管(M3)的源极连接到正极性输出节点(Q节点)，而第六M0S晶 体管(M6)的源极连接到负极性输出节点(S节点)。
4. 根据权利要求3所述的驱动电路，其特征在于，所述第一和第二时钟信 号(VCLK1， VCLK2)具有彼此相反的相位。
5. 根据权利要求3所述的驱动电路，其特征在于，所述第一和第二时钟信 号(VCLK1， VCLK2)的"低"电平为-8V，所述第一和第二时钟信号(VCLK1， VCLK2)的"高"电平为IOV。
6. 根据权利要求1所述的驱动电路，其特征在于，在输出节点电压控制器 中，第一到第四电容器C1到C4串联连接在正极性输出节点(Q节点)和负极 性输出节点(S节点)之间，第一和第二电容器(Cl， C2)的公共连接点连接 到第八、第十和第十二MOS晶体管(M8， MIO， M12)的源极，第三和第四电容 器(C3， C4)的公共连接点连接到第九、第十一和第十三MOS晶体管(M9， Mll， M13)的源极，第二和第三电容器(C2， C3)之间的第一中间连接节点(Nl) 共同地连接到第十至第十三M0S晶体管(M10，M13)的漏极和电源电压端(VSS)， 第一栅输出电压(VG0UT1)的端部共同地连接到第十二和第十三MOS晶体管(M12， M13)的栅极，第二栅输出电压(VG0UT2)的端部共同地连接到第十和 第十一MOS晶体管(MIO， Mil)的栅极，第三栅输出电压(VG0UT3)的端部共 同地连接到二极管型第七M0S晶体管(M7)的栅极和漏极，第八和第九M0S 晶体管(M8， M9)的漏极和二极管型第七MOS晶体管(M7)的源极彼此连接， 第八M0S晶体管(M8)的栅极连接到正极性输出节点(Q节点)，第九M0S晶 体管(M9)的栅极连接到负极性输出节点(5节点)。
7. 根据权利要求1所述的驱动电路，其特征在于，所述第一到第三栅输出 电压(VG0UT1， VG0UT2， VG0UT3)在每预定时间周期顺序地从高电平转换到低 电平。
8. 根据权利要求6所述的驱动电路，其特征在于，所述第一到第三栅输出 电压(VG0UT1， VG0UT2， VG0UT3)维持为10V或-8V。
9. 根据权利要求1所述的驱动电路，其特征在于，在所述初始化电压供 应单元中，由外部输入的第一栅输出电压(VG0UT1)的端部共同地连接到第十 四到第十七MOS晶体管(M14到M17)的栅极，正极性输出节点(Q节点)连 接到第十四M0S晶体管(M14)的漏极、第十八和第十九MOS晶体管(M18， M19)的栅极以及第二十一MOS晶体管(M21)的源极，负极性输出节点(5节点) 连接到第十六MOS晶体管(M16)的漏极、第二十和第二H"^—M0S晶体管(M20, M21)的栅极以及第十九M0S晶体管(M19)的源极，电源电压端(VSS)连接 到第二中间连接节点(N2)，其中第二中间连接节点(N2)共同地连接到第十 五和第十七M0S晶体管(M15，M17)的源极以及第十八和第二十M0S晶体管(M18， M20)的漏极，第十四MOS晶体管(M14)的源极和第十五MOS晶体管(M15) 的漏极彼此连接在一起，第十六MOS晶体管(M16)的源极和第十七MOS晶体 管(M17)的漏极彼此连接在一起，第十八MOS晶体管(M18)的源极和第十九 MOS晶体管(M19)的漏极彼此连接在一起，并且第二十MOS晶体管(M20)的 源极和第二十一MOS晶体管(M21)的漏极彼此连接在一起。
10. 根据权利要求9所述的驱动电路，其特征在于，所述正和负极性输出 节点(Q节点，g节点)与第一到第三栅输出电压(VG0UT1， VG0UT2， VGOUT3) 同步以IOV、 -8V和-26V的顺序依次转换。
11. 根据权利要求l所述的驱动电路，其特征在于，在所述公共电压输出 单元中，正极性输出节点(Q节点)连接到第二十二MOS晶体管(M22)的栅 极，负极性输出节点(5节点)连接到第二十三MOS晶体管(M23)的栅极， 第五电容器(C5)连接在第二十二和第二十三M0S晶体管(M22， M23)的栅 极之间，较高的公共电压(VC0MH)的端部连接到第二十二 M0S晶体管(M22) 的源极，较低的公共电压(VC0ML)的端部连接到第二十三M0S晶体管(M23) 的源极，并且第二十二和第二十三M0S晶体管(M22， M23)共同地连接到公共 电压输出端(VC0M0UT)。
12. 根据权利要求11所述的驱动电路，其特征在于，所述较高的公共电 压(VC0MH)为5V。
13. 根据权利要求11所述的驱动电路，其特征在于，所述较低的公共电 压(VC0ML)为0V。
14. 根据权利要求11所述的驱动电路，其特征在于，当较高的公共电压 (VC0MH)通过第二十二MOS晶体管(M22)输出时，所述第五电容器(C5)防止第二十二MOS晶体管(M22)的栅电压变化。
15. 根据权利要求11所述的驱动电路，其特征在于，当较低的公共电压 (VC0ML)通过第二十三MOS晶体管(M23)输出时，所述第五电容器(C5)防止了第二十三MOS晶体管(M23)的栅电压变化。
16. 根据权利要求11所述的驱动电路，其特征在于，所述二十二和第二 十三M0S晶体管(M22、 M23)通过正和负极性输出节点(Q节点，5节点)的 电压交替导通。
17. 根据权利要求11所述的驱动电路，其特征在于，所述第五电容器C5 具有0. lpF或更大的电容量。
18. 根据权利要求1所述的驱动电路，其特征在于，所述液晶显示器包括 其内安装有公共电压驱动电路的液晶面板。
全文摘要
本发明涉及一种液晶显示器的公共电压驱动电路，包括时钟信号输出单元，由第一到第六晶体管组成并且根据第一到第三栅输出电压中至少一栅输出电压的控制输出由外部系统输入的第一时钟信号和第二时钟信号；输出节点电压控制器，包括第七到第十三晶体管和第一到第四电容器，并且通过第一和第二时钟信号以及第一到第三栅输出电压改变正和负极性输出节点的电压；初始化电压供应单元，包括第十四到第二十晶体管并向输出节点电压控制器提供初始化电压；以及公共电压输出单元，包括第二十二和第二十三晶体管和第五电容器，并且当根据正极性和负极性输出节点的电压交替输出较高的和较低的公共电压时通过第五电容器防止正极性和负极性输出节点的电压变化。
文档编号H03K19/0185GK101329852SQ20081012713
公开日2008年12月24日 申请日期2008年6月19日 优先权日2007年6月20日
发明者张大贤, 埙 郑 申请人:乐金显示有限公司