并行数字系统中的子信道失真缓解的制作方法

专利名称：并行数字系统中的子信道失真缓解的制作方法
技术领域：
本发明涉及数据通信，具体涉及緩解通信系统中的子信道失真的方法 和装置。背景4支术目前存在着对电子系统以更高的速率工作或者处理更大量的数据的持 续需求。这迫4吏以比现有系统工作速率更快的速率来交换获处理电子系统 内部的或者远程电子系统之间的数据。可以知道，使用现有技术的方法和 装置可能无法实现这样的数据处理或者交换。因此，在本技术领域需要提 高处理速度和^L据交换速率的能力。在数据处理和交换领域将一莫拟信号转换为数字信号进行处理、存储、 传输等是很常见的。如本领域的普通技术人员公知的，模数转换(A/D转 换)是常规过程，因此本领域的技术人员知晓多种使用A/D转换的应用。随着处理的数据速率和交换速率的提高，也要求以更高的速率进行模 数转换。 一种建议的解决方案是筒单地提高A/D转换器(ADC )的工作速 率从而匹配提高后的工作速率。但是该建议的解决方案受到现有技术中 ADC速度的限制，且性能受处理速率增加的影响。因此，现有技术中的 ADC在维持令人满意的性能级别的同时，无法在更高的速率运行。除了其 它原因，对于特定性能级别，ADC执行的追踪和保持操作无法快速出现以便匹配接收数据速率。为了满足本技术领域中的上述需求，提出了分布式处理，以将这样的 高数据速率信号分为多个信号，每个信号以比高数据速率信号低的数据速 率工作。随后处理这些分布式信号。这可以被称为分布式处理。尽管为每 个信号降低处理速率是有益的，将高数据速率信号分割为多个低数据速率 信号存在着缺陷。缺陷之一是，信号例如被分割到子信道上，与各个子信道的不同路径 相关的处理彼此之间可能存在细微差别。结果是，在每个子信道上的信号 可能经历不同的处理并且因此，信号的特定方面可能在子信道之间变化。特别地，每个子信道的增益级别、DC偏移或者偏斜(skew)可能会发生 变化。处理变化可能作为制造过程中细微差别引发的结果而出现，或者由 于为每个子信道处理路径提供的时钟信号之间的细微差别而出现。此处公开了 一种方法和装置来緩解使用分布式处理的通信设备中的信 号之间的一个或更多DC偏移、偏斜和增益偏移。发明内容此处公开了 一种用于处理模拟信号以将模拟信号转换为数字信号的系 统。在一个实施例中，该系统包括时间交错^lt转换系统，该时间交错模 数转换系统包括配置为接收模拟信号的输入，两个或更多模数转换器， 配置为承载两个或更多数字信号的两个或更多子信道输出，该系统还包括 DC偏移补偿系统以及多路复用器，所述多路复用器被配置为接收和组合 至少一个已补偿的信号和至少一个数字信号或者两个或更多已补偿的数字 信号，以创建表示该模拟信号的数字信号。两个或更多才莫数转换器可配置为将模拟信号的至少 一部分转换为两个 或更多数字信号。DC偏移补偿系统可以与至少一个子信道输出相关，并 且配置为接收数字信号和从接收到的数字信号中移除偏置偏移从而创建至 少一个已补偿的数字信号。应当注意，在一个或更多实施例中，偏置偏移 可以包括对于恒定输入、在时间交错模数转换系统输出的数字信号之间的电压值的差。DC偏移补偿系统可以具有各种配置。例如，DC偏移补偿系统可以包 括DC环。此外，DC偏移补偿系统可以包括DC环，其与每个子信勤目关 并且配置为对来自时间交错模数转换系统的每个数字信号执行DC偏移移 除。进一步，DC偏移补偿系统可以包括配置为从数字信号减去DC偏移 的反馈滤波器。在本发明的另 一个实施例中，公开了配置为执行模拟信号的模数转换 的并行模数转换器系统。该系统可以包括被配置为接收模拟信号的输入， 两个或更多并4亍模数转换器，所述两个或更多并行模数转换器配置为处理 模拟信号从而在两个或更多子信道上产生和输出两个或更多数字信号，以 及至少一个DC环，至所述少一个DC环配置为处理两个或更多数字信号 中的至少一个以便从两个或更多数字信号中的至少一个中移除不希望的偏 移。在该实施例中，由两个或更多并行模数转换器输出的每个数字信号代 表模拟信号的至少一部分。可以预期在一些实施例中，DC环与每个子信道相关。此外，在一些 实施例中，还可以设置多路复用器，以便组合来自每个DC环的输出从而 创建代表模拟信号的合成数字信号。由于通过两个或更多DC环移除不希 望的偏置偏移，多路复用器可以配置为准确地组合数字信号。值得注意的 是，DC环本身可以包括配置为产生DC偏移数值的累加器，和配置为从 一个或更多数字信号中的至少一个移除DC偏移lt值的减法器。在一个或 一些实施例中，可以提供配置为接收控制数值的乘法器，该控制数值被选 择用以控制累加器的变化速率。根据本发明提供了用于M数转换器结构中移除两个或更多数字信号 中的不一致从而实现两个或更多数字信号的准确重组合的方法。可以预期， 这些不一致可以包括源自模数转换器结构中的才莫数转换器之间的差异的 DC偏移。在一个实施例中，该方法包括接^MM莫数转换结构接收到的两个或更 多子信道上的两个或更多数字信号，向偏移补偿系统提供两个或更多数字信号，以及处理两个或更多数字信号以从每个数字信号中移除不希望的DC 偏移，从而在通常相似的DC偏移级别上建立每个数字信号。值得注意的 是，在一些实施例中，将两个或更多数字信道上的两个或更多数字信号重 组合为单一数字信号。从模数转换器结构接收到的两个或更多字信道上的每个数字信号可以 与子信道相关。此外，在一些实施例中，偏移补偿系统可以包括与每个信 道相关的DC偏移补偿模块。在一个实施例中，处理两个或更多数字信号的步骤可以包括，将数字 信号乘控制数值以获得成比例的(scaled)数字信号，处理成比例的信号 以产生代表DC偏移的偏移数值，DC偏移是由与子信道相关的模数转换 器产生的，以及从数字信号中减去偏移数值从而创建不带DC偏移的数字 信号。如果希望的话，数字信号的数值可以在DC偏移补偿之前确定比例 以适应于定点处理环境。此处提供了用于将高频模拟信号转换为数字信号的方法。如果希望， 该方法可用于CAT5电缆上的10吉比特通信系统中。在一个实施例中， 该方法包括向一个或更多模数转换器提供模拟信号，将模拟信号转换为两 个或更多数字信号，从一个或更多模数转换器接收两个或更多数字信号， 处理至少一个所述数字信号以在通常相似的偏移电平建立两个或更多数字 信号的偏移，以及将两个或更多数字信号组合为组合的数字信号。由于两 个或更多数字信号的通常相似的偏移电平，这样的组合将准确地出现。根 据该方法，从一个或更多模数转换器接收的两个或更多数字信号可以与两 个或更多子信勤目关。此外，处理至少一个数字信号可以包括从数字信号 中减去DC偏移数值，由两个或更多模数转换器之间的不一致引发了该DC 偏移数值。根据该方法，偏移电平通常是零DC偏移，可以由多路复用器执行组 合，并且子信道增益失配补偿可以用于处理信号以在处理移除偏移之外， 在子信道之间移除增益失配。还允许各种子信道配置。例如，在一个实施 例中，两个或更多子信道包括4个子信道。在另一个实施例中，两个或更多子信道包括8个子信道。在根据本发明的另一个实施例中，提供了配置为执行模拟信号的模拟 信号到数字信号转换的模数转换器系统。在一个实施例中，该系统包括 配置为接收模拟信号的输入；两个或更多并行模数转换器，配置为处理模 拟信号从而产生代表模拟信号的至少一部分的一个或更多数字信号；两个 或更多子信道增益失配补偿模块，配置为处理数字信号从而从一个或更多 数字信号中移除不希望的增益偏移来创建处理后的数字信号；以及，交换 机或多路复用器，配置为接收和组合处理后的数字信号从而创建代表模拟 信号的信号数字信号。在该实施例中，模数转换器与子信勤目关，并且模数转换器是时间交 错模数转换系统的一部分。此外，子信道增益失配补偿模块包括配置为产 生增益偏移数值的累加器，和配置为从一个或更多数字信号中移除增益偏 移数值的减法器。还可以提供配置为接收控制数值的乘法器，该控制数值 最好,皮选择用以控制累加器的变化速率。在审查后续附图和详细描述时，本发明的其他系统、方法、特征和优 点对本领域的技术人员而言都是显而易见的。意图是全部这样的附加系统、 方法、特征和优点被包括在本说明书中，在本发明的范围内并且由后附的 权利要求书保护。


图中的组件不需要被量度，重点放在说明本发明的原理。在图中，相 同的附图标记在不同的视图中代表相应的部件。 图l是示出本发明的示例性环境的框图。 图2是示出本发明的示例性环境的框图。 图3示出现有^L术的模数转换器的示例性实施例。 图4示出分布式处理系统的示例性实施例。图5A到5C示出处理的不同阶段中信号的不同图表以及分布系统之间 失匹配的影响。图6示出了配置为緩解在子信道之间失配负载分布处理后的并行ADC 结构的例子。图7A示出DCL的示例性实施例的框图。图7B示出信道有双多路器的DCL的示例性实施例的框图。图7C示出用于DC偏移校正的反馈配置的示例性实施例的框图。图8A示出子信道增益失配补偿(SCGMC )系统的示例性实施例的框图。图8B示出具有第一和第二多路器的SCGMC系统的示例性实施例的 框图。图9示出配置为消除或显著降低信道间偏斜的双信道去偏斜 Ue-skew)系统的示例性实施例的框图。图IO示出四信道去偏斜系统的示例性实施例的框图。图11示出四信道去偏斜系统的示例性实施例的详细框图。
具体实施方式
作为现有4支术中缺陷的解决方案，此处公开了一种最小化DC偏移、 增益偏移和信道间偏斜的方法和装置。为了克服现有技术的缺点和获得有 效的高数据传输速率，将交错模数转换器与并行处理结构结合使用来分布 已接收信号的处理。在一个实施例中，使用四路交错的模数转换器(A/D 转换器)，这样每个A/D转换器以一时钟速率工作，该时钟速率比系统使 用单个A/D转换器的系统所要求的时钟速率低。此外，每个子信道可是使 用独立的处理路径，所述独立的处理路径提供以较低的有效数据速率工作 的益处，所述较低的有效数据速率又提高了精确度。但是，尽管每个处理 路径期望并被设计为彼此相同，在处理路径中仍然存在着细微差别，并且 因此每个信号的处理效果也存在细孩吏差别。尽管通过单独对每个子信道进 行处理能获得益处，这些处理中的细微差别引发了信号异常，并且在每个 子信道上找到的信号中证明了它们本身是不同的。例如，作为交错模数转 换的结果，和作为在每个子信道上处理的信号出现的其它分布式处理，子信道上的信号可能出现不希望的信号失配。该信号失配可以包括DC偏移、 增益偏移和偏斜中的一个或更多。为了克服作为跨子信道的分布式处理结果而出现的DC偏移、增益偏 移和偏斜的缺陷，子信道可以使用一个或更多DC偏移校正模块、增益偏 移校正模块和去偏斜系统。下面将详细描述这些系统。讨论本方法和装置的各种实施例的细节之前，对于使用本发明的通信 系统的示例性环境的描述将帮助我们更好地理解本发明。在预期此处描述 的方法和装置可以在任何通信系统中有益地使用的同时，还可以预期各种 不同的系统将由本发明的优点而获益。通过举例而非限制的方式，此处描 述的方法和装置可以在任何希望获得高速率的模拟信号到数字信号转换的 环境下使用。因此，有益的环境包括但不限于视频处理或显示系统，计算 机处理或计算机结构或者音频处理系统、通信系统或者使用高速率模数转 换过程的任何其它系统或环境。现在转到图1,本方法和装置的示例性环境,皮显示为配置为在远程位 置之间交换数据的通信系统。示出了接收器/发射器对的框图。信道112将 第一收发器130连接到第二收发器134。第一^器130经由接口 144连 接到信道112。接口 144配置为将输入信号与输出信号隔离，并且可以提 供DC隔离。该接口包括转换器。在一个实施例中，信道112可以包括多 个导体，并且因此接口 144可以根据数据流的方向或根据到接收器模块138 或者发射器142的连接而对多个导体上的信号执行隔离或分离。接收器模 块138和发射模块142可以包括任何配置为根据此处描述的原理或者根据 任何通信系统或标准工作的硬件、软件或者两者皆有的构件。接收器模块138和发射器模块142与处理器146通信。处理器146可 以包括存储器150或者与存储器150通信。存储器150可以包括一个或更 多下述类型的存储器RAM、 ROM、硬盘驱动器、闪存存储器、或者 EPROM或者4壬何其它类型的存储器或寄存器。处理器146可以;故配置为 执行一种或多种计算或任何类型的信号分析。在一个实施例中，处理器146 被配置为执行存储器150中存储的机器可读代码。处理器146可以执行后续描述的附加信号处理任务。第二M器134的配置与第一札良器130相似。第二M器134包括 连接到接收器模块156和发射器模块160的接口 152。接收器模块156和 发射器模块160与处理器164通信，处理器164顺序连接到存储器168。此处显示和描述的转换器配置和相关电路可以位于接口 144、 152或者 信道112或M器130、 134的其它位置。转换器配置和相关电#供了一 个或更多传输线路或导体和收发器130、 134的其它方面之间的隔离。还可以预期一个或更多附加收发器和信道可以与图l上部示出的通信 系统联合工作，该附加收发器和信道显示为附加通信系统180并在虛线中 示出。每个附加通信系统180可以配置为大体与前面描述的通信系统相同， 并且因此没有详细描述。应当注意，此处描述的方法和装置可以在单或多 信道环境中或在子信道环境中使用。术语子信道被定义为意味着将信道上 内容分离和分割为两个或更多子信道。子信道可以包括物理上分离的信道 或时分、频分或码分。在一个示例性实施例中，多信道通信系统的每个信 道被划分为处理中的子信道辅助装置。图2示出了此处描述的本发明的另一个可能的示例性环境。应当注意 的是，这些示例性环境不应当被视为可以从此处公开和要求权利的原则中 受益的唯一形式的系统。可以预期的是各种高、低或中频应用将从本专利 的教导中受益。图2中示出的通信系统被配置为示例性的多信道点到点通 信系统。 一个示例性应用是使用支持以太网协议的5类UTP电缆的10吉 比特收发器。如所示，它包括被显示为通过信道212耦接的物理编码子层 202和204。在一个实施例中，每个信道包括双绞导体。每个信道212通过 线路接口 208和206在收发器块220之间耦接。每个信道配置为在发射器/ 接收器电路(收发器)和物理编码子层(PCS)块202、 204之间通信信息。 可以提供任意数量的信道和相关电路。在一个实施例中，收发器220可以 进行全双工双向运转。在一个实施例中，M器220以大约每秒2.5吉比 特的有效速率工作从而提供10吉比特的有效传输速率。还可以预期信道 212或者信道上的内容可以进一步被划分、分离或者分配为子信道从而实现期望的处理。图3示出了现有技术的数模转换器(ADC) 300的示例性实施例。如 所示，由模拟输入信号X(t)定义的输入304到达ADC300。 ADC300基于 时钟输入308上的时钟信号CLK的定时，在输入312上产生相应的数字 信号。输出信号由Xo、 Xp X2、 X3、 X4、 X5 ......定义。如上所述，由于物理限制，ADC300可能无法以期望的性能级别在期望的处理速率下工作。 结果是，可以利用图4的结构分布模数转换器的处理。图4示出了才艮据此处描述的方法和装置的分布式才莫数转换器的示例性 实施例。如所示，输入304向宽带前端(WBFE) 404提供模拟信号X(t)。 WBFE404在接收到的信号上执行处理。WBFE404的输出送入两个或更多ADC408A、 408B、 408C， ......408N，其中N是任何正整数。每个ADC408可以接收由Co、 d、 C2、 CN定义的时钟信号。从主时钟C(t)430产生时 钟信号，主时钟C(t)430被送入WBFE404和分解器440。分解器440配置 为除时钟信号以产生子时钟信号或者产生与主时钟430相关的子时钟信 号。在一个实施例中，分解器440包括分相器、 一个或更多带有分频器的 PLL或者任何可以精确地产生一个或更多子时钟信号的其它i殳备。可以预见，此后称为时钟信号的子时钟信号，可以具有这样的相位， 该相位相对于至少一个其它时钟信号的是N度异相的，并且因此每个 ADC408可以在与其它ADC不同的信号X(t)部分工作。以一个产生4个子 时钟信号的主时钟为例，主时钟信号可以写成「 -2""、 A i)，其中n=0—n國l并且四个独立子时4中信号可以写成<formula>formula see original document page 14</formula>其中每个时钟是90度异相的。结果是，ADC408的输出包括代表模拟信号的数字信号，如所示出的 数字信号分布在基于子时钟信号的N个信道上。因此，第一子信道420输 出采样Xo、 X4、 X8......，而第二子信道424输出数字采样X!、 X5、 X9......。在子信道上的输出以这种形式继续从而根据单独但相关的子时钟将信号 X(t)划分到N个并行信道中。在一个示例性实施例中，每个信道304存在四个A/D转换器，并且每 个时钟C/N具有卯度相移，这样四个时钟信号是90度异相的。这个也可 以称为多相组件时钟信号。这导致每个ADC对模拟信号的不同部分采样 并且允许每个ADC以比图3的实施例更低的速率工作。采样可以出现在 上升时钟沿或者下降时钟沿。这克服了现有技术的缺点从而允许接收到的 信号更精确地被转换为数字信号。可以充分预计为了实现预期的处理而可能出现在图4的系统中的、目 前没有示出的附加处理装置。此外，图4中示出的一个或更多信号路径可 以代表两个或更多并行导体。因此，现有技术的单个高速率ADC可以被两个或更多并行ADC代替， 从而降低了对每个ADC工作速率的要求。这允许由并行ADC408示出的 ADC系统获得满足规定的处理速率和性能级别。尽管此处讨论了缺陷，这 样的配置提供了能够处理高速信号的低成本系统的优势。除了已交错的模拟到数字转换，附加处理可以以分布形式在N个子信 道上出现。但是在A/D转换和在后续处理中，例如在子信道之间的交互或 接口是必需处，或者如果需要将子信道重新整合成串行或并行的统一的信 号时，不希望的失配差别可能出现在每个子信道上，干扰后续处理。在一个示例性实施例中，系统配置为在^f吏用四个信道的以太网环境中 工作，每个信道包括双绞线导体。在该实施例中，每个信道可以被划分为 四个或更多的子信道。因此，在每个信道4吏用四个子信道的实施例中，16 个ADC将处理通过4对双绞线导体接收的信号从而获得需要的性能和处 理速率。在另一个实施例中，每个信道被划分为8ADC子信道从而使用32 个ADC。可以理解，借助16个并行子信道，每个具有类似的但是不同的处理路 径，由于每个处理路径中的细微差异、设备性能、时钟差异和/或各种其它 原因，在16个信道的每个上的信号之间有可能出现变化。在图4的实施例是使用单独A/D转换器的现有技术系统的改进的同 时，它也遭受了由于分布式处理而导致的信号失配缺点。参考图4，来自ADC408A、 408B、 408C, ......408N的每个输出由不同的ADC处理并且在设备410中经历分离的后续处理。结果是在输出信号之间可能存在小差 异导致后续处理或再组合变得复杂或不可行。设备410可以包括任何类型 的处理i殳备。通过举例而不是限制的方式，ADC408可能受到作为制造过程中的细 微变化的结果而引发的小差异的影响，每个ADC408和后续处理设备410 可能基于变化的温度或由于可能因为制造过程中的变化而引发的差异而略 微不同地工作。接下来，即使是由相同的输入信号产生的，来自每个 ADC408和后续处理设备的输出信号可能不相同。在要求精确的系统中， 该差异可能能够足以妨碍例如在重组合设备中的后续处理或成功的重组 合。例如，并行ADC408和后续处理单元410可能引起信号受到增益偏移 或增益误差、偏置偏移或DC偏移，以及偏斜失配。为了帮助理解，增益偏移包括增益级别之间的差异即每个输出信号的 振幅。简言之，每个处理路径，即ADC408和后续处理设备410的组合效 果，可以产生与其它路径上的信号相比具有细微不同幅值的信号。因此， 在并行处理系统中，并行处理路径之间的增益的差异造成了可能妨害后续 处理和/或子信道上的信号的再组合的信号失配。图5A-5C示出了可能由增益偏移、DC偏移或偏斜引起的示例性信号 失配。图5A示出了示例性的期望数字输出信号的图表。如所示，信号部 分504通常是时间上的常量。如图5B中示出的，当信号504 :^皮并行分配到子信道时可以祐束示为 并行ADC结构或后续处理设备的两个或更多输出512、 516、 520、 524。 图5B示出了已经被划分为四部分的信号的理想表示，如果重组合的话这将出现在四个子信道上。因此，原始信号504现在#1由图5B中示出的信 号输出以理想的或期望的格式显示为被分为信号部分512、 516、 520、 524。 这些信号部分512、 516、 520和524可以由不同的但是并行的处理路径产 生。尽管四个部分512、 516、 520、 524被显示为理想的输出数值，即它们 都是完美地匹配的，在实际应用中，不同的处理路径和这些路径上的处理 引发了这些信号中的细微失配。因此，在实际应用中，处理路径上的信号与在可-皮称为子信道的其他 处理路径上的信号相比可能受到信号失配影响。当执4亍后续处理或重组子 信道上的信号时，这些信号失配可能导致错误。图5C示出了作为受到失配影响的重组合信号的结果而产生的信号的 例子。可以看出，由于每个子信道可能具有不同的增益偏移、偏置偏移或 偏斜,信号部分530、 534在时间上通常不为常量(平滑)。此外，信号部分530、 532在时间上幅值发生变化。因此，在临近的信 号部分530、 532之间出现了增益偏移或DC偏移540。逻辑值之间的非垂 直变换544表示偏斜。因此，子信道信号组合后的最终输出随时间变化。 当通信系统的精确性要求增加时，该问题导致错误、不期望的运转和性能 降低。换言之，如果如果四个ADC的每一个的每一个输出由增益数值gx定 义，其中x表示特定ADC，并且每个ADC每个时钟周期产生一个数值， 则输出信号，如果重组合的话，对于同样的输入可以包括四个不同的输出 数值，例如gn g2、 g3、 g4。因此，当重组合时，结果信号可能不期望地包 括4个不同的数值。当并行ADC的数量增加时或当由每个ADC贡献的样 本数量增加时，该问题会导致更坏的结果。由图4中示出的实施例导致的附加可能结果是偏置偏移。与影响采样 的正负翼的幅值的增益偏移相反，偏置偏移移动了整个信号。因此，受到 偏置偏移影响的信号在偏置偏移的方向发生了幅值移动。可以预期，正负 采样值都在偏置偏移的方向上偏置。还可以预期，每个处理路径可以引入 不同的偏置偏移。偏置偏移通过引发每个处理路径响应相同的输入信号而输出不同数值阻碍了系统工作。可以预期，作为分布式ADC处理和在每个子信道上单独出现的其他 处理的结果，通信系统中的一个或更多信号可能相位改变。例如，在多信 道通信系统中，偏斜可能被不希望地被引入，这也干扰了多信道上的信号 之间的相位关系。此外，如果信道被交错为子信道，则偏斜也可被引入子 信道上的信号中。偏斜，可能由于各种原因被引入或出现包括但不限于， 交错的模数转换和/或细微时钟误差。例如，也许不可能或过于昂贵或过于 复杂来产生相位准确的子时钟信号或创造完全相同地工作的ADC。在一些 例子中，集成电路的制造过程可能引发细微失配。此处公开的解决方案可 以在任何环境中发挥作用并解决偏斜，而无论偏斜的起源或原因是什么。为了克服在信道之间可能存在的偏斜，可以预期可以采用图9的结构 来调整子信道上的信号的相位。图9示出了配置为消除或显著降低信道间 偏斜的示例性两信道去偏斜的实施例。尽管在两信道环境下显示，可以预 期用于偏斜校正的本概念可以扩展到任何数量的信道。总体而言，使用一 个或更多滤波器来处理信号从而消除不希望的偏斜。在一个实施例中，一 个或更多滤波器与每个信道相关并且配置为用于执行去偏斜处理。有益的 是，在通信系统中已经提供了特定滤波器来执行緩解除了偏斜之外的信号 异常的信号处理。可以提供这些滤波器的修改或其他滤波器来进行去偏斜 处理。通过增加一个或更多附加滤波器，其偏离了现有4支术中基本上避免 增加通信系统复杂性的动机，和/或延迟了与信道或子信il^目关的处理。除 了此处公开的其他新颖方面，使用 一个或更多配置为FIR滤波器或IIR类 型滤波器的数字滤波器来执行去偏斜处理被视为对现有技术方法的改进。如图9所示，时间交错ADC900被配置为接收和处理模拟信号Sa从 而创建如所显示的、与信道0和信道1相关的数字信号S加和SD1。时钟信产生。前面描述了时间交错ADC卯O的运转，并且因此除了模拟信号被时 间交错为两个输出信号S加和Sin之外不再描述其它相同的部分。可以预 期，未在图9中示出的其他处理设备可能与每个信道或子信道相关并且这些附加处理设备也可能引入信号之间的偏斜。数字信号S加和Sw被提供给一个或更多去偏斜滤波器910、 914、 918、 922。特别地，滤波器HGG (z) 910和滤波器H1G (z) 914处理信号SD0， 而滤波器HM (Z) 918和Hu (z) 922处理信号Sin。滤波器910、 914、 918、 922可以包括任何类型的滤波器或者配置为改变来自时间交错 ADC900的输出的相位或幅值或两者的其它信号处理i殳备。在一个实施例 中，滤波器910、 914、 918、 922包括配置为FIR滤波器或IIR滤波器或 两者的混合体的数字滤波器。此外，根据特定应用和所期望的分辨率，滤 波器910、 914、 918、 922可以具有任何数量的分接头(tap)或滤波器系 数。在一个实施例中，系数包括能改变信号的相位和幅值的标量(scalar), 在一个实施例中，滤波器910、 914、 918、 922配置为緩解信道间偏斜。在 一个实施例中，图9中示出的系统配置为通信系统的一部分并且还配置为 解决在通过信道传输才莫拟信号时出现的符号间干扰。因此，图9中示出的 滤波器结构可以配置为緩解通过信道的信号传输的影响，并且还,皮配置为 緩解偏斜。滤波器918的输出被送入延迟器930,延迟器因此具有送入交汇点932 净 迟的输出，所述交汇点配置为组合延迟器930的输出和滤波器910的 输出。结果信号在输出940上提供并且包括代表Sdo的数字信号，但是在 其他信道处理后，该信号不会受到涉及其他信道的偏斜的影响。交汇点936 组合滤波器914和滤波器922的输出从而创建输出944上的代表信号SD1 的信号，但是该信号不会受到涉及其他处理过的信道的偏斜的影响。交汇 点932、 938可以配置为求和交汇点。在操作中，在时间交错A/D转换和其他处理后，数字信号SDo和Sm 可能受到彼此的偏斜影响并且因此，消除这才羊的偏斜从而获得所期望的处 理或者最终将信号重组合为一个高速率数字信号或两者的结合可能是所期望的。信号Sd。和S!h可以被视为分别包含偶数和奇数采样。在一个实施例中，在工作之前，滤波器910、 918被并行地训练(train)或者作为一 对，同时滤波器914、 922也被并行地排列或者作为一对。结果是，在组合、降低或消除信道间偏斜时，选择滤波器的系数以便改变所接收到的信号以产生输出。还可以预期，滤波器910、 914、 918、 922还可以配置为解决或 减小码间干扰。可以使用任何类型的排列或者适配，例如但是不限于，使 用最小均方算法的适配。本领域的技术人员理解滤波器的适配和训练，因 此此处不进行讨论。在工作中和在训练后，信号SDo被提供给去偏斜滤波器910和去偏斜 滤波器914。在这样的实施例中，滤波器910配置为精确地调整接收到的 信号Sd。的相位从而解决来源于信道0中的偏斜。这样，滤波器910具有 传递函数H卵(z)，其被定义为解决或减小影响信道0 (受害者)的相位 差的传递函数，并且该相位差来源于信道O (来源)。类似地，滤波器918 配置具有传递函数H(n (z),该函数被定义为解决或减小影响信道O且源 于信道1的相位差的传递函数。滤波器918配置为改变信号SD1，这样当 与滤波器910的输出组合时，结果信号与输出944上的信号相比不会受到 偏斜影响。延迟器930用于对准在交汇点932组合的采样从而解决来源于 滤波器910、 914、 918、 922或其他元素的延迟。为了产生输出944上的信号，滤波器914处理信号SD0，同时滤波器 922处理Sm。如前所述，这些滤波器一同改变接收到的信号，这样当滤波 器输出被组合时，来自交汇点936的结果信号与输出940上的信号相比不 会受到偏斜的影响。在一个实施例中，滤波器以多相位形式工作，这样从 其他信道接受滤波后的输入从而因此才艮据全部接收到的信号重构与特定信 道相关的信号将是有益的。通过从其他信道接收输入，所期望的信号可以 被改变为所期望的那样，从而克服以子采样速率处理的影响。在各种其他实施例中，可以预期一个或更多滤波器可以配置为调整信号S加和SjH的幅值或其他方面。还可以预期这些原则可以应用于任何数量的信道并且因此，尽管示出了两个信道，可以预期本原理可以应用于多于 两个信道而不背离后续权利要求书的范围。作为参照图9显示和描述的处 理的结果，高速模拟信号可以被准确和精确地转换为两个或更多时间交错 的数字信号，并且作为结果的时间交错数字信号可以^,皮处理从而消除不希望的偏斜和/或其他不规则。图IO示出了四信道去偏斜系统的一个示例性实施例的框图，如所示， 模拟信号SA被提供给被设置为将高速模拟信号转换为更多数量的时间交 错数字信号的时间交错模数转换器和/或其他处理设备1004。在该示例性实 施例中，如示出的那样，单个模拟输入被交错为四个子信道。尽管没有显 示，可以预期可以在每个子信道上执行附加处理，并且该处理也可能在信 道和/或子信道上的信号中引入偏斜。其他信号不规则也可以被引入。时间 交错其1004的输出包括S加、SD1 、 SD2、 S加四个数字信号。该过程在前 面已经详细地描述过，因此不再赘述。尽管四个信号S加、SD1、 SD2、 So3代表了模拟信号，每个信号期望是 与另一个信号90度异相(对应于四个子信道交错)，但是由于偏斜，每个 信号可能不会以恰当的角度与其他信道上的任何信号异相。例如在临近信 道上的信号之间可能出现88度或89度相位失配而不是90度。结果是，最 好重对准信号来消除或极大地减少偏斜。如所示，信号SD。、 SD1、 SD2、 SD3中的每一个被路由到去偏斜系统1010、 1014、 1018、 1022。特别地，信号S加^l路由到每个去偏斜系统1010、 1014、 1018、 1022。符号Sm。代表从信道0路由到与信道l相关的去偏斜系统的 数字信号SD 。类似地，信号路由路径SD31代表信号SD1从信道1到信道3 的路由。去偏斜系统1010、 1014、 1018、 1022配置为唯一地处理接收到的信号 SD0、 SD1、 SD2、 S加从而产生与其他信号相比不会受到偏斜影响的信号。 结果是，去偏斜系统输出所期望的角度异相。在一个实施例中，去偏斜系统IOIO、 1014、 1018、 1022包括一个或更 多滤波器、求和或求差交汇点、和一个或更多延迟器的组合体。在其他实 施例中，可以预期去偏斜系统IOIO、 1014、 1018、 1022可以包括处理器和 相关软件或任何其他设备或系统。尽管没有显示，通信可能出现在去偏斜 系统之间。还可以预期，去偏斜系统IOIO、 1014、 1018、 1022还可以进一步配置为减小数字信号SDq、 SD1、 SD2、 SD3间的其他失真或不连续，例如但是不限于，幅值差异、增益或偏置设置或，或处理系统内干扰或其他信 号失真。由于包含数字信号SD0、 SD1、 SD2、 Sd3的去偏斜系統1010、 1014、 1018、 1022的处理，去偏斜系统1010、 1014、 1018、 1022的输出包括数字信号S，D0、 S，D1、 S，D2、 S，D3，但没有不希望的信道之间的偏斜。图11示出了四信道去偏斜系统的示例性实施例的详细框图。这仅仅是 一个示例性实施例，并且可以预期本领域的普通技术人员可以获得与该实 施例不同然而没有偏离后续权利要求书的其他实施例。为了帮助理解，详 细描述了 一个信道。尽管与信勤目关的滤波器H可能具有不同的系数数值， 其它信道通常都是以类似方式构造的。所示出的结构可以应用于其他信道， 并且该原则可以扩展到任何数量的信道。尽管没有示出，可以预期时间交 错的才莫数转换器或者任何其他处理系统可以向图11的去偏斜系统提供数字信号Sdo、 Sdi、 Sd2、 Sd3。参考系统1104的信道0，输入S加被提供给滤波器组1108。在图11 中示出的实施例中，滤波器组1108包括配置为处理信号S加从而为信道0-3 中每一个创建单独加工(tailored)的信号的滤波器。因此，滤波器组1108 中的滤波器产生包括信号SDo已经处理版本的输出，并且这些输出由组 1108中的滤波器加工用以减小信道上的信号间的偏斜。例如，滤波器Hoo 的输出包括信号SDo的主要部分以及可选程度的处理。滤波器Hw产生包 括信号SD0已经处理版本的输出，该输出被制造从而补充或改变信道1上 的信号。滤波器1120产生包括信号SD0已经处理版本的输出，该输出#> 工从而补充信道2上的信号。滤波器H邓产生包括信号SD。已经处理版本 的输出，该输出^口工从而补充信道3上的信号。滤波器Hoo的输出被提供给可以包括求和交汇点的交汇点组1120。组 1120包括一个或更多被配置为组合带有来自其他信道，在本实施例中位信 道1、 2和3的补充信号的滤波器H的的输出的交汇点。延迟器1124向交汇点组1120提供信号SD1的已滤波版本的延迟后版 本。延迟器1128向交汇点组1120提供信号SD2的已滤波版本的延迟后版本。延迟器1132向交汇点组1120提供信号SD3的已滤波版本的延迟后版 本。交汇点组1120的输出包括信号SD。的改变后的版本。与其他信道1-3 相关的滤波器、求和交汇点和延迟器的配置基本与为信道O而描述的那些 相同，并且因此不再详细描述。在以示出的方式对每个信道进行的处理出现后，并且通过对滤波器 Hxx的训练和适配，输出1140、 1144、 1148、 1152上的结果信号不会受到 偏斜影响或者偏斜被显著緩解。偏斜的程度可以由滤波器H的复杂度和系 统的特定需要控制。在工作中，滤波器净皮训练为产生信号，当该信号与来自交汇点组中的 其他信道的已过滤信号组合，以及如所示出的那样在时间交错采样之间保 持对准时，不会受到偏斜的影响。这个引发了子信道之间已知和预期程度 的相位差异。在一个实施例中，滤波器H。。 、 H(n 、 H02 、 H。3被一同训 练从而在输出1140产生所期望的信号。可以基于决定设备的误差项而进行 训练，例如可以从后续信号反馈的限制器(未在图11中示出)。例如，在 特定实施例中，可以产生相位误差反馈信号并且^Jt用以训练和适配。此 夕卜，滤波器可以被训练为解决或减小其他不需要的失真，例如但是不限于， 源自时间交错ADC或符号间干扰的增益失配。还可以预期，除了不同信道上的信号之间的偏斜失配之外，其它因素 可以不希望地影响信号。例如，可能出现增益失配和DC偏移。图6示出了配备緩解增益偏移和DC偏移的通信系统的示例性实施例。 与图4相比，类似的组件以相同的参考标记示出。在该示例性实施例中， 信道被划分或交错为两个或更多子信道。如所示，输入信号X(t)首先被 WBFE404处理， 皮提供给配置为执行时间交错ADC和/或其他处理 的诏:备600。可以预期，在示出的实施例中，i史备600可以包括4个ADC， 每个ADC可以在比输入信号X(t)低的速率工作。在一个实施例中，该速 率是不采用并行处理设置情况的速率的1/N,其中N是子信道的数量。处理i殳备600的输出,皮iii^DC环(DCL )604A、604B、604C......604N，其中N代表了子信道的数量并且可以包括任何正整数。DCL604包括配置 为从每个子信道上的信号中消除或緩解偏置偏移的处理装置。通过消除偏 置偏移，在后续处理和信号重组合中改善了准确性，如果正是这样需要的 就可以实现。术语偏置偏移定义为意味着在子信道之间比较时偏置电平的 差异，与参考值相比时偏置电平的差异或者两者一起。此处描述的方法和 装置可以被配置为緩解或补救各种形式的偏置偏移。在一个实施例中，DCL604估计信号的均值，并且基于均值从信号中 消除不希望的偏置偏移，也就是消除均值不同的信号部分。在一个实施例 中，DCL被实现为高次滤波器。下面显示和讨论了 DCL604的示例性实施 例。在该示例性实施例中，DCL604的输出^L提供给并由两个或更多子信道增益适配补偿模块(SCGMC) 608A、 608B、 608C ......608N处理。SCGMC608配置为从每个信道减小或消除增益偏移。增益偏移可以包括子 信道之间的增益差异、相对参考数值的差异以及两者共同。下面将详细讨 论涉及SCGMC608的细节。两个或更多SCGMC608的输出可以连接到或最终iH^数字信号处理 器624。由于DSP624中的处理的实质，希望在由DSP624或其他设备处理 之前最小化或者消除偏置偏移和增益偏移。特别是在如果多个信道上的信 号将^皮重组合或者如果将出现跨信道的处理时。还可以预期，两个或更多SCGMC608的输出可以连接到或最终iHX 用于重组合为一个信号的多路复用器。在一个实施例中，多路复用器将N 个子信道处理成少于N个信道。在一个实施例中，N个子信道4皮混合为用 于后续DSP624处理的单个信道。由于被设备600、DCL604、和SCGMC608 的处理，由MUX输出的信号是信号X(t)的准确数字格式表现。这只是具有偏置偏移和增益偏移緩解的多子信道结构的示例性实施 例。可以预期，本领域的技术人员可以在不背离权利要求的前提下产生替 换实施例。本领域的技术人员可以预期基于在时间交错ADC600的输出中 包含的失真，仅仅采用DCL604或仅仅采用SCGMC608就能实现图6的实施例。作为图6中示出的结构的优点，DCL604和增益緩解设备608可以在 DSP624和ADC及相关处理之间共享。通过共享设备604、 608,可以緩解 与子信道处理相关的增益偏移和偏置偏移。与将偏置偏移和增益偏移与 ADC方面和DSP两者共同相关的可替换实施例相比，图6的实施例利用 共享的结构来获得基本相同或等同的处理优势和效果，同时减少了组件。现在转到图7A，示出了 DCL的示例性实施例。这仅仅是一个示例性 实施例，可以预期本领域的技术人员可以实现与该特定实施例不同的但是 没有背离由权利要求所限定的本发明范围的DCL。对于此处示出的全部实 施例和系统，DCL中的路径和累加器712可以包括两个或更多并行导体或 连接。DCL接收输入704上的信号Xn。输入704i^V交汇点708。交汇点 708包括配置为通过加、减或者其他方式组合两个或更多信号的设备。交 汇点708还接收来自显示在虚线范围中的累加器712的输入，下面将对其 进行详细讨论。交汇点708的输出作为输出716上的输出信号Yn和乘法器724的输入。 乘法器724还接收作为输入的数值a，其中a代表确定累加器712的改变 速率的控制数值。在一个实施例中，乘法器724和数值a控制累加器的训 练速率(rate of training) 。 a的数值可以随时间变化。在另一个实施例中， 控制数值a被提供给累加器712。如所示，乘法器输出连接到或与累加器 712通信。现在描述累加器712。在该示例性实施例中，累加器712包括配置为 求和交汇点的交汇点730和延迟元件734。乘法器724的输出送入交汇点 730。交汇点730也接收延迟元件734的^Jt信号作为输入。交汇点730 的输出送入延迟元件734，其输出是交汇点708的输入。在交汇点708，累 加器输出被从输入信号Xn中减去或移去。在本示例性实施例的工作中，期望输入信号具有为0的信号均值和为 0的偏置偏移。因此，如图7中示出的，DCL消除偏置偏移。输入信号Xn 出现在交汇点708的输入704上，其中减去了累加器数值。假设开始时累加器数值为0，交汇点708的输出随后等于Xn。 Xn数值被提供给乘法器 724，该数值在乘法器处:^皮减少、增加、或与a相关地改变，并且在累加器 712中提供给交汇点730。工作中来自该点处的延迟反馈是O,除非延迟4皮 预载。在一段时间中，由于反馈延迟结构，累加器712产生接近偏置偏移 的数值。随后，将偏置偏移从交汇点708中的输入信号Xn中减去。这样， 偏置偏移被从信号Xn中消除，从而保持Xn的均值在一段时间上都如所希 望的那样为O。当向时间交错ADC的每个输出提供偏置时，偏置被从每个 子信道中消除，这因此提供了此处所描述的优势。在一个实施例中，这提 供了并行子信道的准确组合，从而创建对于一个给定输入数值具有统一和 一致的输出数值组合的输出信号。图7B示出了带有双乘法器的DCL的示例性实施例。图7A的实施例 可以理想地适用于浮点环境，而图7B中示出的实施例理想地适用于定点 环境。术语浮点定义了一种环境，其中数值中的小数点可以浮动，从而允 许表示非常小的数。相反地，术语定点定义了一种环境，其中数值中的小 数点固定在特定点L从而^fb^表示非常小的数。结果是，图7B的系统将 小数字转换为较大的数值从而获得理想的处理，并且随后再将处理后的数 值转换为小数值。定点和浮点数字表示的概念是本领域公知的，因此不再 详细描述。与图7A相比，图7B中的相同元件4皮以相同的附图标记标明。 此外，只讨论图7B与图7A不同的方面。与图7A相反，图7B的实施例包括位于累加器712和交汇点708之间 的第二乘法器750。在该实施例中，提供给第一乘法器724的控制数值包 括w并且提供给笫二乘法器750的控制数值包括的。第二乘法器750使用 数值Of2来缩放累加器712的输出。在一个实施例中，控制数值的代表比 一大的数值，其增加提供给累加器712的反馈数值。这增加了该数值，从 而确保处理在没有引起0数值的舍入误差或相乘操作的情况下而发生。随 后在由累加器712处理后，为了在求和交汇点708中的组合，第二控制数 值tt2将反馈数值降低到合适的级别。可以预期，第二乘法器750还可以包 括一个分解器，其可以被制造为具有与乘法器类似的功能，或者任何配置为获得此处提出的目标的其他装置。图7C示出了用于DC偏移校正的前馈配置的示例性实施例。输入754 连接到均值估计器758和交汇点762。均值估计器758包括配置为计算通 过输入754而接收到的信号Xn的均值的设备。在本领域可以被理解的、为 了执行所希望的功能，在一个实施例中，均值估计器758包括单独的或者 任何组合形式的处理器、逻辑、ASIC、减法器、比较器、求和交汇点、控 制逻辑、软件代码或任何其他元件。在交汇点762，均值估计器758的输 出被从接收到信号Xn中减去，从而从Xn中消除不希望的DC偏移来产生 输出766上的输出信号Yn。可以预期，均值估计器758可以处于或与两个或更多子信道中的一个 或更多相关，从而从子信道消除不希望和不同等级的DC偏移。这样，在 并行处理后，子信道可以被組合。图8A示出了子信道增益失配补偿(SCGMC)系统的示例性实施例。 SCGMC消除或补偿子信道上的信号之间的增益失配。这是一个可能的配 置，因此后续的权利要求书不应被局限于该特定配置。输入804向交汇点 808提供信号Xn。交汇点808包括配置为组合两个或更多信号的设备。交 汇点808还接收来自在虛线范围内示出的累加器812的输入。求和交汇点 808的输出被设置为输出816上的信号Yn，并且作为到绝对值才莫块820的 输入。绝对值模块820计算或产生接收到的信号的绝对值。绝对值模块820 的输出送入交汇点822，其也被作为输入数值T接收。T代表被选定为增 益收敛点的阈值，这样T的数值是累加器在经过多个循环或迭带后收敛的 数值。交汇点822的输出到达乘法器824。乘法器824还接收数值a作为输 入，其中a代表用于决定累加器812的改变速率的控制数值。在一个实施 例中，乘法器824和数值a用于控制训练的速率或者累加器812的改变的 速率。在另一个实施例中，控制数值a被直接提供给累加器816。乘法器 输出连接到或与累加器812通信。现在描述累加器812。在该示例性实施例中，累加器812包括交汇点830和延迟元件834。如前所述，SCGMC中的所有路径和累加器812可以 包括两个或更多并行导体或连接。乘法器824的输出送入交汇点830。交 汇点830还从延迟元件834接收作为输入的反馈信号。求和交汇点830的 输出送入延迟元件834，其输出是到交汇点808的输入。在交汇点808，从 输入信号Xn中减去或消除累加器输出。SCGMC的工作基本与前面描述的DCL的工作类似。可以预期，任何 级别的增益都可以实现或者没有增益，例如SCGMC可以跨越子信道上的 不同信号匹配与每个子信道相关的增益级别，每个子信道对应于两个或更 多并行ADC或时间交错ADC系统的输出，例如在图6中示出的。因此，在工作中，输入信号Xn到达交汇点808处的输入804,其中累 加器输出值被减去。假设开始时累加器值是O，交汇点808的输出随后等 于Xn。 Xn的值被提供给绝对值模块820。绝对值模块820产生所接收到的 信号的代表，其中接收到的信号的负的部分被转换为具有通常相似或相同 的正幅值的正值。来自绝对值模块820的正值在求和交汇点822被与阈值 T组合，并且结果输出被提供给乘法器824并且由控制数值a修正。添加 给反馈的阈值T设置子信道输出816上的增益。这样，所有子信道可以相 同的增益级别建立从而促进为了后续处理或两者而将子信道组合为单一信 道。增益级别可以相对于其他子信道或其他参考值而,皮调整。此后，乘法器输出被提供给累加器812。从延迟元件834到交汇点830 的反馈在该阶段为0，除非预载了数值。随着时间的过去，累加器812产 生近似子信道上的增益偏移的数值。该增益偏移在交汇点808被累加到输 入信号Xn。这样，增益偏移被建立并且可以跨越两个或更多子信道而保持 不变。图8B示出了带有第一和第二乘法器824、 850的SCGMC系统的示例 性实施例。图8A的实施例可以理想地适用于浮点环境中，而图7B中示出 的实施例可以理想地适用于定点环境。定点和浮点数字表示的概念在前面 已经讨论过并且在本领域公知。因此不再详细讨论。与图8A相比，图8B 中的相同元件被以相同的附图标记标示。此外，仅讨论图8B与图8A不同的部分。与图8A相反，图8B的实施例包括处于累加器812和求和交汇点808 之间的第二乘法器850。在该实施例中，提供给第一乘法器824的控制数 值包括Q^，提供给第二乘法器850的控制数值包括叱。第二乘法器850使 用数值Qf2来缩放累加器812的输出。在一个实施例中，控制数值的代表 比一大的数值从而增加提供给累加器812的反馈数值。这允许发生使用定 点表示的可用数值范围的处理，所述定点表示的可用数值范围是在累加器 812用于处理的。通过举例的方法，该缩放可以防止产生零值的舍入误差 或者相乘操作。在被累加器812处理后，第二控制数值《2将累加器输出减小到用于交汇点808中的組合的适当级别。在一个实施例中，控制数值0!2包括一个小于重缩放累加器输出的数值的数值。可以预期，第二乘法器850还可以包 括除法器，该除法器可以被制造为与乘法器具有类似的功能，或者配置为 实现前面提出的目标的任何其他装置或设备。在一个实施例中，如图8A中示出的c^和a2的数值可以被设置为等于 ai/a2的值。在其他实施例中，w和a2的值可以被设置为可以由本领域的技术人员计算的其他数值。还可以预期，用于解决在模数转换后或者信号处理的其他方面，子信 道之间的信号失真或不连续的前面描述的任何一个解决方案可以以组合或 单独的形式实现。因此，去偏斜系统、DCL系统和SCGMC系统可以^L单 独地实现在系统中，或者被实现为组合形式以便适应通信或其他类型系统 的特定需要。尽管描述了本发明的各种实施例，本领域的技术人员应当知道在本发 明的范围中还有^f艮多可能的实施例和实现方式。
权利要求
1.一种用于处理模拟信号从而将模拟信号转换为数字信号的系统，包括时间交错模数转换系统，包括配置为接收模拟信号的输入；两个或更多模数转换器，其中所述两个或更多模数转换器配置为将所述模拟信号的至少一部分转换为两个或更多数字信号；配置为承载所述两个或更多数字信号的两个或更多子信道输出；DC偏移补偿系统，其与至少一个子信道输出相关，配置为接收数字信号并且从接收的数字信号中移除偏置偏移，从而创建至少一个已补偿的数字信号；多路复用器，配置为接收和组合至少一个已补偿的数字信号和至少一个数字信号或者两个或更多已补偿的数字信号，以创建所述模拟信号的数字信号表示。
2. 根据权利要求1所述的系统，其中DC偏移补偿系统包括DC环。
3. 根据权利要求1所述的系统，其中DC偏移补偿系统包括DC环， 所述DC环与每个子信道相关并且配置为对来自所述时间交错模数转换系 统的每个数字信号执4于DC偏移移除。
4. 根据权利要求l所述的系统，其中所述DC偏移补偿系统包括配置 为从数字信号减去所述DC偏移的反馈滤波器。
5. 根据权利要求l所述的系统，其中偏置偏移包括对于恒定输入，从 所述时间交错模数转换系统输出的所述数字信号之间的电压值的差。
6. —种并行模数转换器系统，配置为执行模拟信号的模数转换，包括: 配置为接收模拟信号的输入；两个或更多并行模数转换器，每个才莫数转换器都配置为处理所述模拟 信号，以在两个或更多子信道上产生和输出两个或更多数字信号，其中每 个数字信号代^^模拟信号的至少 一部分；至少一个DC环，配置为处理所述两个或更多数字^f言号中的至少一个，以从所述两个或更多数字信号中的至少一个中移除不希望的偏移。
7. 根据权利要求6所述的系统，其中DC环与每个子信道相关。
8. 根据权利要求7所述的系统，还包括多路复用器，配置为组合来自 每个DC环的输出，以创建代表所必漠拟信号的合成数字信号，其中由于 通过所述两个或更多DC环移除不希望的偏置偏移，所述多路复用器能准 确地组合所述数字信号。
9. 根据权利要求6所述的系统，其中所述DC环包括 配置为产生DC偏移数值的累加器；配置为从一个或更多数字信号中的至少一个中移除DC偏移数值的减 法器。
10. 根据权利要求9所述的系统，还包括配置为接收控制数值的乘法 器，该控制数值被选择用以控制所述累加器的变化速率，
11. 一种用于从才莫数转换器结构中移除两个或更多数字信号中的不一 致的方法，以实现所述两个或更多数字信号的准确重组合，该方法包括接收从所述才莫数转换结构接收到的两个或更多子信道上的两个或更多 数字信号，其中每个数字信号与子信道相关；向偏移补偿系统提供所述两个或更多数字信号；处理所述两个或更多数字信号，以从每个数字信号移除不希望的DC 偏移，从而在通常相似的DC偏移电平建立每个数字信号。
12. 根据权利要求ll所述的方法，其中处理所述两个或更多数字信号 包括将数字信号乘以控制数值，以获得成比例的数字信号； 处理所述成比例的信号，以产生表示所述DC偏移的偏移数值，所述 DC偏移是由与所述子信il^目关的模数转换器产生的；以及从所述数字信号中减去所述偏移数值，以创建没有DC偏移的数字信号。
13. 根据权利要求12所述的方法，还包括在DC偏移补偿之前成比例 改变数字信号的数值来适应于定点处理环境。
14. 根据权利要求ll所述的方法，其中所述偏移补偿系统包括与每个 信道相关的DC偏移补偿模块。
15. 根据权利要求ll所述的方法，其中所述不一致包括源自所*数 转换器结构中的才莫数转换器之间的差异的DC偏移。
16. 根据权利要求ll所述的方法，还包括将所述两个或更多数字信道 上的所述两个或更多数字信号重组合为单个数字信号。
17. —种用于将高频模拟信号转换为数字信号的方法，包括 向一个或更多模数转换器提供所述模拟信号； 将所述模拟信号转换为两个或更多数字信号；从所述一个或更多才莫数转换器接收所述两个或更多数字信号，其中所 述两个或更多数字信号与两个或更多子信道相关；处理至少一个所述数字信号，以在通常相似的偏移电平建立所述两个或更多数字信号的偏移；将所述两个或更多数字信号组合为组合的数字信号，其中由于所述两 个或更多数字信号的通常相似的偏移电平，组合可以准确地发生。
18. 根据权利要求17所述的方法，其中所述偏移电平通常是零DC偏移。
19. 根据权利要求17所述的方法，其中多路复用器执行所述组合。
20. 根据权利要求17所述的方法，其中子信道增益失配补偿处理所述 信号，从而在处理以移除偏移之外，在子信道之间移除增益失配。
21. 根据权利要求17所述的方法，其中两个或更多子信道包括4个子 信道。
22. 根据权利要求17所述的方法，其中两个或更多子信道包括8个子 信道。
23. 根据权利要求17所述的方法，其中该方法出现在工作在CAT5 电缆上的10吉比特通信系统中。
24. 根据权利要求17所述的方法，其中处理至少一个数字信号包括从 所述数字信号中减去DC偏移数值，所述DC偏移数值是由所述两个或更多 转换器之间的不一致引起的。
25. —种配置为执行模拟信号的模拟信号到数字信号转换的模数转换 器系统，包括配置为接收模拟信号的输入；两个或更多并行模数转换器，其每一个配置为处理模拟信号以产生表 示模拟信号的至少 一部分的 一个或更多数字信号；两个或更多子信道增益失配补偿模块，配置为处理所述数字信号以从 所述一个或更多数字信号中移除不希望的增益偏移来创建处理后的数字信 号；以及交换机或多路复用器，配置为接收和组合所述处理后的数字信号，以 创建表示所述模拟信号的信号数字信号。
26. 根据权利要求l所述的系统，其中每个模数转换器与子信道相关。
27. 根据权利要求1所述的系统，其中所述模数转换器是时间交错模 数转换系统的一部分。
28. 根据权利要求l所述的系统，其中所述子信道增益失配补偿模块 包括配置为产生所述增益偏移数值的累加器；配置为从所述一个或更多中的至少一个数字信号中移除增益偏移数值 的减法器。
29. 根据权利要求4所述的系统，还包括配置为接收控制数值的乘法 器，该控制数值净皮选择用以控制所述累加器的变化速率。
全文摘要
本发明涉及并行数字系统中的子信道失真缓解。公开了用于补偿并行处理环境中的增益偏移、偏置偏移和偏斜的方法和装置。该方法和装置可以配置为补偿并行ADC中的子信道信号之间的失配。这实现了子信道上信号的准确组合。该方法和装置可用于具有两个或更多信道的高速数据通信系统中，每个信道都与两个或更多子信道交错。在一个实施例中，DC环处理两个或更多子信道上的信号从而解决和移除不希望的偏置偏移。在一个实施例中，子信道增益失配补偿系统(SCGMC)在处理两个或更多子信道上的信号从而消除和移除不希望的增益偏移。在一个实施例中，诸如并行内插器的偏斜补偿系统处理两个或更多子信道上的信号以便在子信道上移除不希望的偏斜。
文档编号H03M1/50GK101335727SQ20081013149
公开日2008年12月31日 申请日期2008年6月13日 优先权日2007年6月15日
发明者G·A·齐默尔曼, W·W·琼斯 申请人:索拉尔弗拉雷通讯公司