专利名称：振荡器及其驱动电路与振荡方法
技术领域：
本发明涉及一种振荡器，特别是涉及一种可避免时钟信号载入不同频段噪声的振荡器及其驱动电路与振荡方法。
背景技术：
随着科技的日渐发达，电子产品不断的推陈出新，而使电子产品能够
正常的运作，所依靠的就是提供时钟的振荡器(oscillator)。通过振荡器产生准确的时钟，让电子产品内部的芯片可以有顺序的处理其所接收到的数据或信号，并于正确的时间传送至其下一级的电^f各。而石英振荡器(quartzoscillator)不但能提供较为精准的时钟，且同时具有不易受温度、湿度、制程、操作电压等因素干扰的特性，所以电子产品大多会使用石英振荡器来提供其所需要的时钟。
图1为传统振荡器的电路图。请参照图1，振荡器100包括石英晶体101、反相器102、电阻R及电容C。由于石英晶体101本身的机电共振十分稳定，所以振荡器100的动作原理为利用石英晶体101的上述特性，来输出一个较为稳定的时钟信号。但也因如此，石英晶体101好坏会影响振荡器100是否能够起振，以及起振后时钟信号Xtal—out的波形。
一般来说，设计者在设计振荡器100时，无法预先得知使用者所使用的石英晶体101的品质好坏，而为了消除石英晶体101品质差异的影响，而造成振荡器100无法起振的可能，通常在振荡器100内部使用放大倍数较大的反相器102，以便有较大的推力让振荡器100容易起振。
但是使用放大倍数较大的反相器102来说，同样会将经由石英晶体101的起振后时钟信号Xtal—out的振幅给放大，而会导致其波形可能会达到全摆幅(Full Swing)。此全摆幅波形容易载入其他不同频段的噪声，以致可能会导致时钟信号Xtal—out波形的不稳定，进而影响时钟信号Xtal_out的频率。
对于一个振荡器来说，最佳的振荡波形为一个正弦波(Sine)波形，在此波形下最不易有不同频段的噪声载入，且其所提供的时钟信号的频率会最为稳定。然而对使用较大放大倍数反相器的振荡器来说，由于全摆幅波形的影响，若使用的石英晶体品质不良的话，则石英晶体所产生不同频段的噪声会被放大，以至于影响振荡器时钟的波形及频率。
发明内容
本发明提供一种驱动电路，其依据时钟信号或振荡信号的电压电平控制緩冲器的增益值。
本发明还提供一种振荡器，可以避免时钟信号载入不同频段的噪声。
本发明亦提供一种振荡方法，其在时钟信号的振荡稳定后，降低緩冲器的增益值，以避免石英晶体产生的噪声被过度放大。
本发明提出一种驱动电路，适于并联耦接石英晶体，以产生一时钟信号。此驱动电路包括緩冲单元及控制单元。緩冲单元与石英晶体并联，用以放大石英晶体输出的振荡信号作为时钟信号。控制单元耦接緩冲单元，并产生控制信号至緩冲单元。控制单元通过检测时钟信号或振荡信号是否达到石英晶体的振荡条件，决定控制信号的电压电平，藉以控制緩冲单元的增益值。
本发明还提出一种振荡器，其包括石英晶体及驱动电路。驱动电路包括緩冲单元及控制单元。驱动电路并联耦接石英晶体以产生时钟信号。緩冲单元与石英晶体并联，用以放大石英晶体输出的振荡信号作为时钟信号。控制单元耦接緩冲单元，并产生控制信号至緩冲单元。控制单元通过检测时钟信号或振荡信号是否达到石英晶体的振荡条件，决定控制信号的电压电平，藉以控制緩冲单元的增益值。
在本发明的一实施例中，上述控制单元包括第一锁存模块及检测模块。第一锁存模块具有输入端、输出端、触发端及重置端，其中输入端耦接系统电压，触发端接收触发信号，重置端接收重置信号，输出端输出控制信号。第一锁存模块同时依据触发信号及重置信号的电压电平而决定控制信号的电压电平。检测^^块具有输入端、第一输出端及第二输出端，输入端接收振荡信号，第一输出端耦接第一锁存模块的触发端，第二输出端耦接第一锁存模块的重置端，用以依据振荡信号的电压电平决定触发信号及该重置信号的电压电平。在本发明的一实施例中，上述的检测模块包括第一触发器、第二触发器、电阻、第一晶体管及第二晶体管。第一触发器具有第一端及第二端，第一端接收振荡信号，第二端耦接第一锁存模块的触发端，若振荡信号的振幅大于预设值时，则切换触发信号的电压电平。第二触发器具有第一端及第二端，第二端耦接第一锁存模块的重置端。电阻的第一端耦接系统电压。第一晶体管的第一源漏极端耦接电阻的第二端，其第二源漏极端耦接第二触发器的第一端，而其栅极端耦接第一触发器的第二端。第二晶体管的第 一源漏极端耦接第二触发器的第 一端，其第二源漏极端耦接一接地电压，其栅极端耦接第一触发器的第二端。在同一时间中，第一及第二晶体管仅有其中之一能导通，并且在第二触发器在接收接地电压时，第二触发
器切换重置信号的电压电平。
在本发明的一实施例中，上述的緩沖单元包括第一驱动元件及第二驱动元件。第一驱动元件具有第一端、第二端及输出端，其第一端耦接第一锁存模块的输出端，第二端耦接石英晶体，若控制信号的电压电平为高辑逻电压电平，则放大振荡信号。第二驱动元件具有第一端、第二端及输出端，第一端耦接系统电压，第二端耦接石英晶体，用以放大振荡信号。其中第二驱动元件的增益值为1，且第一驱动元件的增益值大于第二驱动元件的增益值。
在本发明的一实施例中，驱动电路还包括电力检测单元，其耦接緩冲单元，并输出检测信号至緩冲单元。电力检测单元依据系统电压是否达到稳定条件决定检测信号的电压电平，藉以控制緩沖单元是否放大振荡信号。
在本发明的一实施例中，上述的控制单元包括第二锁存模块及第三触发器。第二锁存模块的输入端耦接系统电压，其触发端接收触发信号，其重置端耦接电力检测单元，其输出端输出控制信号。第二锁存模块同时依据触发信号及检测信号的电压电平决定控制信号的电压电平。第三触发器的第一端耦接石英晶体，其第二端耦接第二锁存模块的触发端，用以将振荡信号转换为触发信号。
在本发明的一实施例中，上述的緩冲单元包括第三驱动元件、第四驱动元件。第三驱动元件具有第一端、第二端、第三端及输出端，其第一端耦接第二锁存模块的输出端，其第二端耦接石英晶体，其第三端耦接电力检测单元。第三驱动元件同时依据控制信号及检测信号的电压电平决定是否放大振荡信号。第四驱动元件具有第一端、第二端、第三端及输出端，其第一端耦接系统电压，第二端耦接石英晶体，其第三端耦接电力检测单元。第四驱动元件依据检测信号的电压电平决定是否放大振荡信号。其中第四驱动元件的增益值为1，且第三驱动元件的增益值大于第四驱动元件的增益值。
在本发明的 一 实施例中，上述的第 一锁存模块及第二锁存模块皆为锁
存，且此锁存为D型锁存，第一及第二晶体管分别为PMOS与NMOS晶体管，第一、第二、第三及第四驱动元件皆为与非门，以及第一、第二及第三触发器皆为斯密特触发器(Schmitt trigger)。
本发明还提出一种振荡器的振荡方法，适于驱动具有石英晶体的振荡器，以产生时钟信号，此方法包括下列步骤。首先，放大石英晶体输出的振荡信号作为时钟信号。接着，检测时钟信号或振荡信号是否达到石英晶体的振荡条件。最后，依据检测的结果控制放大振荡信号的增益值。
在本发明的 一 实施例中，上述的依据检测的结果控制緩冲单元的增益值的步骤包括若振荡信号的振幅大于预设值，则控制所述增益值；以及，若振荡信号的振幅未大于预设值，则不改变所述增益值。
在本发明的一实施例中，振荡器的振荡方法还包括下列步骤检测系统电压，并判断系统电压是否稳定，若系统电压未稳定，则不放大振荡信号；以及，若系统电压己稳定，则放大振荡信号。
在本发明的一实施例中，上述的振荡条件包括振荡信号的振幅大于预设值。
本发明的振荡器及其驱动电路与振荡方法，通过检测时钟信号或振荡信号来确认石英晶体是否已稳定的振荡，在振荡稳定后，则降低时钟信号放大的增益值，以避免石英晶体产生的噪声被过度放大。藉此，可以避免时钟信号载入不同频段的噪声，以提高时钟信号频率的稳定度。
为使本发明的上述特征和优点能更明显易懂，下文特举实施例，并结合附图详细说明如下。
图1为传统振荡器的电路图。
图2A为本发明一实施例的振荡器的系统方块图。图2B为图2A实施例的振荡器电路图。
图2C为图2B的系统电压、触发信号、重置信号、控制信号、振荡信 号及时钟信号的波形图。
图3A为本发明另一实施例的振荡器的系统方块图。 图3B为图3A实施例的振荡器的电路图。
图3C为图3B的系统电压、检测信号、控制信号、振荡信号及时钟信 号的波形图。
图4为本发明一实施例的应用示意图。 图5为本发明一实施例的振荡方法流程图。 图6为本发明另一实施例的振荡方法流程图。 图7为本发明又一实施例的振荡方法流程图。
附图符号说明
100、 200、 300:振荡器
101、 XI:石英晶体 102:反相器
210、 310:驱动电路
211、 311:緩冲单元
211a、 211b、 311a、 311b:与非门
212、 312:控制单元 212a、 312a:锁存
212b、 212c、 312b:触发器
313:电力检测单元
400:芯片
410:区块
420:物理层区块
C、 Cl、 C2:电容
R、 Rl、 R2:电阻
VCC:系统电压
Ml、 M2:晶体管
S丁Ri:触发信号SRS:重置信号
SC0L:控制信号 Sosc:振荡信号 Scxk:时钟信号 SDT:检测信号
S501 S503、 S601 S604、 S701 S707:步骤流程
具体实施例方式
为了避免振荡器使用品质不良的石英晶体而影响到时钟信号的频率及 波形，于是提出振荡器及其驱动电路与振荡方法，以降低放大振荡信号的 增益值，来改善品质不良的石英晶体所造成的影响。为了使本发明的内容 更为明了 ，以下特举实施例作为本发明确实能够据以实施的范例。
图2A为本发明一实施例的振荡器的系统方块图。请参照图2A,振荡 器200包括石英晶体X1、驱动电路210、电容C1、 C2及电阻R1。驱动电 路210并联石英晶体X1。电容C1耦接于石英晶体X1的一端及接地电压之 间。电容C2耦接于石英晶体X1的另一端及接地电压之间。而电阻R1并 联緩冲单元211。驱动电路210包括緩冲单元211及控制单元212。緩冲单 元211并联石英晶体Xl,用以放大石英晶体X1输出的振荡信号Sosc，将 放大后的信号输出以作为时钟信号Scuc。而电容C2会过滤振荡信号Sosc
的噪声，并且电容C1及电阻R1会利用其电气特性来修正时钟信号Sclk的
波形，以使时钟信号Sc!x的波形更趋近于弦波(Sine)。同时，电阻R1会决
定该控制信号的直流电压电平。接着，时钟信号ScLK会经由石英晶体XI
再转换为振荡信号Sosc，而转换后的振荡信号Sosc会再被緩冲单元211放 大以作为时钟信号ScLK,藉此让振荡器200产生振荡。
控制单元212耦接緩冲单元211，并产生控制信号ScoL至緩冲单元211。 控制单元212通过检测时钟信号Scuc或振荡信号Sosc是否达到石英晶体Xl 的振荡条件，决定控制信号Scm的电压电平。緩冲单元211则依据控制信 号Scx^的电压电平来控制其放大的增益值。此振荡条件例如为振荡信号 Sosc的振幅大于预设值，或时钟信号Scuc的振幅大于预设值，而此预设值 可以设定为足以驱使控制单元211切换控制信号ScoL电压电平时的振幅，举例来说，当振荡器200刚接收到电源时，振荡信号S。sc的振幅约为 零，并且由于緩冲单元211会反相放大振荡信号Sosc的振幅，使得振荡器 200开始起振，而振荡信号Sosc的振幅亦会逐渐增加。而为了使振荡器200 能够快速起振，在起振阶段緩冲单元211使用较大的增益，在此假设緩冲 单元211最大的增益值为10,而此最大的增益值可依据使用者所需而加以 更动。在振荡信号Sosc的振幅未达到预设值时，代表振荡器200尚未稳定 的振荡。此时振荡器200仍需较大的增益来加速石英晶体X1起振，则控制 单元212输出具有逻辑高电压电平(例如为系统电压VCC)的控制信号SC0L。 当緩沖单元211接收到具有逻辑高电压电平的控制信号ScoL时，代表振荡 器200仍需较大的增益，所以緩冲单元211会调整其增益值为10。
在起振一段时间后，振荡信号Sosc的振幅会大于预设值，就代表石英 晶体X1的振荡己稳定。此时振荡器200只需低倍的增益来维持振荡，则控 制单元212会输出具有逻辑低电压电平(例如为接地电压)的控制信号SC0L。 当緩冲单元211接收到具有逻辑低电压电平的控制信号ScoL时，代表振荡 器200不需较大的增益，所以緩冲单元211将其增益值会调低(例如增益值 为1),以供振荡器200维持振荡。藉此，振荡器200在振荡稳定后，可避
免过度放大石英晶体X1所产生不同频段的噪声，以避免时钟信号Scuc载入
上述的噪声。
另外，要注意的是，上述的实施方式虽然是假设緩冲单元211在振荡 器200刚起振时的增益值为10，而在振荡器200稳定振荡后，緩冲单元211 的增益值为1，但是上述的例子仅是一种实施方式。任何本领域的技术人员 可以根据本发明的精神设计緩冲单元211在振荡器200刚起振时的增益值 与緩冲单元211在振荡器200稳定振荡后的增益值。此外，上述的实施方 式虽然是假设当緩冲单元211接收到具有逻辑高电压电平的控制信号SC0L 时，代表振荡器200仍需较大的增益，但是上述的例子仅是一种实施方式。 任何本领域的技术人员可以根据本发明的精神设计控制信号SC0L的信号意 义。
在此可再举一实施例，以使本领域的技术人员更能理解上述实施例的 实施方式。图2B为图2A实施例的振荡器电路图。请参照图2A与图2B， 在本实施例中，緩冲单元211包括第一驱动元件211a及第二驱动元件211b, 在此驱动元件以与非门为例以说明，但本领域的技术人员，亦可以一或门(输入端皆接上非门)或其他等效于与非门的逻辑电路等来代替。在此为了方便
解说，第二与非门211b的增益值设定为1,并且第一与非门211a的增益值 会大于第二与非门211b的增益值，在此第二与非门211b的增益值设定为 10,其中与非门211a及211b的增益值可依设计时的需求加以更动。控制单 元212包括第一锁存模块212a及检测模块212d。而检测模块212d包括第 一触发器212b、第二触发器212c、第一晶体管M1、第二晶体管M2及电阻 R2。其中，第一锁存模块212a以D型锁存为例以说明，第一晶体管M1及 第二晶体管M2例如分别为PMOS与NMOS晶体管，第一触发器212b及第 二触发器212c例如为斯密特触发器(Schmitttrigger)。
第一触发器212b具有第一端及第二端，其第一端耦接石英晶体Xl,其 第二端耦接锁存212a的触发端CK。电阻R2的第一端耦接系统电压VCC, 其第二端耦接第一晶体管Ml的源极端。第一晶体管Ml的漏极端耦接第二 触发器212c的第一端，其栅极端耦接第一触发器212b的第二端。第二晶体 管的漏极端耦接第二触发器212c的第一端，其源极端耦接接地电压，栅极 端耦接第一触发器212a的第二端。
锁存212a具有输入端D、反相输出端g、触发端CK及重置端RS，其 输入端D耦接系统电压VCC,其触发端CK耦接第一触发器212b的第二端 以接收触发信号Strj,重置端RS耦接第二触发器212c的第二端以接收重 置信号SRS。第一与非门211a具有第一端、第二端及输出端，其第一端耦 接第一锁存212a的反相输出端^以接收控制信号Scol,其第二端及输出端 并联耦接石英晶体X1。第二与非门211b具有第一端、第二端及输出端， 其第一端耦接系统电压VCC，其第二端及输出端并联耦接石英晶体X1。
图2C为图2B的系统电压VCC、触发信号STRI、重置信号SRS、控制 信号Scm、振荡信号Sosc及时钟信号Scuc的波形图。请参照图2B及图2C, 振荡器200在系统电压VCC开始升高时，其内部元件同样会对应当时系统 电压VCC的电压电平而产生电压，而触发器212b、 212c则会预设输出逻 辑低电压电平。在系统电压VCC上升至稳定的时，代表振荡器内的元件已 开始正常运作。此时，因触发器212c预设输出逻辑低电压电平(亦即重置信 号Srs),使得锁存212a为重置状态，亦即锁存212a的输出端Q会输出逻 辑低电压电平，锁存212a的反相输出端5会输出逻辑高电压电平(亦即控制
信号Scol)。
14在緩冲单元211中，此时的与非门211a的第一端会接收到具有逻辑高 电压电平控制信号Scm,使得与非门211a会反相放大其第二端接收到的振 荡信号Sosc。因与非门211b的第一端耦接系统电压VCC(视同接收逻辑高 电压电平)，故与非门211b会反相放大其第二端接收到的振荡信号Sosc。此 时緩冲单元211中的与非门211a及211b皆会反相放大振荡信号Sosc,使 緩冲单元211 i文大的增益值会为与非门211a及与非门211b增益值的总和 (亦即增益值为11)。藉由放大振荡信号Sosc以加速石英晶体Xl的起振。
再接着往下看，虽然緩冲单元211放大的增益值为11,但由于一开始 的振荡信号Sosc的振幅几乎为零，所以一开始的振荡信号Sosc及时钟信号 Scuc的振幅较小。在经由石英晶体Xl多次谐振及缓冲单元211多次放大后， 振幅会逐渐被放大。在振荡信号Sosc信号的振幅放大到其波峰及波谷的电 压电平足以驱使触发器212b改变其输出的电压电平时，振荡信号Sosc会使 得触发器212b产生波形为狭窄的方波状或脉冲状的触发信号STRI，其中此 时振荡信号Sosc的振幅的足以驱使触发器212b改变其输出触发信号STRI 的电压电平时，同时间接地使触发器212c切换其输出重置信号SRs的电压
电平，表示此时的时钟信号S(xk或振荡信号Sosc达到石英晶体Xl的振荡条件。
再请参见图2B以及图2C的触发信号Str!及重置信号Srs，在触发信号 STRi的电平于逻辑高电压电平H!时，因晶体管M1为逻辑低电压电平导通， 而晶体管M2为逻辑高电压电平导通，所以此时晶体管M2导通，使得接地 电压传送到触发器212c。因触发器212c预设输出逻辑低电压电平，所以在 接收到接地电压之前重置信号SRs的电压电平为逻辑低电压电平。在接收到 接地电压时，驱使触发器212c会切换重置信号SRs的电压电平为逻辑高电 压电平，其波形如图2C中的重置信号Srs所示，另外，在图2C中，重置 信号SRs由逻辑低电压电平变成逻辑高电压电平的时间延迟的产生，乃是由 于晶体管M2于晶体管Ml导通时会进行充电，于触发信号S^切换其电压 电平后，晶体管M1会呈现不导通而晶体管M1会导通以进行放电，等到晶 体管M2与Ml连接端的电压电平经放电以降低到足以驱使触发器212c切 换其输出重置信号SRs的电压电平时(例如为接地电压)，方才使得控制信号 SCOL的电压电平切换为逻辑低电压电平。
接着，再参见触发信号Sm,于上述逻辑高电压电平后的逻辑低电压电平"。此时，晶体管Ml为会因为逻辑低电压电平而导通，使得系统电压 VCC会经由电阻R2传送到触发器212c,但由于电阻R2产生了压降，让传 送到触发器212c的电压电平不足以驱使触发器212c切换重置信号SRS的电 压电平。在触发信号S^的逻辑高电压电平让重置信号SRs的电压电平切换 至逻辑高电压电平后，触发信号STRI的逻辑高电压电平便无法再改变重置 信号SRS的电压电平，使得重置信号SRS的电压电平会被保持于逻辑高电压 电平。
请再看到图2B以及图2C的触发信号Str!及重置信号Srs，触发信号 STRI的脉冲波形会一直传送到锁存212a，以触发锁存212a将其输入端D接 收的系统电压VCC会传送到其输出端Q。而在重置信号SRs的电压电平切 换到逻辑高电压电平之前，由于重置信号SRs处于逻辑低电压电平，让锁存 212a处于重置状态，使得锁存212a的输出端Q会输出逻辑低电压电平，其 反相输出端5会输出逻辑高电压电平。在重置信号SRs的电压电平切换到逻 辑高电压电平时，若触发信号STw触发锁存212a,则锁存212a会将其输入 端D接收的系统电压VCC会传送到输出端Q，使锁存212a的输出端Q输 出系统电压VCC(可视为逻辑高电压电平)，而锁存212a的反相输出端g会 输出逻辑低电压电平(亦即控制信号Scol)。
而具有逻辑低电压电平的控制信号ScoL传送到与非门211a的第一端 时，会使得与非门211a的输出端会呈现浮接状态(floating),亦即与非门211a 与时钟信号Scuc呈现断开，使得与非门211 a无法再反相放大振荡信号Sosc。 以致于此时緩沖单元只剩与非门211在运作，而緩沖单元的增益值会变成1。 藉此，可避免因信号过度放大或因石英晶体品质不良所产生的噪声，以避 免时钟信号Sclk因载入上述的噪声而使影响其频率及波形。
在另外的一些实施例中，振荡器200的緩沖单元2U亦可于起振时只 利用与非门211a来反相放大振荡信号Sosc,而在振荡稳定后才切换为利用 与非门211b来反相放大振荡信号Sosc。当然，在这些另外的实施例中同样 可依据振荡的稳定与否来决定控制緩冲单元2U的增益值。
另外，由于在系统电压VCC未稳定之前，其电路的运作相对也会不稳 定，若电路设计不良的话，会使得振荡器产生不良的影响，故在实施例中 可加入电力检测单元，以控制緩冲单元在系统电压VCC稳定之后才开始运 作。图3A为本发明另一实施例的振荡器的系统方块图。请参照图2A及图3A，其最大的不同在于振荡器300中的电力检测单元313,而緩沖单元M1 及控制单元312与振荡器200中的緩冲单元211及控制单元212运作方式 类似，故在此与振荡器200相似的运作方式在此则不再赘述。
电力检测单元313耦接緩沖单元311,以输出检测信号Sdt至緩冲羊元 311,并且依据系统电压VCC稳定与否来决定检测信号SoT的电压电平，藉 以控制緩冲单元311是否放大振荡信号Sqsc，其中可依据系统电压VCC是 否达到预设值来判断系统电压VCC是否稳定。举例来说，当系统电压VCC 未稳定时，电力检测单元313会传送具有逻辑低电压电平的检测信号SDT 至緩冲单元311。此时緩冲单元311在接收到具有逻辑低电压电平的检测信 号Sdt后，则不放大振荡信号Sosc。反之，当系统电压VCC己稳定时，电 力检测单元313会传送具有逻辑高电压电平的检测信号Sdt至緩沖羊元 311。此时緩冲单元311在接收到逻辑高电压电平的检测信号Sdt后，则才 会放大振荡信号Sosc。藉此，可避免振荡器在系统电压VCC不稳定时运作， 以加速振荡器300起振的速度。
以下则再提一实施例，以详细地解说振荡器300的实施方式。图3B为 图3A实施例的振荡器的电路图。请参照图3A及图3B，在本实施例中，緩 冲单元311包括第三驱动元件311a及第四驱动元件311b，在此驱动元件以 与非门为例以说明。控制单元包括第二锁存模块312a及第三触发器312b。 其中第二锁存模块312a以D型锁存为例以说明，第三触发器312b例如为 斯密特反相触发器。而电力检测单元的实施方式众多，例如以斯密特触发 器实现，或其他本领域的技术人员所周知的实施方式。在此为了方便解说， 与非门311b的增益值例如为l，并且与门311a的增益值会大于与非门311b 的增益值，故在此与非门311a的增益值以10为例。
锁存312a的输入端D耦接系统电压VCC，其触发端CK耦接触发器 312b以接收触发信号STRI，其重置端RS耦接电力检测单元313以接收检测 信号sDT，其反相输出端^耦接与非门311a以输出控制信号ScoL至与非门 311a。 312b触发器的第一端耦接石英晶体Xl以接收振荡信号Sosc,其第二 端耦接锁存312a的触发端CK以提供触发信号STw。与非门311a具有第一 端、第二端、第三端及输出端，其第一端耦接锁存312a的反相输出端^以 接收控制信号Scol，其第二端耦接电力检测单元313以接收检测信号SDT, 其第三端及输出端并联耦接石英晶体XI。第二与非门311b具有第一端、第二端、第三端及输出端，其第一端耦接系统电压VCC,其第二端耦接电
力检测单元313以接收检测信号SDT，其第三端及输出端并联耦接石英晶体 XI。
图3C为图3B的系统电压VCC、检测信号SDT、控制信号Scol、振荡 信号Sosc及时钟信号Scuc的波形图。请参照图3B及图3C,在本实施例中， 电力检测单元313会先检测系统电压VCC是否已稳定，若系统电压VCC
未稳定，则检测信号SoT的电压电平会为逻辑低电压电平。此具有逻辑低电
压电平的检测信号SoT会致使锁存312a重置，以使锁存312a的反相输出端 ^输出的控制信号ScoL为逻辑高电压电平。相同地，与非门311a及311b 亦接收到具有逻辑低电压电平的检测信号SDT，使与非门311a及311b的输 出端会呈现浮接状态，以致与非门311a及311b无法反相放大振荡信号Sosc。 如图3C所示波形，所以在系统电压VCC上升时候，控制信号Scol、振荡 信号Sosc及时钟信号Scnc的电压电平对应当时的系统电压VCC的电压电 平。
再往下看，在系统电压VCC呈现稳定时，电力检测单元313输出电压 电平为逻辑高电压电平的检测信号SDT。此时，锁存312a虽不为重置状态， 但因此时的振荡信号Sosc亦无法驱使驱动器312b切换触发信号Sra的电压 电平，亦即锁存312a的输入端D所接收的系统电压VCC不会传送至输出 端Q，以至锁存312a的反相输出端Q维持原本输出的逻辑高电压电平作为 控制信号ScoL的电压电平。而与非门311a及311b在接收到具有逻辑高电 压电平的检测信号SDT时，311b会开始反相放大振荡信号Sosc。接着若具 有逻辑高电压电平的控制信号ScoL传送到与非门311a，与非门311a会开始 反相放大振荡信号Sosc。至此，緩沖单元311会开始放大振荡信号Sosc以 让振荡器300开始起振，而此时緩沖单元311的增益值会等于与非门311a 及311b增益值的总和(亦即增益值为11)。
再参见图3C,当振荡器300开始起振时，振荡信号Sosc及时钟信号SCLK 一样会由无到有，并且其振幅会逐渐变大，以至趋近全波幅。请看到图3B, 当振荡信号Sosc的振幅大到可以驱使触发器312b切换触发信号STRI的电压 电平时，触发信号STRI的电压电平会由逻辑低电压电平切换到逻辑高电压 电平，并且此切换的动作会触发锁存312a以将系统电压VCC(视同逻辑高 电压电平)传送到其输出端Q,而锁存312a的反相输出端^输出逻辑低电压电平作为控制信号ScoL的电压电平。当与非门311a的第一端接收到具有逻 辑低电压电平的控制信号Scm时，使与非门311a的输出端呈现浮接状态， 以至于与非门311a无法再反相放大振荡信号Sosc。此时緩冲单元311只剩 与非门311b在运作，亦即緩沖单元311的增益值变成1。
上述实施例可以应用以整合至芯片中。图4为本发明一实施例的应用 示意图。请参照图4，图4为芯片400的区块图，而上述诸实施例的緩冲单 元、控制单元及电阻，甚至是电力检测单元皆可整合为区块410,而接脚 Xin及Xout耦接石英晶体的两端，及各自耦接电容C1及C2，而振荡器所 产生的时钟信号Scxk会提供至芯片400的物理层(PHY)区块，以使芯片可正 常运作。
从另一观点来看，上述诸实施例可汇整为振荡方法，下面再提出一些 实施例，以说明本发明实施例的振荡方法。图5为本发明一实施例的振荡 方法流程图。请参照图5，本实施例的振荡方法可应用于图2A的振荡器。 首先，在步骤S501中，会先放大石英晶体输出的振荡信号，以作为时钟信 号，此时振荡信号放大的增值为高增益值(例如增益值为10)。接着，步骤 S502会检测时钟信号或振荡信号是否达到石英晶体的振荡条件。最后，在 步骤S503中，会依据步骤S502的检测结果来控制放大振荡信号的增益值。
举例来说，若时钟信号及振荡信号皆未达到石英晶体的振荡条件时， 则不变动振荡信号放大的增益值(亦即增益值为10);反之，若时钟信号或振 荡信号已达石英晶体的振荡条件时，则降低振荡信号放大的增益值(例如增 益值为1)。因此，在石英晶体在振荡稳定之前，会使用高增益值放大振荡 信号，以加速石英晶体的起振。在石英晶体振荡稳定之后，会使用低增益 值放大振荡信号，以避免因信号过度或因石英晶体品质不良所产生的噪声。 而上述的使用低增益放大振荡信号的行为在石英晶体稳定振荡后仍是持续 进行的，而此持续进行放大振荡信号的行为如同图2C的振荡信号Sosc稳定 振荡的波形。
进一步来说，可再提一实施例的振荡方法来详细说明图5实施例的一 种实际操作方式，且此振荡方法可应用于图2B的实施例。图6为本发明另 一实施例的振荡方法流程图。请参照图6，在本实施中，同样地先会执行步 骤S601,以放大石英晶体输出的振荡信号作为时钟信号，而振荡信号放大 的增益值例如为10，并且放大振荡信号的行为仍是持续进行的。接着，步骤S602会检测振荡信号的振幅。接着步骤S603会判断振荡信号的振幅是
否大于预设值，此预设值例如为时钟信号S(XK于全摆幅波形振幅的二分之
一，但此预设值可以随不同的需要而做调整。若步骤S603的判断结果为 r否」，亦即此时振荡信号的振幅未大于预设值，则再回到步骤S602,以 持续检测振荡信号的振幅。当振荡信号的振幅大于预设值时，则步骤S603 的判断结果为「是」，接着会执行步骤S604，以降低放大振荡信号的增益 值，例如将增益值降为1。
以图5实施例而言，其另外的实施方式亦可检测时钟信号的振幅或同 时检测时钟信号与振荡信号，通过检测时钟信号或振荡信号的方式，来确 认石英晶体是否已稳定的振荡，以依据振荡的稳定与否来控制放大振荡信 号的增益值。
另外，依据振荡器300，可再提出一个能检测系统电压的实施例。图7 为本发明又一实施例的振荡方法流程图。请参照图7，在本实施例中，首先 步骤S701会检测系统电压，接着步骤S702会判断系统电压是否稳定。若 系统电压未稳定时，步骤S702的判断结果会为r否」，接着执行步骤S703， 以使振荡信号不被放大。然后再回到步骤S701,以持续检测系统电压。在 系统电压未稳定之前，此方法会持续执行步骤S701 S703。当系统电压稳定 时，此时步骤S702的判断结果会为「是」，接着会执行步骤S704，以放大 振荡信号，在此，放大振荡信号的增益值例如为10,并且在此之后，放大 振荡信号的行为会持续进行。接着，步骤S705会检测振荡信号的振幅。然 后，步骤S706会判断振荡信号的振幅是否大于预设值，此预设值例如为时 钟信号于全摆幅波形振幅的二分之一。若步骤S706的判断结果为「否J , 亦即此时振荡信号的振幅未大于预设值，则再回到步骤S705，以持续检测 振荡信号的振幅。当振荡信号的振幅大于预设值时，则步骤S603的判断结 果会为「是」，接着会执行步骤S707，以降低放大控制振荡信号的增益值， 例如将增益值降为1。此外，值得说明的是此方法可以一固件或硬件来实施。
综上所述，本发明的振荡器及其驱动电路与振荡方法，会先检测系统 电压是否稳定，来决定是否放大振荡信号，在系统电压稳定后，才放大振 荡信号以加速石英晶体起振。接着通过检测时钟信号或振荡信号来确认石 英晶体是否已稳定的振荡，在振荡稳定后，则降低放大振荡信号的增益值， 以避免石英晶体产生的噪声被过度放大。藉此，可加速石英晶体起振的速度，并且可避免放大石英晶体的噪声被过度地放大，而使时钟^号不会被 载入不同频段的噪声，以提高时钟信号频率的稳定度。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，本领域 的技术人员，在不脱离本发明的精神和范围的前提下可作若干的更动与润 饰，因此本发明的保护范围以本发明的权利要求为准。
权利要求
1.一种驱动电路，适于并联耦接一石英晶体，以产生一时钟信号，包括一缓冲单元，与该石英晶体并联，用以放大该石英晶体输出的一振荡信号作为该时钟信号；以及一控制单元，耦接该缓冲单元，并产生一控制信号至该缓冲单元，该控制单元通过检测该时钟信号或该振荡信号是否达到该石英晶体的一振荡条件以控制该缓冲单元的增益值。
2. 如权利要求1所述的驱动电路，其中该振荡条件包括该振荡信号的振幅大于一预设值。
3. 如权利要求2所述的驱动电路，其中该控制单元包括一第一锁存模块，具有一输入端、 一输出端、 一触发端及一重置端，其中该输入端耦接一系统电压，该触发端接收一触发信号，该重置端接收一重置信号，其中该第一锁存模块同时依据该触发信号及该重置信号的电压电平而决定该控制信号的电压电平，并于该输出端输出该控制信号；以及一检测才莫块，具有一输入端、 一第一输出端及一第二输出端，该输入端接收该振荡信号，该第一输出端耦接该第一锁存模块的触发端，该第二输出端耦接该第一锁存模块的重置端，用以依据该振荡信号决定该触发信号及该重置信号的电压电平。
4. 如权利要求3所述的驱动电路，其中该第一锁存模块为一锁存。
5. 如权利要求4所述的驱动电路，其中该锁存为一 D型锁存。
6. 如权利要求3所述的驱动电路，其中该检测模块包括一第一触发器，具有一第一端及一第二端，该第一端耦接该石英晶体，该第二端耦接该第一锁存模块的触发端，若该振荡信号的振幅大于该预设值时，则切换该触发信号的电压电平；一第二触发器，具有一第一端及一第二端，该第二端耦接该第一锁存模块的重置端；一电阻，其第一端耦接该系统电压；一第一晶体管，其源极端耦接该电阻的第二端，其漏极端耦接该第二触发器的第一端，其栅极端耦接该第一触发器的第二端；以及一第二晶体管，其漏极端耦接该第二触发器的第一端，其源极端耦接一接地电压，其栅极端耦接该第一触发器的第二端；其中在同一时间中，该第一及该第二晶体管仅有其中的一导通，并且在该第二触发器接收该接地电压时，该第二触发器切换该重置信号的电压电平。
7. 如权利要求6所述的驱动电路，其中该第一及该第二晶体管分别为一PMOS与NMOS晶体管。
8. 如权利要求6所述的驱动电路，其中该第一及该第二触发器皆为一斯密特触发器。
9. 如权利要求3所述的驱动电路，其中该緩冲单元在接收该控制信号后，会以一较低于接收该控制信号前的增益运作。
10. 如权利要求9所述的驱动电路，其中该緩冲单元包括多个驱动元件，其中该些驱动元件皆用以放大该振荡信号，且在该緩冲单元接收到该控制信号后，部份的该些驱动元件会与该石英晶体断开。
11. 如权利要求9所述的驱动电路，其中该緩冲单元包括一第一驱动元件，具有一第一端、 一第二端及一输出端，该第一端耦接该第一锁存模块的输出端，该第二端耦接该石英晶体，若该控制信号的电压电平为一预设电压电平，则放大该振荡信号；以及一第二驱动元件，具有一第一端、 一第二端及一输出端，该第一端耦接该系统电压，该第二端耦接该石英晶体，用以放大该振荡信号；其中，该第一驱动元件的增益值大于该第二驱动元件的增益值。
12. 如权利要求11所述的驱动电路，其中该预设电压电平为逻辑高电压电平。
13. 如权利要求11所述的驱动电路，其中该第一及该第二驱动元件皆为一与非门。
14. 如权利要求1所述的驱动电路，还包括一电力检测单元，耦接该緩冲单元，并输出一检测信号至该緩冲单元，其中该电力检测单元是依据该系统电压是否达到 一预设值以通过该检测信号指示该緩冲单元是否放大该振荡信号。
15. 如权利要求14所述的驱动电路，其中该控制单元包括一第二锁存模块，其输入端耦接一系统电压，其触发端接收一触发信号，其重置端耦接该电力检测单元，其输出端输出该控制信号，其中该第二锁存模块同时依据该触发信号及该检测信号的电压电平决定该控制信号的电压电平，于其输出端输出该控制信号；以及一第三触发器，其第一端耦接该石英晶体，其第二端耦接该第二锁存模块的触发端，才艮据该振荡信号产生该触发信号。
16. 如权利要求15所述的驱动电路，其中该第二锁存模块为一锁存。
17. 如权利要求16所述的驱动电路，其中该锁存为一D型锁存。
18. 如权利要求15所述的驱动电路，其中该第三触发器为一斯密特反相触发器。
19. 如权利要求15所述的驱动电路，其中该緩冲单元包括一第三驱动元件，具有一第一端、 一第二端、 一第三端及一输出端，其中该第 一端耦接该第二锁存模块的输出端，该第二端耦接该石英晶体，该第三端耦接该电力检测单元，而该第三驱动元件同时依据该控制信号及该检测信号的电压电平决定是否放大该振荡信号；以及一第四驱动元件，具有一第一端、 一第二端、 一第三端及一输出端，其中该第一端耦接该系统电压，该第二端耦接该石英晶体，该第三端耦接该电力检测单元，而该第四驱动元件依据该检测信号的电压电平决定是否放大该振荡信号；其中，该第三驱动元件的增益值大于该第四驱动元件的增益值。
20. 如权利要求19所述的驱动电路，其中该第三及第四驱动元件皆为一与非门。
21. 如权利要求1所述的驱动电路，其中该控制单元藉由该控制信号的电压电平控制该緩冲单元的增益值。
22. —种振荡器，包括一石英晶体；一驱动电路，并联耦接该石英晶体，以产生一时钟信号，包括一緩冲单元，与该石英晶体并联，用以放大该石英晶体输出的一振荡信号作为该时钟信号；以及一控制单元，耦接该緩冲单元，并产生一控制信号至该緩冲单元，该控制单元通过检测该时钟信号或该振荡信号是否达到该石英晶体的一振荡条件以控制该緩沖单元的增益值。
23. 如权利要求22所述的振荡器，其中该控制单元包括一第一锁存模块，具有一输入端、 一输出端、 一触发端及一重置端，其中该输入端耦接一系统电压，该触发端接收一触发信号，该重置端接收一重置信号，其中该第 一锁存模块同时依据该触发信号及该重置信号的电压电平而决定该控制信号的电压电平，并于该输出端输出该控制信号；以及一检测模块，具有一输入端、 一第一输出端及一第二输出端，该输入端接收该振荡信号，该第一输出端耦接该第一锁存模块的触发端，该第二输出端耦接该第一锁存模块的重置端，用以依据该振荡信号决定该触发信号及该重置信号的电压电平。
24. 如权利要求22所述的振荡器，其中该緩沖单元在接收该控制信号后，会以一较低于接收该控制信号前的增益运作。
25. 如权利要求24所述的振荡器，其中该緩冲单元包括多个驱动元件，其中该些驱动元件皆用以放大该振荡信号；其中，部份的该些驱动元件在接收到该控制信号后，会与该石英晶体断开。
26. 如权利要求22所述的振荡器，还包括一电力检测单元，耦接该緩冲单元，并输出一检测信号至该緩沖单元，其中，该电力^f企测单元是依据该系统电压是否达到 一预设值以通过该检测信号指示该緩冲单元是否放大该振荡信号。
27. 如权利要求26所述的振荡器，其中该緩冲单元包括一第三驱动元件，具有一第一端、 一第二端、 一第三端及一输出端，其中该第 一端耦接该第二锁存模块的输出端，该第二端耦接该石英晶体，该第三端耦接该电力^r测单元，而该第三驱动元件同时依据该控制信号及该检测信号的电压电平决定是否放大该振荡信号；以及一第四驱动元件，具有一第一端、 一第二端、 一第三端及一输出端，其中该第一端耦接该系统电压，该第二端耦4妾该石英晶体，该第三端耦接该电力检测单元，而该第四驱动元件依据该检测信号的电压电平决定是否放大该振荡信号；其中，该第三驱动元件的增益值大于该第四驱动元件的增益值。
28. —种振荡器的振荡方法，适于驱动具有一石英晶体的一振荡器，以产生一时钟信号，包括放大该石英晶体输出的 一振荡信号作为该时钟信号；检测该时钟信号或该振荡信号是否达到该石英晶体的一振荡条件；以及依据检测的结果控制该放大振荡信号的 一增益值。
29. 如权利要求28所述的振荡器的振荡方法，其中该振荡条件包括该振荡信号的振幅大于 一预设值。
30. 如权利要求29所述的振荡器的振荡方法，其中依据检测的结果控制该緩冲单元的增益值的步骤包括若该振荡信号的振幅大于该预设值，则控制该增益值；以及若该振荡信号的振幅未大于该预设值，则不改变该增益值。
31. 如权利要求30所述的振荡器的振荡方法，还包括冲企测一系统电压判断该系统电压是否稳定；若该系统电压未稳定，则不放大该振荡信号；以及若该系统电压己稳定，则放大该振荡信号。
全文摘要
一种振荡器及其驱动电路与振荡方法。此驱动电路适于并联耦接石英晶体以产生时钟信号。此驱动电路包括缓冲单元及控制单元。缓冲单元与石英晶体并联，以放大石英晶体输出的振荡信号作为时钟信号。控制单元耦接缓冲单元，并产生控制信号至缓冲单元。控制单元通过检测时钟信号或振荡信号是否达到石英晶体的振荡条件，来决定控制信号的电压电平，藉以控制缓冲单元的增益值。藉此，可避免时钟信号载入不同频段的噪声。
文档编号H03B5/32GK101686037SQ200810165690
公开日2010年3月31日 申请日期2008年9月24日 优先权日2008年9月24日
发明者刘育嘉, 林谕栋 申请人:群联电子股份有限公司