专利名称：高效率输出驱动电路及其相关方法
技术领域：
本发明提供一种高效率输出驱动电路及其相关方法，尤其涉及一种通过一脉冲电
流源来加速负载开启时间及提高电路效率的高效率输出驱动电路及其相关方法。
背景技术：
输出驱动电路常用于各式电子装置中，主要用来推动负载。请参考图l，图1为已 知一输出驱动电路10的示意图。输出驱动电路10主要包含一电平转换器102、一定电流供 应器104、一预置驱动电路106、一箝位电路108、一输出级110。电平转换器102用来根据 一时钟信号CLK，对一输入信号S工进行电压电平转换，以产生一第一信号S工与一第二信号 S2。定电流供应器104用来提供一第一预定电流^。预置驱动电路106耦接于电平转换器 102及定电流供应器104，用来根据第一信号S^第二信号S2及第一预定电流I"产生一第 一预驱动信号SP1及一第二预驱动信号SP2以供驱动输出级110。箝位电路108耦接于预置 驱动电路106与一接地端，用来限制第一驱动信号SP1的电压大小，以避免输出的信号能量 过大而损坏负载。输出级110包含一第一晶体管MN1及一第二晶体管MN2，耦接于预置驱动 电路106，用来根据第一预驱动信号SP1与第二预驱动信号Sp2，产生一输出驱动信号S。至一 输出端112。 在切换式电源供应系统中，电源转换集成电路芯片通常在其输出端外接一晶体 管，以达成电源转换的目的，而外接晶体管可视为一大型电容性负载，输出驱动电路便须具 备足够驱动能力，以直接驱动该外接晶体管，并且须能快速开启外接晶体管，以符合其开启 时间的规范，避免影响到实际的应用。因此，输出级110中的第一晶体管MN1即需具备较大 的驱动能力，且在整个芯片中占有一定的比例，亦有较大的等效电容性。相对的，在预置驱 动电路部分也要有足够的驱动能力来驱动第一晶体管MN1，请继续参考图1及图2，其中图 2为图1中输出驱动电路10的一箝位电路信号Vz及输出驱动信号S。的时序图。定电流供 应器104提供第一预定电流IJ合预置驱动电路106，使第一晶体管MN1于时间点T2导通后， 并于一定时间内驱动外接晶体管开启。然而，随着所需驱动能力的增加，定电流供应器104 所提供的电流必须相对的增大。另一方面，为了避免输出驱动电路的电压过高，而损害外接 晶体管，如图1所示，箝位电路108可进行限压处理。如此一来，为了使外接晶体管能迅速 开启而增大定电流供应器104的大小时，由于箝位电路108的限压保护机制，当第一晶体管 丽l开启后，定电流供应器104仍会对箝位电路108充电将输出信号S。拉升至高电位以开 启外接晶体管，而开启程序完成后，定电流供应器104继续对箝位电路108充电以维持箝位 电路108的电平。当第一晶体管丽l栅极电压超过预设的箝位电平时，多余的电流会经箝 位电路108处理而导通至地，因此，定电流供应器104所供应的能量，有部分系因限压保护 未予利用即被导通至地。换句话说，虽顾及晶体管开启时间的规范，然却造成系统能量的损 失，而降低电路系统的效率。 简言之，为了加快开启时间所增加的电流容易受箝位电路的限压保护的影响，而 造成电路效率不佳。
发明内容
因此，本发明的主要目的即在于提供一种高效率输出驱动电路及其相关方法。
本发明公开一种高效率输出驱动电路，包含有一电平转换器，用来根据一输入信 号进行电压电平转换以产生多个信号；一输出级，用来根据多个预驱动信号产生一输出驱 动信号至一输出端；以及一预置驱动电路，耦接于该电平转换器与该输出级，该预置驱动电 路包含有一第一预定电流源，用来提供一第一预定电流；一第二预定电流源，用来提供一第 二预定电流；一箝位电路，用来限制该多个驱动信号的其中一个的一电压值；以及多个预 置驱动器，耦接于该电平转换器、该第一预定电流源、该第二预定电流源及箝位电路，用来 根据该多个信号、该第一预定电流及该第二预定电流，产生该多个预驱动信号至该输出级。
本发明另公开一种提升一输出驱动电路效率的方法，该方法包含有根据一输入信 号产生多个信号且产生一同步信号；根据该同步信号产生一单击信号并据以产生一第二预 定电流；根据该多个信号、一第一预定电流及该第二预定电流产生多个预驱动信号；以及 根据该多个预驱动信号产生一输出驱动信号。
图1为已知一输出驱动电路的示意图。
图2为图1输出驱动电路的相关信号的时序图。
图3为本发明实施例一输出驱动电路的示意图。
图4为图3中输出驱动电路的相关信号的时序图,
图5为本发明实施例一流程的示意图。
主要元件符号说明
10、30
102、302
104
106、300
108、310
110、304
112、314
306
308
312
s。 s丄 s2
工2 Sp1
输出驱动电路 电平转换器 定电流供应器 预置驱动电路 箝位电路 输出级 输出端
第一预定电流源
第二预定电流源
单击电路
输入信号
输出信号
第一信号
第二信号
第一预定电流
第二预定电流
第一预驱动信号
Sp2
S。s
MN1 MN2
第二预驱动信号
单击信号
同步信号 第一晶体管 第二晶体管
具体实施例方式
请参考图3，图3为本发明实施例一输出驱动电路30的示意图。输出驱动电路30 包含一电平转换器302、预置驱动电路300及一输出级304。电平转换器302用来根据一 输入信号&进行电压电平转换，以产生一第一信号S工与一第二信号S2。预置驱动电路300 包含有一第一预置驱动器P_l 、一第二预置驱动器P_2、一第一预定电流源306、一第二预定 电流源308及一箝位电路310。其中第一预定电流源306用来提供一第一预定电流I"第 二预定电流源308用来提供一第二预定电流12。第一预预置驱动器P_l及第二预置驱动器 P_2耦接于电平转换器302、第一预定电流源306及第二预定电流源308，用来根据第一信 号&、第二信号S^第一预定电流L及第二预定电流12，产生一第一预驱动信号SP1及一第 二预驱动信号SP2以供驱动输出级304。箝位电路310耦接于预置驱动器P_l与一接地端， 用来限制第一驱动信号SP1的电压大小。输出级304包含一第一晶体管MN1及一第二晶体 管MN2，其耦接于预置驱动电路300，用来根据第一预驱动信号SP1与第二预驱动信号S^产 生一输出驱动信号S。'至一输出端314。其中，输出端314较佳地耦接一电容性负载，该电 容性负载较佳地为一N型金属氧化半导体场效晶体管。此外，第一晶体管MN1及第二晶体 管MN2以串连耦接方式连接，较佳地皆为N型金属氧化半导体场效晶体管，其连接方式如图 3所示。 在图3中，输出驱动电路30较佳地包含有一单击电路312。单击电路312用来根 据电平转换器302的一同步信号Ssyn产生一单击信号S。s。其中较佳地同步信号Ssyn于 输入信号S工的每一时钟周期中在电平转换器302将输入信号S工进行电压电平转换后产生。 此外，单击电路312通过产生单击信号S。s以控制第二预定电流源308的输出。第二预定电 流源308耦接于单击电路312与预置驱动器P_l及P_2，可根据单击信号S。s产生第二预定 电流I2至预置驱动器P—1。因此，通过本发明第二预定电流源308的设计，根据单击信号S。s 所产生的第二预定电流12可以辅助第一预定电流源306供应后端电容性负载的驱动，以降 低所需的第一预定电流L的大小，进而提升电路效率。 进一步说明，请参考图4，图4为图3中输出驱动电路30的相关信号的时序图。单 击电路312较佳地可在输入信号S工的每一时钟周期CLK中，当电平转换器302将输入信号 S工进行电压电平转换后，产生单击信号S。s。举例来说，单击电路312可在一时钟周期CLK开 始后的一时间点T2产生单击信号S。s ;其中时间点1\至T2的期间，输出驱动电路30经由电 平转换器302将输入信号S工调整转换产生第一信号S工与第二信号S2。换句话说，单击电路 312可随第一信号S工与第二信号S2的产生时间及频率来产生单击信号S。s。
除此之外，第二预定电流源308较佳地可在单击信号S。s的信号周期内，提供第二 预定电流I2。举例来说，当单击信号S。s在时间点T2产生后，第二预定电流源308持续产生 第二预定电流I2直到单击信号S。s周期结束(自时间点T2至时间点T4)。请继续参考图4，
6图4为本发明的箝位电路信号Vz'及输出驱动信号S。'的时序图与已知技术的比较。在相同第一预定电流L大小的条件下，已知技术的电路于时间点13才打开第一晶体管丽1，而本发明在时间点Ts即已打开第一晶体管MN1，同样地，通过本发明，外接晶体管也将有较短的开启时间。 因此，通过本发明第二预定电流源308的设计，根据单击信号S。s所产生的第二预定电流12可以辅助第一预定电流源306供应后端电容性负载的驱动。相较之下，已知技术为了加快开启时间而加大定电流供应器的大小，会因输出驱动电路的限压保护而衍生电路效率不彰的缺点。简单来说，本发明仅需在单击信号期间提供第二预定电流12辅助，除了可以在箝位限制下增加驱动电流以加快开启时间，且不会让所提供的电流因保护功能而导通至地造成浪费，当然，第一预定电流源306即不需增强第一预定电流L或是设计为较小的电流供应，如此一来，将可以提供实现高效率、低损耗及最佳化的电路。
值得注意的是，图3的输出驱动电路30为本发明的一实施例，本领域技术人员当可据以做不同的变化及修饰，凡能达到相同功能，不论其电路设计原理、方式或数量皆可适用于本发明。举例来说，在图3中，预置驱动电路308仅包含有第一预置驱动器PJ及第二预置驱动器P_2，实际上，相同架构也可衍生为多个预置驱动器，用以产生多个预驱动电流；当然，在此情形下需产生多个信号，以配合预驱动电路308的运作，相关实现方式为本领域技术人员所熟知，在此不赘述。 此外，在图3中，第一预定电流源306较佳地为一固定电流源。第二预定电流源308较佳地为一脉冲电流源。输入信号S工较佳地为一脉冲宽度调制信号。箝位电路310以一齐纳二极管实现，用以限制第一驱动信号SP1的电压电平，当然，只要能确保第一驱动信号SP1不超过一预设电压电平而能避免外接晶体管遭受损坏的装置即可适用于本发明。同样地，第一预定电流源306可通过任何可产生固定电流大小的电流产生单元来实现，第二预定电流源306可通过任何可产生脉冲电流的电流产生单元来实现。而单击电路312可通过任何能产生单击信号的电子装置来实现，不论其电路原理或元件组合，皆可适用于本发明。此外，由于单击电路312根据时钟信号来运作，因此也可以整合于电平转换器302中。另外，输出级304也可由其它具有缓冲及推动负载能力的电子装置实现。 关于图3中输出驱动装置30的运作方式，可归纳为图5之一流程50。流程50包
含以下步骤 步骤500:开始 步骤502 :电平转换器302根据输入信号S工产生第一信号S工与第二信号S2至预置驱动电路300，且产生同步信号Ssyn。 步骤504 :单击电路312根据同步信号Ssyn产生单击信号S。s，第二预定电流源308据以产生第二预定电流12。 步骤506 :预置驱动电路300根据第一预定电流^、第二预定电流12、第一信号S工
与第二信号S2产生第一预驱动信号SP1及第二预驱动信号SP2至输出级304。 步骤508 :根据第一预驱动信号SP1及第二预驱动信号SP2产生输出驱动信号S。'
至输出端314。 步骤510:结束。
因此，本发明仅在单击信号S。s期间增加第二预定电流12，可以在箝位限制下加快
7开启时间，并且不会让所提供的电流因保护功能而排掉造成浪费，将可以提供实现高效率、低损耗及最佳化的电路。 综上所述，本发明仅需在单击信号期间提供一定电流辅助供应后端电容性负载的驱动，除了可以在箝位限制下增加驱动电流，且不会让所提供的电流因保护功能而排掉造成浪费，如此一来，将可以提供实现高效率、低损耗及最佳化的电路。 以上所述仅为本发明的优选实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。
8
权利要求
一种高效率输出驱动电路，包含有一电平转换器，用来根据一输入信号进行电压电平转换以产生多个信号；一输出级，用来根据多个预驱动信号产生一输出驱动信号至一输出端；以及一预置驱动电路，耦接于该电平转换器与该输出级，包含有一第一预定电流源，用来提供一第一预定电流；一第二预定电流源，用来提供一第二预定电流；一箝位电路，用来限制该多个驱动信号的其中一个的一电压值；以及多个预置驱动器，耦接于该电平转换器、该第一预定电流源、该第二预定电流源及箝位电路，用来根据该多个信号、该第一预定电流及该第二预定电流，产生该多个预驱动信号至该输出级。
2. 如权利要求1所述的输出驱动电路，还包含有一单击电路，耦接于该预置驱动电路， 用来根据该电平转换器的一同步信号产生一单击信号。
3. 如权利要求2所述的输出驱动电路，其中该单击电路用来控制该第二预定电流源的 输出。
4. 如权利要求2所述的输出驱动电路，其中该同步信号于该输入信号的每一时钟周期 中于该电平转换器将该输入信号进行电压电平转换后产生。
5. 如权利要求2所述的输出驱动电路，其中该第二预定电流源于该单击信号的信号周 期内产生该第二预定电流。
6. 如权利要求1所述的输出驱动电路，其中该第一预定电流源为一固定电流源。
7. 如权利要求1所述的输出驱动电路，其中该第二预定电流源为一脉冲电流源。
8. 如权利要求1所述的输出驱动电路，其中该输入信号为一脉冲宽度调制信号。
9. 如权利要求1所述的输出驱动电路，其中该箝位电路系限制该多个预驱动信号的其 中 一个的一 电压值低于一预设电压电平。
10. 如权利要求l所述的输出驱动电路，其中该输出级由一第一晶体管与一第二晶体 管串连耦接，其中该第一晶体管包含有一第一端耦接于该预置驱动器，一第二端与第二晶 体管串连耦接，及一第三端耦接于一电源端，以及该第二晶体管包含有一第一端耦接于该 预置驱动器，一第二端耦接于一接地端，及一第三端耦接于该第一晶体管的第二端。
11. 如权利要求IO所述的输出驱动电路，其中该第一晶体管及该第二晶体管为一N型 金属氧化半导体场效晶体管。
12. 如权利要求1所述的输出驱动电路，其中该输出驱动信号用来驱动一电容性负载。
13. 如权利要求12所述的输出驱动电路，其中该电容性负载为一N型金属氧化半导体 场效晶体管。
14. 一种提升一输出驱动电路效率的方法，该方法包含有 根据一输入信号产生多个信号且产生一同步信号； 根据该同步信号产生一单击信号并据以产生一第二预定电流； 根据该多个信号、一第一预定电流及该第二预定电流产生多个预驱动信号；以及 根据该多个预驱动信号产生一输出驱动信号。
15. 如权利要求14所述的方法，其中该单击信号用来控制该第二预定电流的输出。
16. 如权利要求14所述的方法，其中产生该同步信号于该输入信号的每一时钟周期中于一 电平转换器将该输入信号进行电压电平转换后产生该同步信号。
17. 如权利要求14所述的方法，其中据以产生该第二预定电流是一第二预定电流源于该单击信号的信号周期内产生。
18. 如权利要求14所述的方法，其中该第一预定电流由一固定电流源产生。
19. 如权利要求14所述的方法，其中该第二预定电流由一脉冲电流源产生。
20. 如权利要求14所述的方法，其中该输入信号为一脉冲宽度调制信号。
21. 如权利要求14所述的方法，其中根据该多个信号该第一预定电流及该第二预定电 流产生多个预驱动信号由多个预置驱动器根据该多个信号、该第一预定电流及该第二预定 电流，产生该多个预驱动信号。
22. 如权利要求14所述的方法，其中根据该多个信号该第一预定电流及该第二预定电 流产生多个预驱动信号还包含一箝位电路限制该多个预驱动信号的其中一个的一电压值 低于一预设电压电平。
23. 如权利要求14所述的方法，其中根据该多个预驱动信号产生该输出驱动信号由一 第一晶体管与一第二晶体管串连耦接的一输出级根据该多个预驱动信号产生该输出驱动 信号。
24. 如权利要求23所述的方法，其中该第一晶体管及该第二晶体管为一 N型金属氧化 半导体场效晶体管。
25. 如权利要求14所述的方法，其中该输出驱动信号用来驱动一电容性负载。
26. 如权利要求25所述的方法，其中该电容性负载为一 N型金属氧化半导体场效晶体管。
全文摘要
高效率输出驱动电路及其相关方法。该高效率输出驱动电路，包含有一电平转换器，用来根据一输入信号进行电压电平转换以产生多个信号；一输出级，用来根据多个预驱动信号产生一输出驱动信号至一输出端；以及一预置驱动电路，耦接于该电平转换器与该输出级，该预置驱动电路包含有一第一预定电流源；一第二预定电流源；一箝位电路，用来限制该多个驱动信号的其中一个的一电压值；以及多个预置驱动器，耦接于该电平转换器、该第一预定电流源、该第二预定电流源及箝位电路，用来根据该多个信号、该第一预定电流及该第二预定电流，产生该多个预驱动信号至该输出级。
文档编号H03K19/00GK101753123SQ200810178009
公开日2010年6月23日 申请日期2008年12月8日 优先权日2008年12月8日
发明者吴继浩, 张宇文, 施育民, 林金延, 洪家杰, 王燕晖 申请人:绿达光电股份有限公司