电压产生电路的制作方法

专利名称：电压产生电路的制作方法
技术领域：
本发明涉及一种包括输入基准电压并进行电压变换的电压变换部和将
涉及一种能发挥高速且低阻抗的驱动能力的技术。优选的应用对象有混合 装载有液晶显示驱动器、控制电路、RAM等的液晶显示装置等。
背景技术：
目前已知有在运算放大器中应用Rail-to-Rail型将电源电压的范围在 整个范围内进行放大的电路结构；通过按电压划分电路方式而以低功耗和小 面积实现可输出适合液晶显示的灰度电压的电压产生电路的结构(例如，日 本公开专利文献特开2006- 318381号)。Rail-to-Rail型运算放大器、增 益增强型运算放大器、或者同时实现这两者的Rail-to-Rail型运算放大器也 已知。Rail-to-Rail型运算放大器是指在电源电压的整个范围内可操作且高速 驱动、操作范围包括高电压端电源电压VDD与低电压端电源电压VSS之间 整个范围的运算放大器。
在以手机等为代表的移动设备及车辆导航系统中，电源电压的低电压化 曰益发展。这是由以下两个原因引起的。 一个原因是希望降低终端或设备功 率的期望升高了。另一个原因是半导体工艺的微细化得到发展，由于栅极氧 化膜的薄膜化等的影响，数字电路、RAM等的晶体管中的绝缘耐压下降了。
进一步地，在液晶显示驱动器中，尽管有供给驱动器的电源电压随着显 示装置的高清晰化和大屏幕化而降低的趋势，但是还有这样的市场需求在 灰度电压越来越多级化的基础上，将灰度电压设置得高一些以便提高图像的 亮度。
产生灰度电压的电路通过电阻分割、带隙基准或者开关电容等产生适合 液晶显示的电压。具体而言，灰度电压产生电路将输入给电压变换部(差分 放大部)的基准电压进行电压变换后，在输出部进行阻抗变换并输出，从而 产生一个灰度电压。在多级灰度的情况下，通过设置多个运算放大器来产生 多个适合液晶显示的电压。
图9是现有技术的电压产生电路的结构示意图，图IO是更详细的电路 图。10是将基准电压Vw进行电压变换的电压变换部，20是将电压变换部 10的输出电压进行阻抗变换并输出的输出部。电压变换部10包含作为差分 放大器的运算放大器OPl。运算放大器OP1的高电压端电源电压是Va,低 电压端电源电压是Vb。输出部20包含作为电压跟随器的运算放大器OP2。 运算放大器OP2的高电压端电源电压也是Va,低电压端电源电压也是Vb。 Vc是地电平。
该电压产生电路预先输入基准电压作为输入电压VIN，根据用于液晶显 示的图像数据产生用于液晶显示的灰度电压作为输出电压V0UT，将产生的 输出电压VouT提供给源驱动器(数据线驱动电路)的Y产生电路和源驱动
器各端子的输出緩冲器等。关于该电压产生电路的输出电压VouT(灰度电
压)，近年来，随着液晶显示装置的亮度和灰度的高精细化，越来越需要高 的电压，而另一方面，特别是在移动设备等中用作电源电压时，又要降低电 压。
电压变换部10通过对输入电压V!N进行电阻分割处理、非反相放大处 理而产生出/人高电压端电源电压Va到低电压端电源电压Vb的输入电压Vw 后，基于该输入电压V^产生出适合液晶显示的灰度电压。输出部20将由 电压变换部10产生的电压进行阻抗变换并输出。进行阻抗变换是为了将大 的输入阻抗变换成小的输出阻抗从而高速驱动负载。
此处，为了满足要进行低电压化的电源电压和要进行高电压化的灰度电 压这两个彼此矛盾的需求，现有的电压产生电路在限制电源电压的降低范围 并对灰度电压在较宽范围内取值后，进而采用Rail-to-Rail型运算放大器来
有效地利用给定的电压范围。
然而，在上述图9和图10的方法中存在下列问题。首先，第一个问题 是由于限制了电源电压的降低范围而使低电压化受到限制。
第二个问题如下所述。灰度电压被提供给作为负载的Y产生电路或源驱 动器的緩冲器。y产生电路往往由几十kQ级的电阻构成。为了驱动这样的 电压产生电路，需要流过灰度电压除以几十kQ所得的电流。另外，当连接 有源驱动器的緩沖器时，假设所有的緩沖器被连接，则和通道数一样多的输 入电容成为负载，且多数情况下为nF级。要驱动这种较大的电阻性或电容 性负载，即使是Rail-to-Rail型运算放大器，也难以在电源电压附近进行高 速驱动。并且，在电阻性负载的情况下，如果输出阻抗不能降低，则其与y 产生电路的电阻之间会被分压，输出电压会产生误差。
第三个问题是即使是Rail-to-Rail型运算放大器，要驱动包括电源电压 及其附近的电压范围也是非常困难的，这是因为输出晶体管工作在非饱和区 域，导致输出阻抗变化，进而使得输出电压产生误差。

发明内容
因此，本发明的主要目的是提供一种不会引起消耗电流增加和芯片面积
增加的电压产生电路。
为解决上述问题，1 )本发明的电压产生电路包括
电压变换部，对基准电压进行电压变换；和
输出部，对所述电压变换部的输出电压进行阻抗变换，
所述电压变换部和所述输出部各自连接有低电压端电源和高电压端电源，
所述输出部的所述高电压端电源的电压电平被设置为高于所述电压变换部
的所述高电压端电源的电压电平。此外，关于上述结构，可以参见后面描述的
实施方式中的图1。
在上述结构中，输出部高电压端电源的电压电平被设置得较高，所以输 出部的晶体管会工作在非饱和区域以外。因此，能够高速且对应低阻抗条件 输出包括高电压端电源电压在内的电源电压附近的电压。
2) 另外，本发明所述的电压产生电路包括 电压变换部，对基准电压进行电压变换；和 输出部，对所述电压变换部的输出电压进行阻抗变换， 所述电压变换部和所述输出部各自连接有低电压端电源和高电压端电源， 所述电压变换部中的所述高电压端电源与所述低电压端电源之间的电压差
值被设置为等于或小于所述输出部中的所述高电压端电源与所述低电压端电源 之间的电压差值，
所述电压变换部的绝缘耐压被设置为等于或低于所述输出部的绝缘耐压。 此外，关于上述结构，可以参见后面描述的实施方式中的图3。
在上述结构中，输出部中的电源电压差值被设置得较大，所以输出部的 晶体管工作在非饱和区域之外，并且，通过配备具有对于输出范围合适的电 压的高电压端电源和低电压端电源，能使构成输出部的元件(晶体管)的绝 缘耐压等于或低于电压变换部的。因此，在能够高速且以低阻抗输出包括高 电压端电源电压在内的电源电压附近的电压的基础上，还能使电路面积小型 化。
3) 另外，本发明所述的电压产生电路包括
电压变换部，对基准电压进行电压变换；和
输出部，对所述电压变换部的输出电压进行阻抗变换，
所述电压变换部和所述输出部各自连接有低电压端电源和高电压端电源，
所述电压变换部中的所述高电压端电源与所述低电压端电源之间的电压差
值被设置为高于所述输出部中的所述高电压端电源与所述低电压端电源之间的 电压差值，
所述电压变换部的绝缘耐压被设置为高于所述输出部的绝缘耐压。 上述结构在输出部的输出电压范围较窄的情况下是有效的。通过提供宽 于输出电压范围且窄于电压变换部的输出电压的电源电压，使得能以绝缘耐 压为该电源电压以下的元件来构成输出部，实现进一步的面积小型化和低阻抗化。
4) 在如1) ~3)所述结构的电压产生电路中，存在下述情形所述输 出部进一步包括以所述电压变换部的所述高电压端电源电压为基准对阻抗 变换后的所述输出电压进行电压限制的耐压控制部。此外，关于上述结构， 可以参见后面描述的实施方式中的图5。根据上述结构，由于输出部包含有 耐压控制部，因此能够可靠地防止产生超出在电压变换部的高电压端电源电 压上增加阈值电压或者正向或反向饱和电压后的值的输出电压。
5) 在如4)所述结构的电压产生电路中，存在下述情形，即所述耐压 控制部可以是下列之中的任意一个
二极管，包括阴极，所述电压变换部的高电压端电源电压被提供给所述阴
极；
双极晶体管，包括发射极和基极，所述发射极和所述基极彼此短路，所述 电压变换部的高电压端电源电压被提供给所述基极；
MOS晶体管，包括源极和栅极，所述源极和所述栅极彼此短路，所述电压 变换部的高电压端电源电压被提供给所述栅极。此外，关于上述结构，可以参 见后面描述的实施方式中的图5。
6) 在如5)所述结构的电压产生电路中，存在下述情形所述MOS晶体 管包括N阱和P阱，
所述电压变换部的高电压端电源电压被提供给所述N阱，并且所述输出部 的低电压端电源电压被提供给所述P阱，以使所述MOS晶体管的绝缘耐压被 设置为等于或低于所述电压变换部的绝缘耐压或者所述输出部的绝缘耐压。此 外，关于上述结构，可以参见后面描述的实施方式中的图6。此处，在包括三 个以上的阱的工艺中，Pch MOS晶体管的N阱和Nch MOS晶体管的P阱的电 压多数情形下是晶体管符号中没有的电压，提供地电平或者高电压端电源。相 反地，通过提供输出部的低电压端电源，可以将构成耐压控制部的元件的绝缘 耐压以构成电压变换部或者输出部的元件的绝缘耐压以下来构成。能够将耐压 控制部的元件的绝缘耐压设置得低，与将绝缘耐压设置得高的情况相比，能够
在使得作为保护元件工作时的能力得到飞跃性提高的基础上进而实现小的面积。
7) 另外，根据本发明的电压产生电路包括 电压变换部，对基准电压进行电压变换；和 输出部，对所述电压变换部的输出电压进行阻抗变换， 所述电压变换部连接有低电压端电源和高电压端电源， 所述输出部包括多个第一运算放大器，
所述第一运算放大器分别连接有至少一个高电压端电源和至少一个低电压 端电源，
所述第一运算放大器的高电压端电源和所述第一运算放大器的所述低电压 端电源的输出电压被设置在高于所述电压变换部的高电压端电源的输出电压的
范围内，
所述输出部的绝缘耐压被设置为等于或低于所述电压变换部的绝缘耐压。 此外，关于上述结构，可以参见后面描述的实施方式中的图7和图8。
近年来的多功能液晶驱动器中包括RAM、控制部、源驱动器、升压电路、 电源电路等多种功能。在这种情况下，与多种功能相关联，配备具有多种电源 电压、绝缘耐压的晶体管。根据上述结构，通过利用这种具有多个电源、多个 绝缘耐压的晶体管，不需要新增加电源或绝缘耐压不同的晶体管，就能够实现 构成输出部的运算放大器的低耐压化和电源的最优化。其结果，在实现功耗降 低和电路面积小型化的基础上，又使进一步的高速化和低阻抗化成为可能。
8) 在如7)所述结构的电压产生电路中，存在下述情形进一步包括对所 述第一运算放大器各自的输出进行导通和断开控制的输出切换开关，
所述输出部包括输出端， 所述输出切换开关和所述输出端相连，
所述输出切换开关的绝缘耐压被设置为等于或低于所述电压变换部的绝缘 耐压。此外，关于上述结构，可以参见后面描述的实施方式中的图7和图8。
根据上述结构，通过设置对输出的导通和断开进行切换的输出切换开关，利用 该输出切换开关的操作，不依赖输出元件或电路，而能够可靠地实现运算放大 器的低耐压化。
9) 在如8)所述结构的电压产生电路中，存在下述情形在电源接通时和 在非工作状态中的所述第一运算放大器各自的输出电压被固定为该第一运算放
大器的电源电压或者电源电压范围内的电压。根据上述结构，包括电源接通时 和非工作状态在内，多个运算放大器中的每一个都能够可靠地控制在各自的电
源电压范围内，使#^耐压化得以更可靠的实现。
10) 在如8)所述结构的电压产生电路中，存在下述情形所述输出切换 开关对多个所述第一运算放大器中的一个的输出进行选择，
当所述第一运算放大器的输出切换时，在与下次选择的第一运算放大器相 连的下次选择输出切换开关导通之前，该下次选择的第一运算放大器输出其电 源电压或者电源电压范围内的电压后，所述输出端的输出电压变为所述电源电 压或者电源电压范围内的电压电平时，该下次选择输出切换开关导通。根据上 述结构，当为了进行输出电压的上升切换而切换对第一运算放大器的选择时， 预先使下次选择的第一运算放大器的输出电压变为其电源电压或者电源电压范 围内的电压，在接下来的操作中，再使该输出电压从下次选^f的第一运算放大 器中实际输出，从而可靠地实现了构成第一运算放大器的元件的绝缘耐压，同 时也使进一 步的高速化和可靠的低耐压化成为可能。
11) 在如l)、 2)、 3)和7)所述结构的电压产生电路中，存在下述情形， 即所述电压变换部包括
运算放大器(第二运算放大器)，具有输入端和输出端，所述基准电压被输 入到所述输入端；
可变电阻，与所述输出端相连；和
控制部，控制所述运算放大器(第二运算放大器)，
所述运算放大器(第二运算放大器)根据所述控制部的控制形成电压跟随 器结构，将该运算放大器(第二运算放大器)的输出电压通过所述可变电阻进
行分压后输出。根据上述结构，能够对从电压变换部输出到输出部的电压的范 围进行细微的控制。
12) 在如1)、 2)、 3)和7)所述结构的电压产生电路中，存在下述情形， 即所述电压变换部包括
运算放大器(第二运算放大器)，具有输入端、反相输入端和输出端，所述
基准电压被输入到所述输入端；
可变电阻，分别与所述输出端和接地相连；和
控制部，控制所述运算放大器(第二运算放大器)，
所述运算放大器(第二运算放大器)被构成为非反相放大器，
所述可变电阻具有多个与所述反相输入端相连的电阻分割点，并且根据所
述控制部的控制使所述电阻分割点可变。
13) 在如l)、 2)、 3)和7)所述结构的电压产生电路中，存在下述情形， 即所述电压变换部包括
运算放大器(第二运算放大器)，具有输入端、反相输入端和输出端，所述
基准电压被输入到所述输入端；
可变电阻，分别与所述输入端和所述输出端相连；和
控制部，控制所述运算放大器(第二运算放大器)，
所述运算放大器(第二运算放大器)被构成为反相放大器，
所述可变电阻具有多个与所述反相输入端相连的电阻分割点，并且根据所
述控制部的控制使所述电阻分割点可变。
14) 在如11) ~13)所述结构的电压产生电路中，存在下述情形，即所述 可变电阻包括
多个彼此串联连接的电阻；和
电阻切换开关，分别设置在相邻的所述电阻间的连接点与所述输出端之间， 所述电阻切换开关根据所述控制部的控制而导通和断开。
15) 在如1)、 2)、 3)和7)所述结构的电压产生电路中，所述电压变换部 可以由差分》文大电if各构成。
16)在如1)、 2)、 3)和7)所述结构的电压产生电路中，所述输出部可以 由源跟随器构成。
根据本发明，能够高速且高精度地以低阻抗输出包括电源电压在内的电源 电压附近的电压，而且能够可靠防止产生超过电源电压的电压。其带来的结果 是，即使供给液晶显示装置等的电源电压实现了低电压化，也能够产生能在整 个电压范围内进行驱动的灰度电压。
具备上述特征的本发明能够在包括液晶面板、液晶驱动器、液晶TFT元件 等的整个显示装置中，在实现低功耗的同时，防止从电压产生电路向液晶驱动 器、液晶TFT元件供给超过绝缘耐压的电压。因此，本发明有益于稳定且具有 高对比度和高亮度的液晶显示装置的发展。
本发明的技术，在液晶显示驱动器等的电压产生电路中，能够高速且以低 阻抗输出包括电源电压在内的电源电压附近的电压。进一步地，由于可以利用 具有混合装载的系统中的多种不同电源或绝缘耐压的晶体管来实施本发明，因 此能够在低消耗状态下实现高驱动能力的电力供给。这作为实现电路和系统面 积削减的技术是非常有用的。


本发明的其它目的通过理解下文描述的实施方式就会明白，并将明示在 所附的权利要求书中。并且，本说明书中没有提及的众多益处，应该是本领 域技术人员在实施本发明之后能够想到的。
图1为示出本发明实施方式一中的电压产生电路结构的框图。 图2为示出本发明实施方式一中的电压产生电路结构的电路图。 图3为示出本发明实施方式一的变形情形中的电压产生电路结构的电 路图。
图4为示出本发明实施方式一的变形情形中的电压产生电路结构的电路图。
图5为示出本发明实施方式二中的电压产生电路结构的电路图。
图6为示出本发明实施方式二中的耐压控制晶体管的剖面图。 图7为示出本发明实施方式三中的电压产生电路结构的电路图。 图8为示出本发明实施方式三的变形情形中的电压产生电路结构的电 路图。
图9为示出现有技术中的电压产生电路结构的概略结构图。 图IO为示出现有技术中的电压产生电路结构的电路图。
具体实施例方式
在下文中，按照附图详细描述本发明所述的电压产生电路的实施方式。 (实施方式一)
图1为示出本发明实施方式一中的电压产生电路结构的框图，图2为图 1的更详细的电路图。电压产生电路包括电压变换部(差分放大部)10和输 出部20。电压变换部(差分放大部)10由包含运算放大器0P1、电阻Rl 和电阻R2的非反相放大器构成。运算放大器0P1具有输入端、反相输入端 和输出端。在运算放大器0P1上连接有高电压端电源11 (电压Va)和低电 压端电源12 (电压Vb)。输出部20包括运算放大器0P2。运算放大器OP2 具有输入端、反相输入端和输出端，其构成电压跟随器。在运算放大器OP2 上连接有高电压端电源21 (电压Va，)和低电压端电源22 (电压Vb，)。电 压产生电路通过电压变换部10与输出部20之间的协作，对输入电压(基准 电压)V^进行电压变换后进一步进行阻抗变换，从而产生出输出电压V0UT。
下面将描述按上述方式构成的本实施方式中电压产生电路的操作。此处 假定Va=5V; Vb=0V; Va，=6V; Vb，=1.0V; VIN=0.97V; Rl=100kQ; R2=400kQ。 另外，为了描述方便，暂时先假定其中的Va， = Va=5V, Vb， = Vb=0V。 Vc 为地电平。
首先描述输入电压VIN=0.97V被输入到电压产生电路的输入端的情形。 电压变换部10将该输入电压Vw变换成更高的电压。由于电压变换部IO是 非反相放大器(运算放大器OPl、电阻R1和电阻R2),因此其输出电压为
VINx(l+R2/Rl)=4.85V。
此外，运算放大器0P1的输出负载为运算放大器0P1的输入电容、 运算放大器0P1的输入偏流和并联电阻(电阻R1和R2)，是大约几pF级 的电容和lO(iA左右的电流。如果是这种级别的输出负载，那么通过采用下 列方法就能容易地从运算放大器0P1输出偏移电压以下(大约几mV到十 几mV)的电压
"将运算放大器OPl的输出晶体管设计为能对应上述负载的约3倍~ 10 倍的负载；
M吏运算放大器OPl的差分放大电路与上述负载相对应。 下面回到电压变换部10的输出电压为4.85V的状态继续进行描述。运 算放大器OP1的输出电压(4.85V)从运算放大器OP1的输出端被输入到输 出部20的运算放大器OP2的输入端。运算放大器OP2通过对输入的电压进 行电压跟随而从输出端输出4.85V的输出电压。在输出部20中，源驱动器 的输入成为输出负载，而且在一些情况下，液晶元件也可能成为输出负载。 因此，有时会有至少是几nF 几十nF的输出负载，更进一步地，几Q 几 kQ的输出负载接通到输出部20上。在具有这么重的负载的状态下的输出部 20上连接电压变换部10后，尽管电源电压Va( =5.0V )附近的电压(=4.85V ) 从电压变换部10被输入到输出部20，但是输出部20要将该输入电压(4.85V) 高速且不产生误差地以低阻抗输出也是不容易的。这可以通过对运算放大器 OP2的输出晶体管进行考察后得知。下面将进行描述。
现在，假定运算放大器OP2的输出晶体管处于饱和区域。在输出晶体 管处于非饱和区域或者截止区域的情况下，输出中产生偏移，与输入电压之 间产生偏差。因此，将输出部20的输出电压精度(灰度电压精度)控制在 其允许的误差范围(20~30mV)内将是困难的。运算放大器等模拟电路是 以工作在饱和区域为前提设计而成的，当该前提不被满足时，由于上面描述 的偏移电压的产生或者频率特性的恶化，会导致速度响应性降低。然而，要 满足输出晶体管处于饱和区域是困难的。下面将进一步进行描述。
在输出晶体管是MOSFET的情况下，已知它的漏极电流IDS如下所示
IDS=(l/2) n . COX . (W/L) (VGS - VT)2 ( 1 )
其中
ju为迁移率；
COX为栅极氧化膜厚度；
W为沟道宽度；
L为沟道长度；
Vi为阈值电压；
为栅极-源极间电压。
晶体管处于饱和区域是指满足下述条件
0 < (VGS _ VT) < VDS ( 2 )
其中，漏极-源极间电压Vos是电源电压Va， (=5V)与输出电压4.85V 之间的差值，此时为0.15V。 (VGS-VT)可以通过将公式(1)变形而计算出 来。然而，如果不将(Vgs-VT)预先设置为0.2V左右，那么该晶体管的结构 相对于工艺偏差等来说就会很脆弱。这是因为如果产生了 MOS晶体管的阈 值电压vt的偏差、沟道宽度W的加工偏差或者沟道长度L的加工偏差，那 么漏电流Ios就会产生大幅偏差。但是，在漏极-源极间电压VDs为0.15V 的状态下，如果设置稳定工作于饱和区域的工作方式(VGS-VT>0.2V), 就无法满足公式(2)。现有的运算放大器难以对包括电源电压Va及其附近 的电压范围进行驱动的详细原因就在于此。
因此，在本实施方式中，与运算放大器OP1的高电压端电源11的电压 Va (=5V)不同的Va， ( =6V )被设置为运算放大器OP2的高电压端电源21 的电压Va，。因而，运算放大器OP2的输出晶体管中的漏极-源极间电压 Vos变为1.15V，从而能够使运算放大器OP2在足够稳定的饱和区域中工作。 由此，低阻抗化和高速化得以实现。另外，其中运算放大器OP1的高电压 端电源11的电压为Va (=5V)也是重要的。由于运算放大器OP2的高电压 端电源21的电压变为Va， (=6V),因而会引起对输出中产生电源电压Va
(=5V)以上的电压的担心。这种过大的电压因运算放大器OPl的偏移电压 或者运算放大器OPl在起动时或输入响应时的过冲而产生。尽管也存在输 出时即使输出电源电压Va(=5V)以上也没问题的情况，但是根据液晶元件 的耐压性能，产生超出电源电压Va的输出电压已成为导致元件击穿或可靠 性降低的原因。
因此，在本实施方式中，如图2所示，将运算放大器OPl的高电压端 电源11的电压Va与运算放大器OP2的高电压端电源21的电压Va，的关系 设置为Va<Va，(在前述的例子中，Va=5V, Va，=6V),从而使得电源电压 Va (=5V)以下的电压被输入到运算放大器OP2。运算放大器OP2对输入 电压进行电压跟随，所以输出与输入电压相等的电压。由此，能够使运算放 大器OP2的输出处于第一高电压端电源11的电压Va (=5V)以下。另外， 作为起动时的措施，可以将第二低电压端电源22的电压Vb，预先设置为运 算放大器OP2在电源断开时(不工作时)的初始值。
进而，在近年来的液晶驱动器中，第一高电压端电源11的电压Va有 降低的趋势，在栅极驱动器或对电极的电源中，将电源电压Va进行升压或 降压后作为电源使用。因此，可以将上述栅极驱动器或对电极的电压用于第 二高电压端电源21的电源电压Va，。进一步地，也可以配备LDO( Low Drop Out Regulator)来产生第二高电压端电源21的电压Va，。
另外，如果在输出时仅需要第一高电压端电源11的电源电压Va附近 的电压，则预先准备电压Vb以代替运算放大器OP2的第二低电压端电源 22的电压Vb，，并将其提供给运算放大器OP2的低电压端电源22，以使运 算放大器OP2中的晶体管耐压与运算放大器OPl中的晶体管的绝缘耐压相 等。上述方式在图3中得到了积极的利用。
在输出时仅需要电源电压Va/2以上的电压的情况下，将Va/2新设置为 低电压端电源22的电压Vb，。在这种情况下，因为原来的Vb-OV,所以低 电压端电源22的新的电压Vb，为2.5V。由此，构成输出部20的晶体管的绝 缘耐压可以为2.5V,是构成电压变换部10的晶体管的绝缘耐压的一半。如
果晶体管的绝缘耐压可以降低到一半，那么晶体管的性能就提高到大约2 倍~接近5倍，因而能够实现进一步的高速化和低阻抗化。 (实施方式一的变形情形之一 )
与上述相反，在产生电源电压Vb附近的电压时，可以分别将电源电压 Vb，设置为-l.OV左右，将电源电压Va，设置为4.0V。
进而，在输出电压范围窄的情况或者产生负的输出电压的情况下，可以 由构成电压变换部IO的运算放大器OPI与电阻R1和R2构成反相放大器。 在这种情况下，可以将电阻Rl连接在输入了输入电压VIN的运算放大器OP 1 的输入端与运算放大器0P1的反相输入端(-)之间，将电阻R2连接在反 相输入端(-)与运算放大器OPl的输出端之间。
另外，将电压Va作为电压变换部10的高电压端电源11的电压和输出 部20的高电压端电源21的电压共用后，如果电压变换部10的低电压端电 源12的电压设为电压Vb,输出部20的低电压端电源22的电压设为电压 Vb，，则输出部20能够高速且不产生误差地以低阻抗输出包括电源电压Vb 在内的电源电压Vb附近的电压。
(实施方式一的变形情形之二)
接下来，将对配备LDO (Low Drop Out Regulator)的变形情形进行描 述。在图4中，与图1、图2、图3中相同的符号表示同一构成单元，因而 不再详细描述。本实施方式的电压产生电路是以从输出流出电流的方式或者 流入电流的方式来输出电压的电压产生电i 各。
电压变换部10中的符号OP3为差分放大电路。该差分》文大电路OP3 的高电压端电源11是电源电压Va,低电压端电源12是电源电压Vb。输出 部20由驱动晶体管Ql与电阻R3和R4构成。Vc为地电平。输出电压V0UT 为输入电压VINx(l+R4/R3)，通过将电阻R3和R4设为可变电阻，从而能够 以可编程的方式设置适合于液晶驱动的电压。图4为具有流出电流的结构的 电路，但在该电路结构中，通过将电压变换部10和输出部20中的高电压端 电源11和21与低电压端电源12和22进行反转，并且将驱动晶体管Ql的
漏极和源极进行相反的连接，就能够设置出具有流入电流的结构的电路。这
样，通过将输出部20的高电压端电源21 ^L为电源电压Va，，就能够输出电 源电压Va和电源电压Va附近的电压。
接下来描述当电压变换部10的绝缘耐压为I Va-Vb|时，在电压产生 电路的特性上是没有问题的。在电压变换部10工作时，电阻R3和电阻R4 之间产生的电压通过电压变换部10的差分放大电路OP3的虚短路被确定， 因而与输入电压V^相等。因此，在稳定时(工作时)，绝缘耐压方面不会 发生问题。另一方面，在起动时，电阻R3和电阻R4之间产生的电压还没 有确定，因此需要采取耐压措施。在该措施中可以设置下述等结构在电阻 R4的下面设置一个截止晶体管(未图示)，在输出部20为断开状态时使驱 动晶体管Q1导通。这样，电阻R3和电阻R4之间产生的电压就成为用电阻 R3和电阻R4对高电压端电源电压Va，进行分压后的电压。如果该分压电压 为电源电压Va以下，那么在许多情况下，绝缘耐压方面的问题不会发生。 进而，因为驱动晶体管Ql的输入电压也同样成为电阻R3和R4的分压电压， 所以在驱动晶体管Ql的绝缘耐压方面也不会发生问题。此外，利用输出部 20的输出电压不会达到Va以上，可以设计出图5所示的结构。在图5的结 构中，进一步地，在输出部20的输出端配备有耐压控制晶体管Q2。由此， 能够实现具有如下特性的电压产生电路。
能够以低阻抗且高速地输出电压。
能够可靠地防止产生超过电压(Va+Vp)的输出电压(Vf是晶体管的正 向々包和电压)。
电^各占有面积为小面积。
以上就是将驱动晶体管Ql设为Pch晶体管的情况下实施方式一的情形 及工作。下面将描述将驱动晶体管Ql设为Nch晶体管的情况下实施方式一 的情形及工作。
(实施方式一的变形情形之三) 在将驱动晶体管Ql设为Nch晶体管的情况下，驱动晶体管Ql会输出
比其栅极电压下降了至少阈值电压vt的电压，驱动晶体管Ql作为源跟随 器工作，因此能够进一步地实现低阻抗化。
首先，将电压变换部10的高电压端电源11设置为电源电压Va，而取代 图4中的电源电压Va。此时，电源电压Va，被设置为Va，=Va+VT+ a 。其中， 电压VT是驱动晶体管Ql的阈值电压VT,是为了使驱动晶体管Ql工作而 在电源电压Va上增加的电压。电压a是在驱动晶体管Ql输出最大电流时 的Vdsat上增加大约为0.1-0.3V的电压后得到的电压，为了不使电源电压 Va以上的电压输出而在电源电压Va上增加电压a 。
通过上述构成，只要驱动晶体管Ql工作在饱和区域，就能够线性控制 输出电压V0UT。进而，输出电压VouT可以通过输入电压V!nX(1+R4/R3)来 计算，因此，通过调整电阻R3和R4的电阻值，能够将输出电压VouT作为 适合于液晶显示等的电压输出。
这样，在输出部20的驱动晶体管Ql是Nch晶体管的情况下，通过在 电压变换部10的输出电压和电源电压Va，上施加如上所述的适当的约束条 件，能够将电源电压Va和电源电压Va附近的电压作为输出电压输出，而 不会大量(l.OV左右)超过电源电压Va。进一步地，能够高速且以低阻抗 输出这样的输出电压。
另外，与其它实施方式同样，在电压产生电路的输出电压范围高于电源 电压Vb至少是电源电压Va与电源电压Va，之间的差值的情况下，通过将电 压变换部10的低电压端电源电压Vb设置为Vb，，能够实现晶体管的低耐压 化，并且使面积小型化、输出低阻抗化和响应速度得到提升。其中，电源电 压Vb，可以通过在公式(2)中代入电源电压Vb，而代替电源电压Vd以满足 该式来进行选择。也就是说，漏极-源极间电压Vos是从晶体管的漏极电压 Vd中减去源极电压Vs而获得的(VDS=Vd-Vs)。在这种情况下，
源才及电压Vf电源电压Vb，，
电源电压Vf输出电压V0UT。
因此，在公式(2)中代入电源电压Vb，而代替电源电压Vd是指将漏极-源极间电压VDS=V0UT - Vb，代入。
此外，尽管对于运算放大器OP1的结构没有进行图示和详细的描述， 但是不言而喻，即使釆用两级放大电路、三级放大电路或者Rail-to-Rail型 运算放大器等结构，也不会损害本实施方式中的电压产生电路的效果。 (实施方式二)
图5为示出本发明实施方式二中的电压产生电路结构的电路图。在图5 中，与实施方式一的图1~图3中相同的符号表示同一构成单元，此处不再 对它们进行详细描述。在该电压产生电路中，可以将Va或者Va，设置为运 算放大器0P1的高电压端电源11的电压。另外，在输出部20的输出端配 备有耐压控制晶体管Q2。耐压控制晶体管Q2由Pch晶体管构成，其源极和 栅极被短路后与电源电压Va相连，其漏极与运算放大器OP2的输出端相连。
下面将描述从电压变换部IO输出电源电压Va或者电源电压Va附近的 电压时的操作。首先，在电压变换部10的高电压端电源11的电压为Va的 情况下，正如在实施方式一中也示出的那样，因为负载较轻，所以能够输出 达到(Va-50mV)程度的电压。进而，如果希望输出电源电压Va，就要使 输出晶体管完全导通。在这种情况下，可以给栅极电压提供电源电压Vb。 此时，可以先断开输出部20的电流流入侧的晶体管。这些操作通过使电阻 Rl、电阻R2随液晶驱动电压可变，或者通过控制输出晶体管来实现。
进而，在希望产生可以连续变化直到达到电源电压Va的电压的情况下， 可以将电压变换部10的高电压端电源11的电压i殳置为电压Va，而取代电压 Va。其缘于以下理由，即在高电压端电源11的电压为Va的情况下，无 论负载有多轻，精确输出都是非常困难的，因为电压Va附近(Va - 5mV等) 的电压进入到输出晶体管的非饱和区域。因此，在本实施方式中，将电源电 压Va，的输出电压范围扩大到电源电压Va，附近，从而能够通过对电阻Rl 和R2的电阻值的调整高精度地输出电源电压Va附近的电压。
然后，输出部20将电压变换部IO的输出电压作为输入，对该电压进行 电压跟随并输出。此时，耐压控制晶体管Q2对电压进行限制。也就是说， 如果将耐压控制晶体管Q2的饱和电压Vp设为大约0.3~0.7V，那么从输出 部20就不会输出(Va，-VF)以上的电压。此外，在图5中，由栅极端子和 源极端子彼此相连的处于断开状态的Pch MOS晶体管构成了耐压控制晶体 管Q2,而由发射极和基极彼此短路的双极晶体管、二极管和NchMOS晶体 管也同样可以构成耐压控制晶体管Q2。通过采取这样的结构，能够高速且 以低阻抗输出电源电压Va和电源电压Va附近的电压。进一步地，能够可 靠地防止产生超出电压(Va+VF)的输出电压。 (实施方式二的变形情形)
图6所示的耐压控制晶体管Q2用于表示三势阱结构情况下的电压供给 方法。正如在前文也描述过的那样，在近年来的液晶驱动器中，往往在一个 芯片中实现源极、栅极和对电极的电压。在这种情况下，因为会需要各种各 样的电压(正电压、负电压、高电压、低电压等)，所以经常采用如图6所 示的三势阱或与其类似结构的工艺。在这种情况下，在耐压控制晶体管Q2 的漏极端子(P+)上有时会被施加达到(Va+VF)附近的电压，因而N阱的 电压也可能会达到Va以上。此时，如果将P阱的电压设为电源电压Vb,就 得需要| Va-Vb|以上的绝缘耐压。为此，可以采用耐压高于电压变换部10 和输出部20的晶体管的绝缘耐压的晶体管来构成，然而这样一来，至少会 产生下列两个问题。
1 )在耐压控制晶体管Q2兼作ESD ( Electro Static Discharge )保护元件 (执行对静电放电的保护)的情况下，当耐压控制晶体管Q2的绝 缘耐压高于电压产生电路的内部晶体管的绝缘耐压时，静电保护能 力会下降。这样一来，在进行保护之前内部晶体管就会击穿。 2)高耐压晶体管因为元件尺寸大所以元件面积变大。并且，如果为了
解决上述l)的问题而增大元件尺寸，则元件面积会进一步变大。 因此，在输出电压范围为Va/2~ Va附近的情况下，如图6所示，在耐 压控制晶体管Q2的P阱上施加电源电压Vb，。从而，不再需要对耐压控制 晶体管Q2进行高耐压化。进一步地，作为保护元件也能够工作了 ，因此，
面积削减的效果也可以预期。 此外，
I Va-Vb| > |Va，-Vb，| (3)
预先选择电源电压Va，和Vb，，以满足上述公式(3)并且满足输出电压 范围的要求，从而可以用比较小的电路面积实现能够高速且以低阻抗输出电 源电压Va附近电压的电压产生电路。 (实施方式三)
图7为示出本发明实施方式三中的电压产生电路结构的电路图。在图7 中，与实施方式一的图1~图3中相同的符号表示同一构成单元，此处将不 再对它们进行详细描述。在本实施方式的电压产生电路中，输出从电压Va 到电压Vb的整个范围内的电压。
在图7中，15是对适合于液晶显示的电压进行控制的控制部。控制部 15基于从液晶驱动器的控制器或者微型计算机传来的液晶显示数据进行控 制。控制部15进行的控制不仅包括设置适合于液晶显示的电压值这样的控 制，而且也包括对电压产生电路的导通和断开操作的控制。另外，m个电阻 切换开关Sal ~ Sam和短路用开关Sa0用于选择将运算放大器OP1是设为电 压跟随器结构还是设为非反相放大器结构(或者反相放大器结构)。在作为 非反相放大器结构(或者反相放大器结构)工作时，输出电压基于由从电阻 切换开关Sa 1 ~ Sam中选4奪出来的一个开关所确定的电阻分割比而确定。
此外，在反相放大器结构的情况下，电阻被设置为分割成在输入电压 VIN的施加端与反相输入端(-)之间的电阻；和在反相输入端(-)与输 出端之间的电阻。另外，与电阻相比，电阻切换开关Sal Sam的导通电阻 被设计为足够小(至少小两到三个数量级)。
n个电压切换开关Sbl ~ Sbn用于将运算放大器0P1的输出电压值分为 n个输出。SbO是短路用开关，Swl和Sw2是选择是否从电压变换部10向 输出部20传输电压的传输切换开关。
基于来自控制部15的控制信号来控制电阻切换开关Sal-Sam的导通
和断开，从而使分压用的可变电阻Rs被分成以地电平VC端(DOWN端) 为分压电阻Ro，以电压变换部IO的输出端(UP端)为分压电阻Ru。因此， 可变电阻Rs-分压电阻Ro+分压电阻Ru。此外，因为可以基于控制信号随意 设置电阻值Ro和电阻值Ru,所以将电阻Rs称为可变电阻。另外，对于分 压用的可变电阻Rs，以m个具有相同电阻值的固定电阻为前提进行了描述， 而在假定为非反相放大器结构(反相放大器结构)的情况下或者考虑液晶显 示装置的Y特性的情况下，也可以是m个具有不同电阻值的固定电阻。
此处将描述本实施方式中的电压产生电路的操作。按照电压范围分为两 种情况进行描述。另外，为了易于理解，假定电源电压Va=5.0V,电源电压 Vb=0V,输入电压VIN=1.0V。
接下来将描述在下述的情况1 )和情况2)下电压变换部IO的操作。
1 )在将电源电压Va/2以下的电压作为输出电压输出的情况下的操作。
2 )在将超过电源电压V a/2的电压作为输出电压输出的情况下的操作。 首先，描述在情况1 )下电压变换部10的操作。在情况1 )下进一步又
分为两种操作。
1-1.基于液晶显示数据，希望将输入电压Vw以下且在地电压以上的 输出电压作为输出电压输出的情况下的操作。
1-2.基于液晶显示数据，希望输出超过输入电压V!n的电压或者负电 压的输出电压的情况下的操作。
首先，描述在情况1-1下的电压变换部10的操作。当希望输出输入电 压Vw自身时，将短路用开关SaO导通。由此，运算放大器OP1成为电压跟 随器，输入电压V^从电压变换部IO被输出。
接下来，将描述在希望输出低于输入电压V!n的电压的情况下的操作。 在这种情况下，将短路用开关Sa0导通，对输入电压V!n通过运算放大器 OPl进行电压跟随后，再用电阻Rs进行分压。进而，用电压切换开关Sb2 Sbn (电压切换开关Sbl除外)对该分压电压进行选择，从而输出经电阻分 压后的电压。此时，输出电压为VwxRu/(Ru+Rd)。另外，当希望输出0V(电
源电压Vb)时，可以在电压切换开关Sbl上选择0V。通过以上操作，从 OV直到V^的整个电压范围可以选择性地输出。
下面将描述在1-2情况下的电压变换部10的操作。当希望输出超过输 入电压V!n的电压时，将运算放大器0P1作为非反相放大器；并且，当希望 输出负电压时，将运算放大器OP1作为反相放大器。此外，在图7中，示 出了运算放大器0P1为非反相放大器的状态，而在作为反相放大器的状态 下，在输入电压V!n的施加端与运算放大器0P1的反相输入端(-)之间连 接有电阻Ro,在运算放大器0P1的输出端与反相输入端(-)之间插入开 关(未图示)。该开关对电阻Ru的连接点进行导通和断开控制。
下面将进一步详细地描述在运算放大器0P1作为非反相放大器的状态 下，输出超过输入电压Vm的电压情况下的操作。此时，在运算放大器0P1 的输出端与反相输入端(-)之间连接有电阻Ru,在该连接点与地电平Vc 之间连接有电阻RD。因此，运算放大器0P1的输出电压为输入电压 VINx(l+Ru/RD)。
通过以上操作，从V!n直到Va/2的整个电压范围可以根据控制来选择 并输出。在实际操作中，直到电源电压Va都能够输出，这将在后面进行描 述。如上所述，根据控制而产生出0V~ Va/2的电压。
下面描述在将电源电压Va/2以下的电压作为输出电压输出的情况1) 下输出部20的操作。当希望输出电源电压Va/2以下的电压时，控制部15 进行如下控制将传输切换开关Swl和输出切换开关Sol导通，在使下方 的运算放大器OP2一l导通(工作状态)的同时，断开传输切换开关Sw2和 输出切换开关So2,而使上方的运算放大器0 2_2断开(非工作状态)。通 过上述控制，电压变换部10的输出被提供给下方的运算放大器OP2一l。下 方的运算放大器OP2_l以电压跟随的方式工作，将输入电压经由输出切换 开关Sol输出。
此处，来关注下方的运算放大器OP2一1的电源。电源电压为Va，，和Vb"。 选择满足Va〉Va，，〉Va/2+cJ)和Vb〉Vb"的电压作为该电源电压。其中，在下
方的运算放大器OP2—1是源极接地电路的情况下，ct)被设置为0.2~ 0.3V; 在下方的运算放大器OP2_l是源跟随器电路的情况下，cj)被设置为大约 0.6-1.0V。此时，电源电压Va=5.0V，电源电压Vb二OV， 4叚设选择电源电 压Va"=4.0V，电源电压Vb，，=-l.OV。如果采用这样的电源，即4吏从电压 变换部10输入0V时，也能够没有问题地进行放大。并且，对超过OV的电 压也能够没有问题地进行放大。通过以上操作，能够高速且以低阻抗输出电 压0V~ Va/2。
下面描述在将超过电源电压Va/2的电压作为输出电压输出的情况2) 下输出部20的操作。在这种情况下，电压变换部IO可以实施与在l-2情况 下描述的操作相同的操作，其输出电压为VINx(l+Ru/RD)。
但是，当希望输出电源电压Va时，将实施下列两种控制中的任意一个。
仅仅使与运算放大器OP1的输出晶体管的电源电压Va的端子相连的晶
体管导通，而使运算放大器OP1的其它晶体管断开； 通过电阻切换开关Sal ~ Sam中的一个开关选择电源电压Va。
此时，输出部20的操作与在情况1)下的操作相反。也就是说，当希 望输出超过电源电压Va/2的电压时，控制部15执行如下控制将传输切换 开关Sw2和输出切换开关So2导通而使上方的运算放大器0P2—2导通(工 作状态)后，断开传输切换开关Swl和输出切换开关Sol而使下方的运算 放大器OP2—l断开(非工作状态)。通过上述控制，电压变换部10的输出 被提供给上方的运算放大器OP2—2,结果，上方的运算放大器OP2一2以电 压跟随的方式工作，将输出电压经由输出切换开关So2输出。
此处，来关注上方的运算》文大器OP2—2的电源。电源电压为Va，和Vb，。 选择满足Va〈Va，和Vb，>Vb+ (J)的电压作为该电源电压。
此时，电源电压Va=5.0V,电源电压Vb=0V, j艮设选择电源电压 Va，=6.0V,电源电压Vb，=1.0V。如果采用这样的电源，即使从电压变换部 10输入电源电压Va时，也能够没有问题地放大该电压。通过以上操作，能 够高速且以低阻抗输出电压Va/2 ~ Va。
在前述的例子中，总共需要六种电源，但是不言而喻，通过共用电源电
压Va，，和电源电压Vb，等，能够构成更简单且小面积的电压产生电路。
如上所述，在本实施方式中，因为控制部15对工作电路和晶体管进行 了控制，所以能够获得对于液晶显示装置的驱动来说非常合适的下列效果。
能够高速且以低阻抗产生遍及液晶显示所需驱动电压(0V Va)整个范 围内的电压，而不会带来电路面积的增大和消耗电流的增加。
因为电压变换部10确定了电压范围，所以电源电压Va和电源电压Vb 也能够高精度且高速地驱动。
输出电压不会超过电源电压Va和电源电压Vb。
(实施方式三的变形情形)
在这个变形情形中，如图8所示，输出部20由k个(k为1以上的自 然数)运算放大器OP2—1~0 2_1^构成。在输出部20和电压变换部IO的输 出之间，分别连接有k个传输切换开关Swl ~ Swk和k个输出切换开关Sol ~ Sok。输出切换开关Sol-Sok对是否输出k个运算放大器OP2—1-OP2—k 各自的输出进行选择。
在近年来的液晶驱动器中，有将RAM、控制器、源驱动器和电源电路 搭载在一个芯片中的趋势，其中经常包括各种各样的耐压晶体管和耐压电 源。图8的结构就积极利用了这个趋势，并分离出所需的耐压和电源。
此处，假设有四套(q:4)电源。按照从高到低的顺序将这些电源电压 设为VHH、 Vh、 Vl、 Vll。进一步地，在这些电源之间，由三个(k=3)运 算放大器构成电压变换部10。也就是说，将利用电源电压V^和电源电压 Vt工作的运算放大器设为OP2—1,将利用电源电压VL和电源电压Vh工作 的运算放大器设为OP2—2,将利用电源电压VH和电源电压V冊工作的运算 放大器设为OP2_3。
在这种情况下，可以由具有与电源电压Vu和电源电压Vt之间的电压 差值相对应的绝缘耐压的元件来构成运算放大器OP2—1，可以由具有与电源
电压Vt和电源电压VH之间的电压差值相对应的绝缘耐压的元件来构成运
算放大器OP2—2，可以由具有与电源电压VH和电源电压Vjffl之间的电压差
值相对应的绝缘耐压的元件来构成运算放大器OP2—3。这表示除了传输切换 开关Swl Sw3和输出切换开关Sol~So3以外，都可以由具有低于电压变 换部10的绝缘耐压的元件来构成。这样一来，在这种情况下，就可以将电 源分成三份，从而能够将运算放大器的电源规模减小至1/3，并且将其绝缘 耐压降低至l/3左右。因此，能够将输出电压高速且以低阻抗输出。由此， 以下的特性可以预期绝缘耐压降低一半，电路占用面积减小到1/4，电压 输出速度提高到4倍左右。
低耐压化有助于面积的小型化和性能的提高。并且，今后在液晶驱动器 中会增加各种各样的功能，电源和具有各种绝缘耐压的晶体管也会增加。因 此，通过调整或增加图8中的电源数量q、运算放大器数量k,不但可以预 见到特性的进一步提高，而且还能同时进行面积的小型化。
另外，在图8中，假设与输出相连的负载所具有的电压为VL。该电压 VL的范围可以通过电压变换部IO的绝缘耐压来设置。此时，假设在某个时 刻tl,电压VL基于液晶象素数据与电源电压Va相等。此时，如果利用前 述的结构对运算放大器OP2—1 ~ OP2_3进行低耐压化，则其输出电压将超过 绝缘耐压。
下面将描述为了防止在绝缘耐压方面的上述不便而执行的操作。此外， 假设在运算放大器OP2_l~OP2—3的输出端设置有与运算放大器OP2_l~ OP2—3的电源相连的开关(未图示)。
下面将描述电源电压Va在某个时刻tl被输出，希望在下一时刻t2从 运算放大器OP2_l输出基于液晶象素数据的电压(范围在电源电压Va与电 源电压V^之间的电压)时的步骤。
电源电压Va在某个时刻tl被输出，如果在下一时刻t2将传输切换开 关Swl导通，则运算放大器OP2J的输出电压将超过它的绝缘耐压。然而， 在该时刻t2之前的时刻tl，，运算放大器OP2—l输出电源电压VLL、电源电 压VL或者范围在这两者之间的电压。在此基础上，将传输切换开关Swl导
通。由此，使输出部20的电压收敛在电源电压VLL、电源电压VL或者范围 在这两者之间的电压上。在此基础上，接着，使运算放大器OP2—1工作。 由此，能够将电压产生电路的输出电压限制在它的绝缘耐压以内。
通过按上述步骤进行操作，在可靠保持构成运算放大器OP2—1 ~ OP2—3 的元件的绝缘耐压的基础上，能够实现低耐压化。并且，如果电源的阻抗足 够低，加快收敛时间的效果也可以预期。同样，在运算放大器OP2_l中， 预先将断开时或者电源接通时的初始值设置为电源电压VLL、电源电压VL 或者范围在这两者之间的电压。在此基础上，通过预先对其它的运算放大器 也进行同样设置，使得在对电压产生电路的输出进行电压变更之余，还能在 工作状态、不工作状态、以及包括电源接通在内的过渡状态下，可靠地实现 低耐压化。
此外，电源的数量q和运算放大器的数量k可以按照前述实施方式设为 q=k-l,也可以进一步增减运算放大器，根据输出电压的范围或者构成的半 导体工艺所具备的元件的绝缘耐压来确定。
在上述实施方式中，使用MOS晶体管进行了描述，而使用双极晶体管 可以构成同样电路是不言而喻的。
以上对本发明就其最优选的具体例子进行了详细描述，而有关其优选实 施方式的各部分的组合和排列，可以在不违反后面所请求的本发明的精神和 保护范围的前提下进行各种变更。
权利要求
1、一种电压产生电路，包括:电压变换部，对基准电压进行电压变换；和输出部，对所述电压变换部的输出电压进行阻抗变换，所述电压变换部和所述输出部各自连接有低电压端电源和高电压端电源，所述输出部的所述高电压端电源的电压电平被设置为高于所述电压变换部的所述高电压端电源的电压电平。
2、 根据权利要求1所述的电压产生电路，其中，所述输出部进一步包括以 所述电压变换部的所述高电压端电源电压为基准对阻抗变换后的所述输出电压 进行电压限制的耐压控制部。
3、 根据权利要求2所述的电压产生电路，其中，所述耐压控制部是下列之 中的任意一个二极管，包括阴极，所述电压变换部的高电压端电源电压^皮提供给所述阴极；双极晶体管，包括发射极和基极，所述发射极和所述基极彼此短路，所述 电压变换部的高电压端电源电压被提供给所述基极；MOS晶体管，包括源极和栅极，所述源极和所述4册极彼此短路，所述电压 变换部的高电压端电源电压被提供给所述栅极。
4、 根据权利要求3所述的电压产生电路，其中， 所述MOS晶体管包括N阱和P阱，所述电压变换部的高电压端电源电压被提供给所述N阱，并且所述输出部 的低电压端电源电压被提供给所述P阱，以使所述MOS晶体管的绝缘耐压被 设置为等于或低于所述电压变换部的绝缘耐压或者所述输出部的绝缘耐压。
5、 根据权利要求3所述的电压产生电路，其中，所述电压变换部为差分放 大电路。
6、 根据权利要求3所述的电压产生电路，其中，所述输出部为源跟随器。
7、 根据权利要求1所述的电压产生电路，其中，所迷电压变换部包括 运算放大器，具有输入端和输出端，所述基准电压被输入到所述输入端； 可变电阻，与所述输出端相连；和控制部，控制所述运算放大器，所述运算放大器根据所述控制部的控制形成电压跟随器结构，将该运算放 大器的输出电压通过所述可变电阻进行分压后输出。
8、 根据权利要求7所述的电压产生电路，其中，所述可变电阻包括 多个彼此串联连接的电阻；和电阻切换开关，分别设置在相邻的所述电阻间的连接点与所述输出端之间， 所述电阻切换开关根据所述控制部的控制而导通和断开。
9、 根据权利要求1所述的电压产生电路，其中，所述电压变换部包括 运算放大器，具有输入端、反相输入端和输出端，所述基准电压被输入到所述输入端；可变电阻，分别与所述输出端和接地相连；和 控制部，控制所述运算放大器， 所述运算放大器被构成为非反相放大器，所述可变电阻具有多个与所述反相输入端相连的电阻分割点，并且根据所 述控制部的控制使所述电阻分割点可变。
10、 根据权利要求9所述的电压产生电路，其中，所述可变电阻包括 多个彼此串联连接的电阻；和电阻切换开关，分别设置在相邻的所述电阻间的连接点与所述输出端之间， 所述电阻切换开关根据所述控制部的控制而导通和断开。
11、 根据权利要求1所述的电压产生电路，其中，所述电压变换部包括 运算放大器，具有输入端、反相输入端和输出端，所述基准电压被输入到所述输入端；可变电阻，分别与所述输入端和所述输出端相连；和 控制部，控制所述运算放大器，所述运算放大器被构成为反相放大器，所迷可变电阻具有多个与所述反相输入端相连的电阻分割点，并且根据所 述控制部的控制使所述电阻分割点可变。
12. 根据权利要求11所述的电压产生电路，其中，所述可变电阻包括 多个彼此串联连接的电阻；和电阻切换开关，分别设置在相邻的所述电阻间的连接点与所述输出端之间， 所述电阻切换开关坤艮据所述控制部的控制而导通和断开。
13. 根据权利要求1所述的电压产生电路，其中，所述电压变换部为差分 ;故大电路。
14. 根据权利要求1所述的电压产生电路，其中，所述输出部为源跟随器。
15.一种电压产生电路，包括 电压变换部，对基准电压进行电压变换；和 输出部，对所述电压变换部的输出电压进行阻抗变换，所述电压变换部和所述输出部各自连接有低电压端电源和高电压端电源， 所述电压变换部中的所述高电压端电源与所述低电压端电源之间的电压差值被设置为等于或小于所述输出部中的所述高电压端电源与所述低电压端电源之间的电压差值，所迷电压变换部的绝缘耐压#_设置为等于或低于所述输出部的绝乡彖耐压。
16. 根据权利要求15所述的电压产生电路，其中，所述输出部进一步包括 以所述电压变换部的所述高电压端电源电压为基准对阻抗楚k后的所迷丰t出电 压进行电压限制的耐压控制部。
17. 根据权利要求16所述的电压产生电路，其中，所述耐压控制部是下列 之中的任意一个二极管，包括阴极，所述电压变换部的高电压端电源电压被提供给所述阴极；双极晶体管，包括发射极和基极，所述发射极和所述基极彼此短路，所述 电压变换部的高电压端电源电压被提供给所述基极；MOS晶体管，包括源极和栅极，所述源极和所述栅极彼此短路，所述电压 变换部的高电压端电源电压被提供给所述栅极。
18、 根据权利要求17所述的电压产生电路，其中， 所述MOS晶体管包括N阱和P阱，所述电压变换部的高电压端电源电压被提供给所述N阱，并且所述输出部 的低电压端电源电压被提供给所述P阱，以使所述MOS晶体管的绝缘耐压被 设置为等于或低于所述电压变换部的绝缘耐压或者所述输出部的绝缘耐压。
19、 根据权利要求15所述的电压产生电路，其中，所述电压变换部包括 运算放大器，具有输入端和输出端，所述基准电压被输入到所述输入端； 可变电阻，与所述输出端相连；和控制部，控制所述运算放大器，所述运算放大器根据所述控制部的控制形成电压跟随器结构，将该运算放 大器的输出电压通过所述可变电阻进行分压后输出。
20、 根据权利要求19所述的电压产生电路，其中，所述可变电阻包括 多个彼此串联连接的电阻；和电阻切换开关，分别设置在相邻的所述电阻间的连接点与所述输出端之间， 所述电阻切换开关根据所述控制部的控制而导通和断开。
21、 根据权利要求15所述的电压产生电路，其中，所述电压变换部包括 运算放大器，具有输入端、反相输入端和输出端，所述基准电压被输入到所述输入端；可变电阻，分别与所述输出端和接地相连；和 控制部，控制所述运算放大器， 所述运算放大器被构成为非反相放大器，所述可变电阻具有多个与所述反相输入端相连的电阻分割点，并且根据所 述控制部的控制使所述电阻分割点可变。
22、 根据权利要求21所述的电压产生电路，其中，所述可变电阻包括 多个彼此串联连接的电阻；和电阻切换开关，分别设置在相邻的所述电阻间的连接点与所述输出端之间， 所述电阻切换开关根据所述控制部的控制而导通和断开。
23、 根据权利要求15所述的电压产生电路，其中，所述电压变换部包括 运算放大器，具有输入端、反相输入端和输出端，所述基准电压被输入到所述输入端；可变电阻，分别与所述输入端和所述输出端相连；和 控制部，控制所述运算放大器， 所述运算放大器被构成为反相放大器，所述可变电阻具有多个与所述反相输入端相连的电阻分割点，并且根据所 述控制部的控制使所述电阻分割点可变。
24、 根据权利要求23所述的电压产生电路，其中，所述可变电阻包括 多个彼此串联连接的电阻；和电阻切换开关，分别设置在相邻的所述电阻间的连接点与所述输出端之间， 所述电阻切换开关根据所述控制部的控制而导通和断开。
25、 根据权利要求15所述的电压产生电路，其中，所述电压变换部为差分放大电路。
26、 根据权利要求15所述的电压产生电路，其中，所述输出部为源跟随器。
27、 一种电压产生电if各，包括 电压变换部，对基准电压进行电压变换；和输出部，对所述电压变换部的输出电压进行阻抗变换， 所述电压变换部和所述输出部各自连接有低电压端电源和高电压端电源， 所述电压变换部中的所述高电压端电源与所述低电压端电源之间的电压差值辆L设置为高于所述输出部中的所述高电压端电源与所述低电压端电源之间的电压差值，所述电压变换部的绝缘耐压被设置为高于所述输出部的绝缘耐压。
28、 根据权利要求27所述的电压产生电路，其中，所述输出部进一步包括以所述电压变换部的所述高电压端电源电压为基准对阻抗变换后的所述输出电压进行电压限制的耐压控制部。
29、 根据权利要求28所述的电压产生电路，其中，所述耐压控制部是下列 之中的任意一个二极管，包括阴极，所述电压变换部的高电压端电源电压被提供给所述阴极；双极晶体管，包括发射极和基极，所述发射极和所述基极彼此短路，所述 电压变换部的高电压端电源电压被提供给所述基极；MOS晶体管，包括源极和相卜极，所述源极和所述栅极彼此短路，所述电压 变换部的高电压端电源电压被提供给所述栅极。
30、 根据权利要求29所述的电压产生电路，其中， 所述MOS晶体管包括N阱和P阱，所述电压变换部的高电压端电源电压被提供给所述N阱，并且所述输出部 的低电压端电源电压被提供给所述P阱，以使所述MOS晶体管的绝缘耐压被 设置为等于或低于所述电压变换部的绝缘耐压或者所述输出部的绝缘耐压。
31、 根据权利要求27所述的电压产生电路，其中，所述电压变换部包括 运算放大器，具有输入端和输出端，所述基准电压被输入到所述输入端； 可变电阻，与所述输出端相连；和控制部，控制所述运算放大器，所述运算放大器根据所述控制部的控制形成电压跟随器结构，将该运算放 大器的输出电压通过所述可变电阻进行分压后输出。
32、 根据权利要求31所述的电压产生电路，其中，所述可变电阻包括 多个彼此串联连接的电阻；和电阻切换开关，分别设置在相邻的所述电阻间的连接点与所述输出端之间， 所述电阻切换开关根据所述控制部的控制而导通和断开。
33、 根据权利要求27所述的电压产生电路，其中，所述电压变换部包括 运算放大器，具有输入端、反相输入端和输出端，所述基准电压被输入到所述输入端； 可变电阻，分别与所述输出端和接地相连；和 控制部，控制所述运算放大器， 所述运算放大器被构成为非反相放大器，所述可变电阻具有多个与所述反相输入端相连的电阻分割点，并且根据所 述控制部的控制使所述电阻分割点可变。
34、 根据权利要求33所述的电压产生电路，其中，所述可变电阻包括 多个彼此串联连接的电阻；和电阻切换开关，分别设置在相邻的所述电阻间的连接点与所述输出端之间， 所述电阻切换开关根据所述控制部的控制而导通和断开。
35、 根据权利要求27所述的电压产生电路，其中，所述电压变换部包括 运算放大器，具有输入端、反相输入端和输出端，所述基准电压被输入到所述输入端；可变电阻，分别与所述输入端和所述输出端相连；和 控制部，控制所述运算放大器， 所述运算放大器被构成为反相放大器，所述可变电阻具有多个与所述反相输入端相连的电阻分割点，并且根据所 述控制部的控制使所述电阻分割点可变。
36、 根据权利要求35所述的电压产生电路，其中，所述可变电阻包括 多个彼此串联连接的电阻；和电阻切换开关，分别设置在相邻的所述电阻间的连接点与所述输出端之间， 所述电阻切换开关根据所述控制部的控制而导通和断开。
37、 根据权利要求27所述的电压产生电路，其中，所述电压变换部为差分 ;改大电^各。
38、 根据权利要求27所述的电压产生电路，其中，所述输出部为源跟随器。
39、 一种电压产生电路，包括 电压变换部，对基准电压进行电压变换；和 输出部，对所述电压变换部的输出电压进行阻抗变换，所述电压变换部连接有低电压端电源和高电压端电源， 所述输出部包括多个第 一运算放大器，所述第一运算放大器分别连接有至少一个高电压端电源和至少一个低电压 端电源，所述第一运算放大器的高电压端电源和所述第一运算放大器的所述低电压 端电源的输出电压被设置在高于所述电压变换部的高电压端电源的输出电压的范围内，所述输出部的绝缘耐压被设置为等于或低于所述电压变换部的绝缘耐压。
40、 根据权利要求39所述的电压产生电路，进一步包括对所述第一运算放 大器各自的输出进行导通和断开控制的输出切换开关，所述输出部包括输出端， 所述输出切换开关和所述输出端相连，所述输出切换开关的绝缘耐压被设置为等于或低于所述电压变换部的绝缘 耐压。
41、 根据权利要求40所述的电压产生电路，其中，在电源接通时和在非工 作状态中的所述第一运算放大器各自的输出电压^^皮固定为该第一运算放大器的 电源电压或者电源电压范围内的电压。
42、 根据权利要求40所述的电压产生电路，其中，所述输出切换开关对多个所述第一运算放大器中的一个的输出进行选择， 当所述第一运算放大器的输出切换时，在与下次选择的第一运算放大器相 连的下次选择输出切换开关导通之前，该下次选择的第一运算放大器输出其电 源电压或者电源电压范围内的电压后，所述输出端的输出电压变为所述电源电 压或者电源电压范围内的电压电平时，该下次选择输出切换开关导通。
43、 根据权利要求39所述的电压产生电路，其中，所述电压变换部包括 第二运算放大器，具有输入端和输出端，所述基准电压被输入到所述输入可变电阻，与所述输出端相连；和 控制部，控制所述第二运算放大器，所述第二运算放大器根据所述控制部的控制形成电压跟随器结构，将该电 压变换部的输出电压通过所述可变电阻进行分压后输出。
44、 根据权利要求43所述的电压产生电路，其中，所述可变电阻包括 多个彼此串联连接的电阻；和电阻切换开关，分别设置在相邻的所述电阻间的连接点与所述输出端之间， 所述电阻切换开关根据所述控制部的控制而导通和断开。
45、 根据权利要求39所述的电压产生电路，其中，所述电压变换部包括 第二运算放大器，具有输入端、反相输入端和输出端，所述基准电压被输入到所述输入端；可变电阻，分别与所述输出端和接地相连；和 控制部，控制所述第二运算放大器， 所述第二运算放大器被构成为非反相放大器，所述可变电阻具有多个与所述反相输入端相连的电阻分割点，并且根据所 述控制部的控制使所述电阻分割点可变。
46、 根据权利要求45所述的电压产生电路，其中，所述可变电阻包括 多个彼此串联连接的电阻；和电阻切换开关，分别设置在相邻的所述电阻间的连接点与所述输出端之间， 所述电阻切换开关根据所述控制部的控制而导通和断开。
47、 根据权利要求39所述的电压产生电路，其中，所述电压变换部包括 第二运算放大器，具有输入端、反相输入端和输出端，所述基准电压被输入到所述输入端；可变电阻，分别与所述输入端和所述输出端相连；和 控制部，控制所述第二运算放大器， 所述第二运算放大器被构成为反相放大器，所述可变电阻具有多个与所述反相输入端相连的电阻分割点，并且根据所述控制部的控制使所述电阻分割点可变。
48、根据权利要求47所述的电压产生电路，其中，所述可变电阻包括 多个彼此串联连接的电阻；和电阻切换开关，分别设置在相邻的所述电阻间的连接点与所述输出端之间， 所述电阻切换开关根据所述控制部的控制而导通和断开。
全文摘要
本发明的电压产生电路包括电压变换部，对基准电压进行电压变换；和输出部，对所述电压变换部的输出电压进行阻抗变换。所述电压变换部和所述输出部各自具备低电压端电源和高电压端电源。所述输出部的所述高电压端电源的电压电平被设置为高于所述电压变换部的所述高电压端电源的电压电平。
文档编号H03F3/45GK101388201SQ20081021204
公开日2009年3月18日 申请日期2008年9月12日 优先权日2007年9月14日
发明者小岛友和 申请人:松下电器产业株式会社