专利名称：一种ldpc译码器及其实现译码的方法
技术领域：
本发明涉及译码技术，尤指一种低密度奇偶校验(LDPC， Low-Density Parity Check)译码器及其实现译码的方法。
背景技术：
利用信道编码(纠错码)实现差错控制是无线数字通信中的关键技术之 一。传统的信道纠错编码方式主要有巻积码，RS分组码等。低密度奇偶校 验LDPC码是近年的应用热点。
LDPC码是一类具有稀疏校验矩阵的线性分组码，拥有逼近Shannon限 的良好性能。利用LDPC码进行译码虽然复杂度比传统的巻积码和RS分组 码高，但随着译码算法的改进和大规模集成电路水平的发展，LDPC码的良 好性能得到了重视并已开始广泛应用于卫星通信、音视频广播等领域。目前， 使用LDPC码作为信道编译码的通信/广播系统包括符合移动多媒体行业标 准(CMMB)、数字电视地面广播国家标准(DTTB) 、 WiMAX802.16e、 DVB-S2等的系统。
LDPC码可以由校验矩阵H表示，矩阵的行数p代表校验节点数目，列 数v代表变量节点数目(或称为信息比特节点)。在LDPC译码器工作过程 中，信息在校验节点和变量节点之间传递，通过多次迭代使变量节点的后验 概率信息更加可靠从而完成译码。在LDPC译码器中，通常包括VNU单元， 校验节点单元(CNU， Check-Node Unit),控制单元和存储器单元。变量节 点单元(VNU， Variable-Node Unit)用于计算从变量节点到校验节点的信息 即V2C信息，同时更新自身的后验信息，相当于完成校验矩阵的列处理； CNU单元用于计算从校验节点到变量节点的信息即C2V信息，相当于完成校验矩阵的行处理；控制单元用于控制整个译码过程，包括先验信息的输入 控制，迭代是否继续的控制，以及迭代结束后的输出控制等；存储器单元可 以分成存储器组A和存储器组B两部分存储器组A用来保存输入变量节 点的初始先验信息，存储器组B保存迭代过程中的计算结果即C2V信息和 V2C信息。
LDPC码的校验矩阵H是一个稀疏矩阵，通常有上千行和上千列。每次 迭代需要完成所有行和所有列的计算，如果采用全串行计算则延迟过大，如 果采用全并行计算则需要更多硬件资源，因此采用部分并行和部分串行的架 构是一个比较合理的方式。在这种串并结合的架构下，用一组CNU单元进 行并行计算，其处理的行的集合称为一个水平层，CNU单元逐层处理直至 遍历所有行；与此类似，用一组VNU单元对列并行计算，直至遍历所有列。
CNU和VNU是LDPC译码器的核心计算单元。在传统的LDPC译码器 中，CNU和VNU的计算是互相独立的，即所有行处理完后再开始列处理， 同理所有列处理完后再开始下一次迭代的行处理。CNU计算出的C2V信息 和VNU计算出的V2C信息因此需要交替保存在存储器单元中。
图la是现有技术VNU计算过程中，计算V2C信息的示意图，如图la 所示，首先从存储器组A中读取变量节点的先验信息，从存储器组B中读 取之前CNU单元写入的C2V信息；计算完成后，图lb是现有技术VNU计 算过程中，存储V2C信息的示意图，如图lb所示，把得到的V2C信息回 写到存储单元B中。图la和图lb完成了一个垂直层的运算，VNU单元接 着重复图la和图lb的过程，完成下一垂直层的计算，直至所有列被处理完。 VNU的计算如公式(1 )所示
仏W =,化,WIZ e C[j'] \ /}) (1)
其中，^是变量节点7的初始输入先验信息；气，)代表在第"欠迭代中，
从校验节点/'传给变量节点7的C2V信息；a'("代表在第"欠迭代中，从变 量节点7传给校验节点'的V2C信息；C[力代表与变量节点y相连的校验节点的集合。
在整个VNU计算阶段，CNU单元是空闲的。
图2a是现有技术CNU计算过程中，计算C2V信息的示意图，如图2a 所示，在VNU计算阶段完成后，在CNU计算期间，首先从存储器组B中 读取之前VNU单元写入的V2C信息；计算完成后，图2b是现有技术CNU 计算过程中，存储C2V信息的示意图，如图2b所示，把得到的C2V信息 回写到存储单元中。图2a和图2b完成了一个水平层的运算，CNU单元接 着重复图2a和图2b的过程，完成下一水平层的计算，直至所有行被处理完。 CNU的计算如公式(2)所示
&(W = -1) I / e外']\y')) (2)
其中，^W代表在第"欠迭代中，从校验节点M专给变量节点乂的C2V 信息；g,W代表在第"欠迭代中，从变量节点/传给校验节点z的V2C信息；
外'J代表与校验节点/相连的变量节点的集合。 在整个CNU计算阶段，VNU单元是玄 闲的。
VNU和CNU计算阶段都完成后，如果译码不成功而且迭代次数未达到 规定上限，则控制单元指示转回VNU计算阶段，且迭代次数加1,即每次 迭代都包括一个CNU计算阶段和一个VNU计算阶段。
以上所述LDPC译码器的整个译码流程如图3所示，图3是现有技术 LDPC^奪码的流程图，大致介绍如下
步骤300:初始化变量节点先验信息。
步骤301:判断所有校验式是否成立，如果成立则输出译码结果并结束 本流程，否则进入步骤3 02 。
步骤302:迭代次数是否达到上限，如果是则输出译码结果并结束本流 程，否则进入步骤303。 ~步骤304:读取下一组C2V信息列和变量节点，进行VNU 计算。步骤305:判断所有列是否计算完成，如果是进入步骤306，否则返回 步骤303。
步骤306 步骤307:读取下一组V2C信息行，进行CNU计算。 步骤308:判断所有行是否计算完成，如果是进入步骤309，否则返回 步骤306.
步骤309:迭代次数加一后返回步骤301。
图3所示流程中，步骤303 ~步骤305是VNU计算过程，每执行完一 次就完成一个垂直层的运算，步骤306 步骤308是CNU计算过程，每执 行完一次就完成一个水平层的运算。具体实现参见对图la 图2b的描述， 这里不再赘述。
综上所述，现有LDPC译码器架构中，CNU和VNU是独立进行的。对 CNU计算，用到的V2C信息全部来自上一次迭代VNU计算的结果，当前 的最新C2V信息无法对变量节点进行更新，从而无法得到更新的V2C信息； 同理，对VNU计算，用到的C2V信息也是全部来自上 一 次迭代CNU计算 的结果而没有用到当前的最新信息。由于最新的信息无法即时用于迭代，影 响了收敛速度，所以现有LDPC实现译码的方法需要比较多的迭代次数。
另外，LDPC译码器需要消耗相当多的存储单元。在校验矩阵中，对元
素e";1，代表校验节点z和变量节点y相连，现有的计算方法需要在这条边 上交替的双向传递V2C以及C2V信息，由上所述，这些信息需要存储到存 储器单元中。因此需要存储的数据量和校验矩阵中1的数目相同。以CMMB 1/2码率为例，校验矩阵为4608 x 9216，每一行有6个1即每个校验节点和 6个变量节点相连，因此需要存储4608 x 6个数。
最小和算法(Min-Sum )提供了 一种简化的计算C2V信息方法，利用这 种算法，每一行计算的C2V信息可以只保存2个数，而不是传统计算方法 中的与每行中1的个数相等(通常这个数值会远比2大)。然而在现有LDPC 译码器的信息传递架构下，由于CNU和VNU交替独立执行，存储器单元也需要分别交替保存C2V信息和V2C信息，尽管C2V信息的数量可以由于采用最小和算法而得到减小，但是V2C信息的数量不变，即使采用最小和算法，也只能节省运算量，并不能节省存储单元。
发明内容
有鉴于此，本发明的主要目的在于提供一种LDPC译码器，能够加快收敛速度，减少译码延迟，同时有效地节省存储单元。
本发明的另一目的在于提供一种译码器实现译码的方法，能够加快收敛速度，减少译码延迟，同时有效地节省存储单元。
为达到上述目的，本发明的技术方案具体是这样实现的
一种低密度奇偶校验LDPC译码器，至少包括控制单元、存储单元和变量-校验-变量节点单元VCVNU单元，其中，
控制单元，用于控制整个译码过程，包括先验信息的输入控制，迭代是否继续的控制，以及迭代结束后的输出控制；
存储器单元包括第一存储器组和第二存储器组第一存储器組用于保存在迭代过程中不断更新的变量节点的信息；第二存储器组用于保存校验节点传送给变量节点的信息；
VCVNU单元，用于针对校验矩阵的行，对变量节点进行预处理，计算变量节点和校验节点之间的信息传递并更新变量节点。
所述VCVNU单元包括变量节点预处理单元，校验信息计算单元，变量节点更新单元以及寄存器，其中，
变量节点预处理单元，用于从所述第二存储器组中读取对应于校验矩阵H的当前行的校验节点信息，从所述第一存储器组中读取和这些校验节点相连的变量节点信息，对变量节点进行预处理，处理完的变量节点信息转发给校验信息计算单元，同时将其保存在寄存器中；
校验信息计算单元，用于完成校验节点到变量节点的C2V信息计算，并作为当前校验行的校验信息保存到所述第二存储器组中；同时，C2V信息和保存在寄存器中的变量节点信息被转发给变量节点更新单元；
变量节点更新单元，用于完成变量节点更新运算并回存到所述第一存储器组中。
所述VCVNU单元采用改进的最小和算法，获取V2C信息中每个校验行的最小绝对值和次最小绝对值；再利用每个校验行的最小绝对值、次最小绝对值、各V2C信息的符号位，以及最小值的序号信息，获取C2V信息，以计算所述变量节点和校验节点之间的信息传递。
所述获取V2C信息中每个校验行的最小绝对值和次最小绝对值分别为
最小绝对值C',麵("="*min(l e"W !，e则);次最小绝对值c''2' W = a *min(l 2〃 W L e则、L);
其中，^W代表在第A次迭代中，从校验节点/传给变量节点7的C2V信息；
仏'("代表在第"欠迭代中，从变量节点"专给校验节点,的V2C信息；"为修正因子，其取值是大于0小于1的常数，比如0.8;外']代表与校验节点''相连的变
量节点的集合；是对应于最小1 e〃 ("1的序号。所述获取C2V信息具体为
& ( ) = i& W *W) * W, = y隱
n ,、主—"。厂
其中， ，sign()表rF符号位。
所述更新变量节点具体为其中，、为保存在所述第一
存储器组中的变量节点7'的变量信息。
一种LDPC译码器实现译码的方法，基于权利要求1所述的译码器，在每
次迭代过程中，该方法包括
读取下 一组校验信息行和相关变量节点，对变量节点进行预处理；计算变量节点和校验节点之间的信息传递并更新变量节点；直至所有行计
算完成。所述下一组校验信息行是对应于校验矩阵的当前行的校验节点信息；所
述相关变量节点是和这些校验节点相连的变量节点信息。
所述对变量节点进行预处理的方法为利用变量信息减去校验信息对应于在上一次迭代中本校验节点传给与之相连的变量节点的信息。所述计算变量节点和校验节点之间的信息传递的方法为采用改进的最小和算法，获取V2C信息中每个校验行的最小绝对值和次最小绝对值；
利用每个校验行的最小绝对值、次最小绝对值、各V2C信息的符号位，以及最小值的序号信息，获取C2V信息。
所述获取V2C信息中每个校验行的最小绝对值和次最小绝对值分别为
最'J 、绝对值C'， W = " *min(l("1J e则);次最小绝对值c"誦W = " *min(l e" W L7 e则、;'誦)；
其中，^W代表在第"欠迭代中，从校验节点/传给变量节点y的C2V信息；
"'")代表在第"欠迭代中，从变量节点乂传给校验节点,的V2C信息；"为修正因子，其取值是大于0小于1的常数，比如0.8;外']代表与校验节点''相连的变
量节点的集合；7'画是对应于最小12〃 ("1的序号。所述获取C2V信息具体为
"=i& (" * wg"(e〃 W) * c,,2m,n w， y = /min
n .,、主—"口 7、
其中， ,Slgn()表TF符号位。
所述更新变量节点具体为A=A") + &(",其中，A为保存的变量节点y的变量信息。
由上述技术方案可见，本发明LDPC译码器在信息传递过程中，每一层处理完后，变量节点信息都会被当前参与的校验节点更新，由于变量节点还参与了其他校验节点，因此当同一次迭代中，当VCVNU单元处理到包含其他校验节点的层时，将用到更新后的变量节点信息。由此可见，变量节点信 息在同 一 次迭代的层间是不断更新的，这种信息传递机制和现有的完全不 同，本发明的信息传递机制更充分地利用了已知信息，从而提高了收敛速度， 以更少的迭代次数完成译码，减少了译码延迟，同时增强了译码性能。同时， 由于C2V信息的大大简化，使得存储器单元得到了很大程度的节省，从而 有效地节省了存储空间。
图la是现有技术VNU计算过程中，计算V2C信息的示意图lb是现有技术VNU计算过程中，存储V2C信息的示意图2a是现有技术CNU计算过程中，计算C2V信息的示意图2b是现有技术CNU计算过程中，存储C2V信息的示意图3是现有技术LDPC译码的流程图4是本发明LDPC译码器的组成结构示意图5是本发明预处理的示意图6是本发明存储预处理结果的示意图7是本发明实现校验信息计算的示意图8是本发明实现变量节点更新的示意图9是本发明LDPC译码器实现译码的流程图。
具体实施例方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举 实施例，对本发明进一步详细说明。
图4是本发明LDPC译码器的组成结构示意图，如图4所示，本发明 LDPC译码器至少包括控制单元、存储单元和变量-校验-变量节点单元 (VCVNU, Variable-Check-Variable Nodes Unit),其中，
控制单元，用于控制整个译码过程，包括先验信息的输入控制，迭代是
12否继续的控制，以及迭代结束后的输出控制等。其功能和组成与现有译码器 基本一致。
存储器单元包括第一存储器组和第二存储器组两部分。第一存储器组用
于保存变量节点的信息，与现有LDPC译码器的存储器构成不同的是第一 存储器保存的变量节点信息在迭代过程中不断更新，而并非一直保存初始先 验信息；第二存储器组用于保存校验节点传送给变量节点的信息，即C2V信息。
VCVNU单元，用于针对校验矩阵的行，对变量节点进行预处理，计算 变量节点和校验节点之间的信息传递并更新变量节点。VCVNU可以分成三个 子单元变量节点预处理单元，校验信息计算单元以及变量节点更新单元。 本发明LDPC译码器使用 一组VC.VNU单元并行处理一个水平层，即一批校 验矩阵H的行，更新后的变量节点用于下一个水平层的处理。
现有LDPC译码中，VNU单元用来计算V2C信息，CNU单元用来计算 C2V信息，VNU单元和CNU单元在不同的阶段分别各自执行。而本发明使 用在水平层间更新变量节点信息的信息传递方式。
本发明中译码器采取了变量节点信息即时更新的策略，C2V信息被立即 用于更新变量节点信息，不再有专门的VNU计算阶段，因此第二存储器组 也不再用于保存V2C信息。
下面结合图5~图8，详细介绍本发明LDPC译码器的工作原理。
图5是本发明预处理的示意图，如图5所示，VCVNU单元中的变量节 点预处理单元，从第二存储器组中读取对应于校验矩阵H的当前行的校验 节点信息，从第一存储器组中读取和这些校验节点相连的变量节点信息。
第一次从第一存储器组中读取的变量节点信息为变量节点的初始先验 信息。
图6是本发明预处理的示意图，如图6所示，在变量节点预处理单元进 行变量节点预处理，处理完的变量节点信息转发给校验信息计算单元，同时 将其保存在寄存器中。由于从第二存储器组中读取的校验信息对应于在上一次迭代中本校验节点传给与之相连的变量节点的信息，因此，预处理就是先 才巴这部分信息减去。
仍然用A」代表保存在第 一存储器组中的变量节点7'的变量信息，需要说
明的是，这里的^只在译码开始时初始化为变量节点的初始先验信息，之后
在迭代过程中不断更新。变量节点预处理可以用公式(3 )表示如下
(3)
其中，A")代表在第"欠迭代中，从校验节点z传给变量节点y的C2V
信息；仏")代表在第"欠迭代中，从变量节点y传给校验节点^的V2C信息。 图7是本发明实现校验信息计算的示意图，如图7所示，校验信息计算
单元用于完成校验节点到变量节点的C2V信息计算，这部分信息作为当前
校验行的校验信息保存到第二存储器组中；同时，C2V信息和保存在寄存器
中的变量节点信息被转发给变量节点更新单元。
获取C2V信息的算法有多种算法，为了节省存储器，可以采用改进的
最小和算法，通过该算法计算并保存两个绝对值最小的变量节点数以及各变
量节点的符号位。下面公式(4)和(5)分别计算由仏W代表的V2C信息
中的最小绝对值和次最小绝对值
C',國("="* min(l 0;, (" |, y e叩]) (4)
C,,2, W = * m阔e,, (。 1, e / [' ] \ 7mm) (5) 其中，"为修正因子，其取值是大于0小于1的常数，比如0.8;外']代
表与校验节点''相连的变量节点的集合；是对应于最小1" W1的序号。
本发明中，由于修正因子"的引入，加快了收敛速度，减少了译码延迟， 增强了译码性能。
计算C2V信息如公式(6)所示
i a) = (" * (") * c'，("，力e叩]、y""n其中， ',] ，sign()表rF符号位。
由此可见，在最小和算法下，C2V信息可以简化为每个校验行只保存 最小绝对值、次最小绝对值、各V2C信息的符号位，以及最小值的序号信 息即可。而现有的计算C2V信息的算法需要计算并保存跟本校验节点相连 的所有变量节点的信息，而通常每个校验节点连接的变量节点在6个或6个 以上，因此说，本发明中，由于C2V信息得到了大大的简化，所以第二存 储器组得到了很大程度的节省，从而有效地节省了存储空间。
图8是本发明实现变量节点更新的示意图，如图8所示，变量节点更新 单元用于完成变量节点更新运算并回存到第一存储器组中。变量节点更新单 元的实现可以表示为公式(7)所示
至此，VCVNU单元处理完一组校验矩阵的4于，或称为一层。这个水平 层的处理不单包括了校验节点的行计算，也更新了变量节点的信息。随后， 在控制单元的控制下，VCVNU单元和存储单元转向下一层，重复VCVNU 单元中三个子单元的处理过程，直至所有校验矩阵的所有行处理完毕即完成 一次迭代。
从本发明LDPC译码器的工作原理描述可见，在信息传递过程中，每一 层处理完后，变量节点信息都会被当前参与的校验节点更新，由于变量节点 还参与了其他校验节点，因此当VCVNU单元处理到包含其他校验节点的层 时，将用到更新后的变量节点信息。由此可见，变量节点信息在层间是不断 更新的，这种信息传递机制和现有的完全不同，本发明的信息传递机制更充 分地利用了已知信息，从而提高了收敛速度，以更少的迭代次数完成译码， 减少了译码延迟，同时增强了译码性能。同时，由于C2V信息的大大筒化， 使得存储器单元得到了很大程度的节省，从而有效地节省了存储空间。
图9是本发明LDPC译码器实现译码的流程图，如图9所示，本发明译 码包括以下步骤步骤900:初始化变量节点先验信息。
步骤卯l:判断所有校验式是否成立，如果成立则输出译码结果并结束 本流程，否则进入步骤902。
步骤902:迭代次数是否达到上限，如果是则输出译码结果并结束本流 程，否则进入步骤卯3。
这里，步骤卯0 ~步骤902的实现属于本领域技术人员公知技术，与步 骤300 ~步骤303完全一致，这里不再详述。
步骤卯3:读取下一组校验信息行和相关变量节点。
下一组校验信息行是对应于校验矩阵H的当前行的校验节点信息，相 关变量节点是和这些校验节点相连的变量节点信息。
步骤904:对变量节点进行预处理。变量节点预处理就是利用变量信息 减去校验信息对应于在上 一次迭代中本校验节点传给与之相连的变量节点 的信息，可用前文公式(3)来实现。
步骤905:进行CNU计算。
本步骤用于完成校验节点到变量节点的C2V信息计算，获取C2V信息 的算法有多种算法，为了节省存储器，可以采用改进的最小和算法，通过该 算法计算并保存两个绝对值最小的变量节点数以及各变量节点的符号位。具 体实现可参见前文公式(6)。
步骤906:对变量节点进行更新。具体实现可参见前文公式(7)。 步骤卯7:判断所有行是否计算完成，如果是进入步骤908，否则返回 步骤903。
步骤908:迭代次数加一后返回步骤901。
图9所示流程中，步骤903 ~步骤907是VCVNU计算过程，每执行一 次就完成一组校验矩阵的行或称为一层的处理。具体实现参见对图la 图 2b的描述，这里不再赘述。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范 围。凡在本发明的精神和原则之内，所作的任何修改、等同替换以及改进等， 均应包含在本发明的保护范围之内。
权利要求
1. 一种低密度奇偶校验LDPC译码器，其特征在于，至少包括控制单元、存储单元和变量-校验-变量节点单元VCVNU单元，其中，控制单元，用于控制整个译码过程，包括先验信息的输入控制，迭代是否继续的控制，以及迭代结束后的输出控制；存储器单元包括第一存储器组和第二存储器组第一存储器组用于保存在迭代过程中不断更新的变量节点的信息；第二存储器组用于保存校验节点传送给变量节点的信息；VCVNU单元，用于针对校验矩阵的行，对变量节点进行预处理，计算变量节点和校验节点之间的信息传递并更新变量节点。
2. 根据权利要求1所述的LDPC译码器，其特征在于，所述VCVNU 单元包括变量节点预处理单元，校验信息计算单元，变量节点更新单元以及寄 存器，其中，变量节点预处理单元，用于从所述第二存储器组中读取对应于校验矩阵H 的当前行的校验节点信息，从所述第一存储器组中读取和这些校验节点相连的 变量节点信息，对变量节点进行预处理，处理完的变量节点信息转发给校验信 息计算单元，同时将其保存在寄存器中；校验信息计算单元，用于完成校验节点到变量节点的C2V信息计算，并作 为当前校验行的校验信息保存到所述第二存储器组中；同时，C2V信息和保存 在寄存器中的变量节点信息被转发给变量节点更新单元；变量节点更新单元，用于完成变量节点更新运算并回存到所述第一存储器 组中。
3. 根据权利要求1所述的LDPC译码器，其特征在于，所述VCVNU单 元采用改进的最小和算法，获取V2C信息中每个校验行的最小绝对值和次最小 绝对值；再利用每个校验行的最小绝对值、次最小绝对值、各V2C信息的符号 位，以及最小值的序号信息，获取C2V信息，以计算所述变量节点和校验节点之间的信息传递。
4. 根据权利要求3所述的LDPC译码器，其特征在于，所述获取V2C信 息中每个校验行的最小绝对值和次最小绝对值分别为最小绝对值C'， (" = " *min(l e〃 ("', 乂 e卿;次最小绝对值C"画("="*min(l e〃 W L7" e外']、4);其中，""("代表在第"欠迭代中，从校验节点M专给变量节点y的C2V信息；"'W代表在第"欠迭代中，从变量节点7'传给校验节点〖'的V2C信息；"为修正 因子，其取值是大于O小于1的常数，比如0.8;外']代表与校验节点''相连的变量节点的集合；7'國是对应于最小I仏("1的序号。
5. 根据权利要求4所述的LDPC译码器，其特征在于，所述获取C2V信 息具体为7 = P' W * "g"(e〃W) * C'， W，力e外']、；闘 其中， ""I" ， sign()表不符号位。
6. 根据权利要求5所述的LDPC译码器，其特征在于，所述更新变量节点 具体为^;e〃w + ^⑨，其中，A为保存在所述第一存储器组中的变量节点7的变量信息。
7. —种LDPC译码器实现译码的方法，基于权利要求1所述的译码器，其 特征在于，在每次迭代过程中，该方法包括读取下 一 组校验信息行和相关变量节点，对变量节点进行预处理； 计算变量节点和校验节点之间的信息传递并更新变量节点；直至所有行计 算完成。
8. 根据权利要求7所述的方法，其特征在于，所述下一组校验信息行是 对应于校验矩阵的当前行的校验节点信息；所述相关变量节点是和这些校验 节点相连的变量节点信息。
9. 根据权利要求7所述的方法，其特征值在于，所述对变量节点进行预处理的方法为利用变量信息减去校验信息对应于在上 一 次迭代中本校验 节点传给与之相连的变量节点的信息。
10. 根据权利要求7所述的方法，其特征在于，所述计算变量节点和 校验节点之间的信息传递的方法为采用改进的最小和算法，获取V2C信息中每个校验行的最小绝对值和次最 小绝对值；利用每个校验行的最小绝对值、次最小绝对值、各V2C信息的符号位，以 及最小值的序号信息，获取C2V信息。
11. 根据权利要求10所述的方法，其特征在于，所述获取V2C信息中 每个校验行的最小绝对值和次最小绝对值分别为最小绝对值C'.誦("="*min(l e" (" '， 7'e则);次最小绝对值c'、2'则W = " *min(l e- ("|;y' e则、乂丽)；其中，^("代表在第"欠迭代中，从校验节点M专给变量节点y的C2V信息；仏'W代表在第"欠迭代中，从变量节点乂传给校验节点z的V2C信息；"为修正 因子，其取值是大于0小于1的常数，比如0.8;外']代表与校验节点''相连的变量节点的集合；7國是对应于最小1 e〃 ("1的序号。
12. 根据权利要求11所述的方法，其特征在于，所述获取C2V信息具 体为"山 &w = n w).,、电一"口 ，、其中， 頭'] ，sign()表7F符号位。
13. 根据权利要求12所述的方法，其特征在于，所述更新变量节点具体 为+ 其中，、为保存的变量节点y的变量信息。
全文摘要
本发明公开了一种低密度奇偶校验(LDPC，Low-Density Parity Check)译码器及其实现译码的方法。本发明LDPC译码器在信息传递过程中，每一层处理完后，变量节点信息都会被当前参与的校验节点更新，由于变量节点还参与了其他校验节点，因此当VCVNU单元处理到包含其他校验节点的层时，将用到更新后的变量节点信息。由此可见，变量节点信息在层间是不断更新的，这种信息传递机制和现有的完全不同，本发明的信息传递机制更充分地利用了已知信息，从而提高了收敛速度，以更少的迭代次数完成译码，减少了译码延迟，同时增强了译码性能。同时，由于C2V信息的大大简化，使得存储器单元得到了很大程度的节省，从而有效地节省了存储空间。
文档编号H03M13/00GK101478312SQ200810239700
公开日2009年7月8日 申请日期2008年12月15日 优先权日2008年12月15日
发明者辉 张, 敦 柳, 王西强 申请人:北京创毅视讯科技有限公司