专利名称：多模分频装置的制作方法
技术领域：
本实用新型涉及分数锁相环，尤其涉及一种用于扩展分数锁相 环中多模分频器分频范围的多模分频装置。
背景技术：
按环路分频器类型可将锁相环分为整^t分频锁相环和分数分频 锁相环两大类。与整凄t分频锁相环相比，分lt分频锁相环具有锁定 速度快、频率综合精度高以及可采用更高的参考频率的优点，从而 在通信收发器中得到了越来越广泛的应用。传统的分数分频锁相环如图1所示，包括多模分频器(MMD); 参考频率源(Reference),用于产生锁相环的基础比專交频率；压控 振荡器(VCO),用于输出频率为参考源的输出频率的N倍(N可 为整数，也可为分数)的信号；鉴频鉴相器(PFD),用于比较参考 频率与分频器反馈输出频率的相位差；电荷泵(CP)和环路滤波电 路(LPF),用于对压控振荡器的输出频率进行负反馈控制以产生所 需的输出频率；以及分凄t调制器(Modulator),用于控制多才莫分频 器以产生所需的分lt分频比。传统的多才莫分频器(Multi-Modulus-Divider, MMD )如图2所示，由多级模2模3分频器级联而成。在一个分频周期内，每一个 模2模3分频器可在控制位的控制下只做模2分频或做一次模3分频，其余时间估文才莫2分频，从而达到在2"到2(n+1)-l范围内连续分 频的目的。其中，n为模2模3分频器的级数。以n=5的分频器举 例来说，当其中所有的模2模3分频器在一个分频周期内都只除2 时，总的分频比为32。而当第一级模2模3分频器在一个分频周期 内做一次除3,而在其余时间内都估文除2分频时，总的分频比即为 32+1=33。类似i也，该分频器可在外部4空制^f立的作用下实i见32到63, 即，25到2(5+1)-1的分频比。常用的分数调制器一般为Z - △结构，为降低杂散和提高分频精 度，在工作时通常会控制多模分频器的分频比在较大的范围内快速 切换。例如，当目标分频比为55.6时，分数调制器会控制多模分频 器在52、 53、 54、 55、 56、 57、 58、 59以及60几个分频上快速切 :换，乂人而达到相^j"4交长时间来看分频比是55.6的效果。然而，现有的大范围分频器存在一个问题，即当所需分频比靠 近2"时，现有的多模分频器的输出在由第(n-l)级的输出信号向 第n级的输出信号切换的瞬间，由于第(n-l )级输出端的输出信号 的频率是第n级输出端的输出信号的频率的两倍，所以切换后第n 级输出端的输出信号有可能处于高电平也有可能处于低电平，如果 切换前与切换后的电平不一致，则在分频器的l命出端处会产生一个 不正确的脉冲波形，导致切换后的第一个周期的分频比错误。例如， 在分频范围是32到127的分频器中，当所需的分频比靠近26即64 时，由于分数调制会控制分频器的分频比来回跨越26即64，导致分 频器的输出在第5级和第6级之间快速切换，但由于从第5级切换 第6级的瞬间第6级有可能处于高电平处也有可能处于低电平处， 而第5级的电平状态是确定可控的，如切换前后的电平状态不一致 就会导致出现分频4晉误的现象。虽然该4晉误只是在输出级切换后的 第 一个周期出现一次，但对于分数分频器来说仍然是不能接受的， 因为对靠近2。的分频比，分频器输出端会在第n级和第(n+l)级 间反复快速切换。由第(n-l )级向第n级间切换的时机是由设计者控制的，也就 是说切换前的输出电平和切换的时机是确定的，而切换后电平状态 的不确定是导致切换后第 一个周期的分频比错误的根本原因。如果不能解决该问题则最终分频比会出现不可接受的偏差。该 缺陷在某些应用中可通过选用不同的参考频率，以避免分频器输出 端在两级间切换来部分解决，但这样一是限制了系统的兼容性，二 是该方法并不总是有效，所以这种解决方法在4艮多应用中并不适合。实用新型内容本实用新型旨在提供用于解决多模分频器在第(n-l)级和第n 级之间切换后电平状态的不确定导致的切换后第 一个周期的分频比 错误问题的多模分频装置。根据本实用新型的一个方面，^是供了一种用于扩展分数锁相环中多模分频器分频范围的多模分频装置，包括多模分频器，还包括 用于扩展分频范围的电路模块，该电路模块包括第一选择控制信 号产生器，用于将多模分频器的第n级输出信号与第(n-l)级输出 信号进行比较，并根据比较结果和来自外部的分频比控制信号来产 生第一选择控制信号；第一选择器，用于根据第一选择控制信号来 选择输出多模分频器的第n级输出信号或第n级输出信号的反相信 号；第二选择控制信号产生器，用于根据多模分频器的第(n-l )级 输出信号和分频比控制信号来产生第二选择控制信号；以及第二选 择器，用于根据第二选择控制信号来选择输出多模分频器的第(n-l ) 级输出信号或由第 一选择器输出的信号。其中，第一选择控制信号产生器包括第一比较器，用于对多 模分频器的第n级输出信号和第(n-l )级输出信号进行比较并将比 较结果输出至第一采样器；以及第一采样器，由分频比控制信号触发，用于对第一比较器的比较结果进行釆样，并将采样后的比较结 果作为第 一选择信号提供至第 一选择器。优选地，第一比较器是异或门电路。优选地，第一采样器是D触发器。其中，第二选择控制信号产生器包括第二采样器，由多模分 频器的第(n-l )级输出信号的反相信号触发，用于对分频比控制信 号进行釆样，并将采样后的分频比控制信号输出至或运算单元；延 迟单元，用于延迟分频比控制信号，并将延迟后的分频比控制信号 输出到或运算单元；以及或运算单元，用于对由第二采样器输出的 分频比控制信号和由延迟单元输出的分频比控制信号进行或运算， 并将运算结果作为第二选择控制信号输出至第二选择器。优选地，第二采样器是D触发器。优选地，或运算单元由或非门电^各和第一反相器组成。其中，延迟单元包括第二反相器，用于对来自外部的分频比 控制信号进行反相，并将反相后分频比控制信号输出至电容器的一 端；电容器，用于对经第二反相器反相后的分频比控制信号进行延 迟；以及第三反相器，用于对经电容器延迟后的分频比控制信号进 行反相并作为第二选择控制信号输出至第二选择器。利用本实用新型的才支术方案，在切4奂前对各级输出的电平状态 进4亍判断，并4艮据判断结果来正确控制切换时才几，因此，在应用于 分凄t频率锁相环中时，避免了特定分频比情况下的分频4昔:艮。
此处所说明的附图用来提供对本实用新型的进一步理解，构成 本申请的 一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中图1是传统的分数分频锁相环电路的方框图；图2是传统的多模分频器的电路原理框图；图3是根据本实用新型实施例的用于扩展分数锁相环中多模分 频器分频范围的多模分频装置的方框图；图4是根据本实用新型实施例的多模分频装置的电路图；以及图5是图4所示的电路图中的主要节点的脉沖信号的仿真波形图。
具体实施方式
以下结合附图对本实用新型的优选实施例进行说明，应当理解， 此处所描述的优选实施例仅用于说明和解释本实用新型，并不用于 限定本实用新型。全文中，相同参考标号表示相同装置。图3是根据本实用新型实施例的用于扩展分数锁相环中多模分 频器分频范围的多才莫分频装置300的方框图。参照图3，才艮据本实用新型实施例的用于扩展分凄t锁相环中多 模分频器分频范围的多模分频装置300包括多才莫分频器302，还包 括用于扩展分频范围的电路才莫块304，该电路才莫块304包括第一 选择控制信号产生器3042 ，用于将多模分频器302的第n级输出信 号与第(n-1 )级输出信号进行比较，并根据比较结果和来自外部的9分频比控制信号来产生第一选择控制信号；第一选择器3044,用于 根据第一选择控制信号来选择输出多模分频器302的第n级输出信 号或第n级输出信号的反相信号；第二选择控制信号产生器3046， 用于根据多模分频器302的第(n-l )级输出信号和分频比控制信号 来产生第二选择控制信号；以及第二选择器3048，用于根据第二选 择控制信号来选择输出多模分频器302的第(n-l )级输出信号或由 第 一选择器3044输出的信号。第一选择控制信号产生器3042包括第一比较器，用于对多模 分频器302的第n级输出信号和第(n-l )级输出信号进行比较并将 比较结果输出至第一采样器；以及第一采样器，由分频比控制信号 触发，用于对第一比较器的比较结果进行采样，并将采样后的比较 结果作为第一选择信号提供至第一选择器3044。优选地，第一比较器是异或门电路。优选地，第一采样器是D触发器。第二选择控制信号产生器3046包括第二采样器，由多模分频 器302的第(n-l )级输出信号的反相信号触发，用于对分频比控制 信号进行采样，并将采样后的分频比控制信号输出至或运算单元； 延迟单元，用于延迟分频比控制信号，并将延迟后的分频比控制信 号输出到或运算单元；以及或运算单元，用于对由第二采样器输出 的分频比控制信号和由延迟单元输出的分频比控制信号进行或运 算，并将运算结果作为第二选择控制信号输出至第二选择器3048。优选地，第二采样器是D触发器。延迟单元包括第二反相器，用于对来自外部的分频比控制信 号进行反相，并将反相后分频比控制信号输出至电容器的一端；电 容器，用于对经第二反相器反相后的分频比控制信号进行延迟；以及第三反相器，用于对经电容器延迟后的分频比控制信号进行反相并作为第二选择控制信号输出至第二选捧器3048。图4是根据本实用新型实施例的多模分频装置300的电路图。参照图4,根据本实用新型第一实施例的多模分频装置300包 括多模分频器302,还包括用于扩展分频范围的电路模块304,该电 路模块304包括第一选择控制信号产生器3042、第一选择器3044、 第二选择控制信号产生器3046、以及第二选择器3048。在本实施例中，将切换时机设定为在分频比控制信号Dn+1的 上升沿到来之前完成。由反相器402、第一选择器3044、异或门404以及第一 D触发 器408组成的模块能够完成对多模分频器302的第n级输出进行判 断并选择正确相位的功能。具体地，才艮据前面的i殳定切换是在第 (n-l )级的上升沿到来之前完成的，故在这之前需先判断此时多模 分频器302的第n级和第(n-l )级的输出信号是否处于相同的电平 状态，如相同则第一选择器3044的选择端为逻辑0,选择Qn为分 频器的输出信号；如不同则第一选择器3044的选择端为逻辑1,选 择Qn的反相信号为分频器的输出信号。其中，异或门404用于完 成电平比4交的功能；第一D触发器408的时钟端与分频比控制信号 Dn+1相连，用于在当Dn+1的上升沿到来时对异或门408的比專交结 果做一次采样，并保持该采样结果直到下一个Dn+1的上升沿到来 以保证使第一选择器3044只在Dn+1的上升沿时做一次输出的选择 切换，有效防止误动作；反相器402提供Qn的反相信号。第二选#^器3048、反相器418、第二 D触发器420、或非门410、 反相器416、反相器414、反相器412及电容422组成的模块用于产 生第二选择器3048的控制信号。具体地，当分频比控制信号Dn+l的上升沿到来时，经反相器416、电容422和反相器414可得到经 适当延迟的信号作为或非门410的输入之一。当分频比控制信号 Dn+1的下降沿到来时，经第二D触发器420在Qn-l的同步后作为 或非门410的另一个丰俞入。或非门410的l餘出经反相器412反相后 与第二选择器3048的控制端连接。这样产生的第二选择器3048的 选择控制信号可避免多模分频器302的输出端在Dn+1的上升和下 降沿到来时因转换时才几不当而出现4普误的脉冲。电容422的取值大小需根据输入信号的频率和分频比综合考虑 后设定，要求既要有足够的延迟以使第二选择器3048在第一选择器 3044完成选4奪切#:后再次进4于选4奪切*换，又不能太大而〗吏第二选择 器3048的选择切换在Qn的上升沿到时仍不能完成而导致输出的错误。图5是图4所示的电路图中的主要节点的脉沖信号的仿真波形图。如图5中所示，在A点时刻输出波形由Q3切换到Q4B,在B 点时刻则从Q4B切换回Q3,输出端在切换后都能保证分频正确。通过以上实施例，本实用新型实现了以下有益岁文果在切4奐前 对各级输出的电平状态进行判断，并根据判断结果来正确控制切换 时才几，因此，在应用于分^:频率锁相环中时，避免了特定分频比情 况下的分频纟晉误。以上所述〗又为本实用新型的优选实施例而已，并不用于限制本 实用新型，对于本领域的技术人员来说，本实用新型可以有各种更 改和变化。凡在本实用新型的4青神和原则之内，所作的4壬^H奮改、 等同替换、改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种用于扩展分数锁相环中多模分频器分频范围的多模分频装置，包括多模分频器，其特征在于，还包括用于扩展分频范围的电路模块，所述电路模块包括第一选择控制信号产生器，用于将所述多模分频器的第n级输出信号与第n-1级输出信号进行比较，并根据比较结果和来自外部的分频比控制信号来产生第一选择控制信号；第一选择器，用于根据所述第一选择控制信号来选择输出所述多模分频器的第n级输出信号或所述第n级输出信号的反相信号；第二选择控制信号产生器，用于根据所述多模分频器的第n-1级输出信号和所述分频比控制信号来产生第二选择控制信号；以及第二选择器，用于根据所述第二选择控制信号来选择输出所述多模分频器的第n-1级输出信号或由所述第一选择器输出的信号。
2. 根据权利要求1所述的多模分频装置，其特征在于，所述第一 选裤，控制信号产生器包括第一比较器，用于对所述多模分频器的第n级输出信号和 第n-l级输出信号进行比较并将比较结果输出；以及第一采样器，由所述分频比控制信号触发，用于对所述第 一比较器的所述比较结果进行采样，并将采样后的所述比较结 果作为所述第一选择信号提供至所述第一选择器。
3. 根据权利要求2所述的多模分频装置，其特征在于，所述第一 比较器是异或门电路。
4. 根据权利要求2所述的多模分频装置，其特征在于，所述第一 采样器是D触发器。
5. 根据权利要求1所述的多模分频装置，其特征在于，所述第二 选拷，控制信号产生器包括第二采样器，由所述多模分频器的第n-l级输出信号的反 相信号触发，用于对所述分频比控制信号进行采样，并将采样 后的所述分频比控制信号输出至或运算单元；延迟单元，用于延迟所述分频比控制信号，并将延迟后的 分频比控制信号输出到所述或运算单元；以及所述或运算单元，用于对由所述第二采样器输出的所述分 频比控制信号和由所述延迟单元输出的所述分频比控制信号 进行或运算，并将运算结果作为所述第二选择控制信号输出至 所述第二选择器。
6. 根据权利要求5所述的多模分频装置，其特征在于，所述第二 采样器是D触发器。
7. 根据权利要求5所述的多模分频装置，其特征在于，所述或运 算单元由或非门电路和第一反相器组成。
8. 根据权利要求5所述的多模分频装置，其特征在于，所述延迟 单元包括第二反相器，用于对来自外部的所述分频比控制信号进行 反相，并将反相后所述分频比控制信号输出至电容器的一端；所述电容器，用于对经所述第二反相器反相后的分频比控制信号进行延迟；以及第三反相器，用于对经所述电容器延迟后的所述分频比控 制信号进行反相并作为所述第二选择控制信号输出至所述第 二选择器。
专利摘要本实用新型提供了一种用于扩展分数锁相环中多模分频器分频范围的多模分频装置，包括多模分频器(302)和用于扩展分频范围的电路模块(304)，电路模块包括第一选择控制信号产生器(3042)，用于比较多模分频器的第n级输出信号与第(n-1)级输出信号，并根据比较结果和分频比控制信号来产生第一选择控制信号；第一选择器(3044)，用于根据第一选择控制信号来选择输出多模分频器的第n级输出信号或其反相信号；第二选择控制信号产生器(3046)，用于根据多模分频器的第(n-1)级输出信号和分频比控制信号来产生第二选择控制信号；以及第二选择器(3048)，用于根据第二选择控制信号来选择输出多模分频器的第(n-1)级输出信号或由第一选择器输出的信号。
文档编号H03L7/16GK201332394SQ20082012413
公开日2009年10月21日 申请日期2008年11月25日 优先权日2008年11月25日
发明者杨沛锋, 王文申, 陈永聪, 马槐楠, 黄志正 申请人:北京朗波芯微技术有限公司