专利名称：时钟信号电平转换电路的制作方法
技术领域：
本实用新型涉及通信领域，尤其涉及一种时钟信号电平转换电路。
背景技术：
目前，许多芯片都要有时钟源接口作为基频时钟输入，芯片内
部通过PLL电^各实现分频和倍频，来完成芯片的功能。有些芯片对 时钟信号的电平也有特殊的要求，例如一个系统中，从一个集成的 多路锁相环芯片输出的时钟电平都要求一致，但是与后面某些芯片 的时钟4妻口电平的要求可以不同，这样，就需要考虑i殳计一个时钟 电平匹酉己电3各。
目前，实现电平转换的方法有电阻分压、三极管法和专用Buffer 的方法。
电阻分压法是用两个电阻对时钟信号直接进行分压来实现的， 因为电阻对时钟信号的损耗而使信号的波形有所改变，所以该方法 不适合在对时钟要求较高的系统中使用。
三极管法是利用三极管的开关特性，让三极管工作在饱和导通 区和截止区的切4灸，通过该方法实现电平转换时，需要在三才及管的 集电极上加一个偏置电压，但由于三极管的饱和导通和截止时间较 长，该方法不能作为高速时钟信号的电平转换。专用Buffer方法是采用专用的时钟Buffer器件，这种器件可以 完成电平转换功能，工作时需要两组电源， 一组是芯片工作电源， 一组是接口电平电源，但是这种器件的价格较高。
可以看出，目前使用的电平转换方法饱和导通和截止时间较长 且成本较高。
实用新型内容
考虑到相关技术中存在的电平转换方法饱和导通和截止时间较 长且成本较高的问题而提出本实用新型，为此，本实用新型的主要 目的在于提供一种时钟信号电平转换电路及装置，以解决上述问题。
根据本实用新型的 一 个方面，提供了 一种时钟信号电平转换电路。
根据本实用新型的时钟信号电平转换电路包括多路锁相环芯片 (Ul)、第一电阻(R1)、第一芯片(U2)、第二电阻(R2)、第三 电阻(R3)、第四电阻(R4)、第二芯片(U3)，其中，多^各锁相环 芯片(Ul )的第一时钟输出端与第一电阻(Rl )和第一芯片(U2) 依次串联连接，并且进一步包括
场效应管(VT1),其源极连接至多路锁相环芯片的第二时钟输 出端，其^^极通过第二电阻(R2)连4妻至偏置电压输出端，其漏极 通过第三电阻(R3)连冲妻至偏置电压^r出端，且漏才及经由第四电阻 (R4)连接至第二芯片(U3)。
其中，该时钟信号电平转换电路可进一步包括晶体振荡器， 连接至多路锁相环芯片的输入端，用于为多路锁相环芯片(Ul)提 供基频时钟。在该时钟信号电平转换电路中，多路锁相环芯片(Ul)的工作
电压为+3.3V,其产生的时钟信号电平的范围为0~3.3V。
优选地，第一芯片(U2)的工作电压为+3.3V，其产生的时钟 信号电平的范围为0~3.3V。
优选地，第二芯片(U3 )的工作电压为+3.3V,其产生的时钟 信号电平的范围为0~2.5V。
并且，上述场,文应管为N沟道的场#文应管。
根据本实用新型的另一方面，提供了一种时钟信号电平转换电路。
才艮据本实用新型的时钟信号电平转换电路包括多路锁相环芯片 (Ul)、第一电阻(R1)、第一芯片(U2)、第三电阻(R3)、第四 电阻(R4)、第二芯片(U3)，其中，多路锁相环芯片(Ul)的第 一时钟输出端与第一电阻(Rl)和第一芯片(U2)依次串联连接， 并且该时钟信号电平转换电路进一步包括
场效应管(VT2),其4册才及连^妄至多^各锁相环芯片的第二时钟输 出端，其源极接地，其漏极经由第四电阻(R4 )连接至第二芯片(U3 ), 并且漏才及经由第三电阻(R3)连4妻至偏置电压l俞出端。
其中，该时钟信号电平转换电路可进一步包括晶体振荡器， 连4妻至多^各锁相环芯片的输入端，用于为多^各锁相环芯片(Ul)4是 供基频时钟。
并且，上述场岁文应管为P沟道的场凌文应管。通过上述至少一个技术方案，通过利用场效应管作为电平转换 电^各的开关，相比于现有寺支术，能够降^氐导通时间和关断时间，减 小成本。
附图用来才是供只于本实用新型的进一步理解，并且构成i兌明书的 一部分，与本实用新型的实施例一起用于解津,本实用新型，并不构
成对本实用新型的限制。在附图中
图1是根据本实用新型实施例一的时钟信号电平转换电路的示
意图2是根据本实用新型实施例二的时钟信号电平转换电路的示意图。
具体实施方式
实施例一
才艮据本实用新型实施例，提供了 一种时钟信号电平转换电路。
图1是根据本实用新型实施例一的时钟信号电平转换电^各的示 意图，如图1所示，下面对该电路的连接关系及各元件的功能进行 说明。
时钟信号电平转换电^各包括多^各锁相环芯片(Ul)、第一电 阻(R1)、第一芯片(U2)、第二电阻(R2)、第三电阻(R3)、第 四电阻(R4)和第二芯片(U3)，其中，多3各锁相环芯片(Ul)的 第一时钟输出端与第一电阻(Rl )和第一芯片(U2)依次串联连接， 该时钟信号电平转换电路还包括场效应管和晶体振荡器，其中，场效应管(VT1)的连4妻关系为其源才及连4妻至多^各锁相环芯片的第 二时钟输出端，其栅极通过第二电阻(R2)连接至偏置电压输出端， 其漏极通过第三电阻(R3)连接至偏；晶体振荡器连^妻至多^各锁相 环芯片的输入端，用于为多i 各锁相环芯片(Ul)提供基频时钟。
在实施过禾呈中，多i 各锁相环芯片(Ul )的工作电压为+3.3V， 其产生的时钟信号电平的范围为0-3.3V;第一芯片(U2)的工作 电压为+3.3V，其产生的时钟信号电平的范围为0-3.3V;第二芯片 (U3)的工作电压为+3.3V,其产生的时钟信号电平的范围为0~ 2.5V;场*丈应管VT1为N沟道的场岁文应管。
通过本实施例才是供的4支术方案，通过利用场效应管作为电平转 换电^各的开关，相比于现有坤支术，能够降〗氐导通时间和关断时间， 减小成本。
下面结合图1所示的电路对本实用新型提供的时钟信号电平转 换电^各的工作原理进行说明。
本实用新型主要利用MOS管的开关特性导通时间和关断时 间较短的优点，在漏极上加一个固定的偏置电压，而实现电平转换 的一种电^各。
其中，Yl是一个晶体震荡器，为Ul提供一个基频时钟；Ul 是一个可编禾呈的多^各锁相环芯片，可以产生多种频率的时钟lt出，
其工作电压是+3.3V,产生的时钟信号电平也在0 3.3V之间，其输 出时钟为CLK1和CLK2。
Rl是一个l叙出端匹配电阻，用来调整CLK1时钟边沿的过沖， CLK1通过Rl后给芯片U2提供工作时钟；U2是一个数据芯片， 工作电压为+3.3V，时钟接口电平要求也是0 3.3V，因此CLK1这 路时钟不需要加电平转换电路。VTl是一个N沟道的增强型MOS管，Ul输出CLK2后接到 VTl的源才及，VTl的4册才及通过电阻R2^妄到偏置电压+2.5V上，VTl 的漏才及通过电阻R3也接到偏置电压+2.5V上，漏才及还通过电阻R4 接到芯片U3的时钟接口 。
R4与和Rl的作用相同一才羊，都是用来调整CLK2时4f经过 VT1后的时钟边沿的过冲。
U3是一个数据芯片，其工作电压是+3.3V,但时钟信号的电平 要求是0 2.5V，因此CLK2这路始终必须加一个电平转换电路。
上述电平转换电路的工作主要由VT1来完成，当时钟的幅值 为4氐电平时，MOS管的Vgs电压大于OV后，沟道打开，漏才及的输 出被拉低，给芯片U3才是供一个低电平输入；当输出时钟的幅值大 于等于2.5V时，MOS管的Vgs电压小于OV,沟道夹断，漏才及无输 出，这是车俞入到芯片U3的是一个偏置信号。VT1如此不断的导通 和关断，就给芯片U3提供了一个0 2.5V的时钟输入，满足了芯片 时钟4妻口的要求。
实施例二
在本实施例中，提供了一种时钟信号电平转换电路。
如图2所示，根据本实施例的时钟信号电平转换电路包括多路 锁相环芯片(Ul )、第一电阻(R1 )、第一芯片(U2)、第三电阻(R3 )、 第四电阻(R4)、第二芯片(U3),其中，多^各锁相环芯片(Ul) 的第一时钟输出端与第一电阻(Rl )和第一芯片(U2)依次串联连接。
并且，根据本实施例的时钟信号电平转换电路进一步包括场 效应管(VT2 )，其4册才及连4妻至多i 各锁相环芯片的第二时钟输出端，其源极接地，其漏极经由第四电阻(R4)连接至第二芯片(U3)， 并且漏才及经由第三电阻(R3)连"t妄至偏置电压^^出端。
如图2所示，根据本实施例的时钟信号电平转换电路可以进一 步包括晶体振荡器，连接至多^各锁相环芯片的输入端，用于为多 ^各锁相环芯片(Ul )才是供基频时钟。
并且，在本实施例中，上述场效应管(VT2)为P沟道的场效应管。
本实施例中，图2所示的U1、 U2和U3可以分别与图1中的 Ul、 U2,口U3相同，即，可以具有相同的工作电压并产生相同范围 的时钟信号电平。
图2所示的时钟信号电平转换电^各同样可以通过MOS管 (VT2)的导通和关断为U3提供满足接口要求的电压。图2所示 的时钟信号电平转换电路中各个器件的工作原理是本领域技术人员 能够根据各个器件功能推到出来的，本文不再论述。
综上所述，借助于本实用新型的技术方案，通过利用场效应管 作为电平转换电路的开关，相比于现有技术，能够降低导通时间和 关断时间，减小成本。
可以看出，上述电路原理简单，相对于专用转换器件，成本较 低，可以作为使用时钟电平转换电路设计的参考。
以上所述4又为本实用新型的优选实施例而已，并不用于限制本 实用新型，对于本领域的技术人员来说，本实用新型可以有各种更 改和变化。凡在本实用新型的精神和原则之内，所作的任何i'务改、 等同替换、改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种时钟信号电平转换电路，包括多路锁相环芯片(U1)、第一电阻(R1)、第一芯片(U2)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第二芯片(U3)，其中，所述多路锁相环芯片(U1)的第一时钟输出端与所述第一电阻(R1)和所述第一芯片(U2)依次串联连接，其特征在于，所述时钟信号电平转换电路进一步包括场效应管(VT1)，其源极连接至所述多路锁相环芯片的第二时钟输出端，其栅极通过所述第二电阻(R2)连接至偏置电压输出端，其漏极通过所述第三电阻(R3)连接至所述偏置电压输出端，且所述漏极经由所述第四电阻(R4)连接至所述第二芯片(U3)。
2. 根据权利要求1所述的时钟信号电平转换电路，其特征在于， 所述电路进一步包括晶体振荡器，连^妻至所述多i 各锁相环芯片的输入端，用于 为所述多路锁相环芯片(Ul)提供基频时钟。
3. 根据权利要求2所述的时钟信号电平转换电路，其特征在于， 所述多3各锁相环芯片(Ul )的工作电压为+3.3V,其产生的时 ^H言号电平的范围为0~3.3V。
4. 根据权利要求2所述的时钟信号电平转换电路，其特征在于， 所述第一芯片(U2)的工作电压为+3.3V，其产生的时钟信号 电平的范围为0~3.3V。
5. 根据权利要求2所述的时钟信号电平转换电路，其特征在于，所述第二芯片(U3)的工作电压为+3.3V，其产生的时钟信号 电平的范围为0~2.5V。
6. 根据权利要求1至5中任意一项所述的时钟信号电平转换电 3各，其i^M正在于，所述场步丈应管为N沟道的场#1应管。
7. —种时钟信号电平转换电路，包括多路锁相环芯片(Ul)、第 一电阻(R1 )、第一芯片(U2)、第三电阻(R3 )、第四电阻(R4)、 第二芯片(U3),其中，所述多路锁相环芯片(Ul)的第一时 钟输出端与所述第一电阻(Rl)和所述第一芯片(U2)依次 串联连接，其特征在于，所述时钟信号电平转换电路进一步包 括场效应管(VT2)，其4册才及连^妻至所述多^各锁相环芯片的 第二时钟输出端，其源相」接地，其漏才及经由所述第四电阻(R4) 连4妻至所述第二芯片(U3),并且所述漏才及经由所述第三电阻 (R3)连4妾至偏置电压lt出端。
8. 根据权利要求7所述的时钟信号电平转换电路，其特征在于， 所述电路进一步包括晶体振荡器，连接至所述多路锁相环芯片的输入端，用于 为所述多3各锁相环芯片(Ul ) 4是供基频时钟。
9. 根据权利要求7或8所述的时钟信号电平转换电路，其特征在 于，所述场#文应管为P沟道的场岁文应管。
专利摘要本实用新型公开了一种时钟信号电平转换电路，包括多路锁相环芯片(U1)、第一电阻(R1)、第一芯片(U2)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第二芯片(U3)，其中，多路锁相环芯片(U1)的第一时钟输出端与第一电阻(R1)和第一芯片(U2)依次串联连接，并且进一步包括场效应管(VT1)，其源极连接至多路锁相环芯片的第二时钟输出端，其栅极通过第二电阻(R2)连接至偏置电压输出端，其漏极通过第三电阻(R3)连接至偏置电压输出端，且漏极经由第四电阻(R4)连接至第二芯片(U3)。本实用新型通过利用场效应管作为电平转换电路的开关，相比于现有技术，能够降低导通时间和关断时间，减小成本。
文档编号H03K19/0185GK201323565SQ20082012885
公开日2009年10月7日 申请日期2008年11月30日 优先权日2008年11月30日
发明者刘团辉 申请人:中兴通讯股份有限公司