数据处理设备和数据处理方法以及编码设备和编码方法

专利名称：数据处理设备和数据处理方法以及编码设备和编码方法
技术领域：
本发明涉及数据处理设备和数据处理方法以及编码设备和编码方法，更具体而 言，涉及能够改进例如容错度的数据处理设备和数据处理方法以及编码设备和编码方法。
背景技术：
LDPC (低密度奇偶校验)码具有高纠错能力，并且近年来，开始在包括卫星数字广 播系统(如，例如欧洲使用的DVB(数字视频广播)-S.2系统(参考例如非专利文件1))的 传送系统中广泛地采用。进一步地，还研究在下一代地面数字广播中采用LDPC码。通过近来的研究发现随着码长增加到与turbo码等类似，LDPC码提供接近香农 极限的性能。进一步地，由于LDPC码具有最小距离与码长成比例地增加的属性，所以它具 有如下这种特性它具有优良的码组差错概率特性。另外有利的是，在turbo码等的解码特 性中观测到的所谓差错平底(error floor)现象出现得少。下面，对上述这种LDPC码进行具体描述。应当注意，LDPC码为线性码，并且虽然 它并非一定是二维码，但以下描述是在它是二维码的假设下给出的。LDPC码最关键的特性在于用于定义LDPC码的校验矩阵(奇偶校验矩阵)为稀 疏矩阵。此处，稀疏矩阵是如下这种矩阵其中，值为“1”的那些元素的数量很少(几乎所 有元素都是0的矩阵)。图1示出了 LDPC码的校验矩阵H的实例。在图1的校验矩阵H中，每列的权重(列重)(“1”的数量)(weight)为“3”，每行 的权重(行重)为“6”。在通过LDPC码进行编码(LDPC编码)时，例如，基于校验矩阵H产生生成矩阵G， 并且将此生成矩阵G乘以二维信息比特以产生码字(LDPC码)。具体地，进行LDPC编码的编码设备首先计算出满足表达式GHt = 0的生成矩阵G 以及校验矩阵H的转置矩阵Ητ。此处，如果生成矩阵G为KXN的矩阵，则编码设备将生成 矩阵G乘以K个信息比特的比特串(向量u)以产生N个比特的码字c( = uG)。由接收侧 通过预定通信路径接收编码设备所产生的码字(LDPC码)。可以使用Gallager作为概率解码(Probabilistic Decoding)提出的算法(即， 基于在包括变量节点(也称作消息节点)和校验节点的所谓Tarmer图上进行置信传播的 消息传递算法)进行对LDPC码的解码。在以下描述中，将变量节点和校验节点中的每个适 当地简单称为节点。图2示例了对LDPC码进行解码的流程。应当注意，在以下描述中，将如下这种实数值适当地称为接收值uM 其中，通过接 受侧接收的LDPC码(一个码字)第η个码位的值为“0”的似然性以对数似然比表示。进 一步地，从校验节点输出的消息用~表示，而从变量节点输出的消息用Vi表示。首先，在对LDPC码进行解码时，如图2中所见，在步骤S11，接收LDPC码，并且将消 息(校验节点消息初始化成“0”，此外，将变量k(假定了整数作为重复处理的计数器)初始化成“0”，之后，处理前往步骤S12。在步骤S12，基于通过接收LDPC码而得到的接收 值如进行表达式(1)所表示的数学运算(变量节点数学运算)，以确定消息(变量节点消 息)Vi。进一步地，基于消息Vi进行表达式(2)所表示的数学运算(校验节点数学运算)，
(1)
...(2)此处，表达式(1)和表达式(2)中的 <和(1。是可以任意选择的参数，并且表示校 验矩阵H的竖直方向(列)和水平方向(行)上“1”的数量。例如，在(3，6)码的情形中， dv = 3，dc = 6。应当注意，在表达式(1)的变量节点数学运算和表达式(2)的校验节点数学运算 中，数学运算的范围为1至dv_l或者1至d。_l，因为从边(将变量节点和校验节点互连的 线)(将从其中输出消息)输入的消息不作为数学运算的对象。同时，通过预先产生由表达 式(3)(由针对两个输入Vl和v2的一个输出定义)所表示的函数R(Vl，v2)的表并且如表 达式(4)所表示的连续地(递归地)使用该表，进行表达式(2)的校验节点数学运算。[表达式3] [表达式4] 在步骤S12，变量k进一步递增“1”，并且处理前往步骤S13。在步骤S13，判断变 量k是否大于预定的重复解码次数C。如果在步骤S13判定变量k不大于C，则处理返回步 骤S12，并且之后重复类似的处理。另一方面，如果在步骤S13判定变量k大于C，则处理前往步骤S14，在该步骤，确 定并输出通过进行表达式(5)所表示的数学运算而最终要作为解码结果输出的消息Vi。[表达式5] 此处，进行表达式(5)的数学运算，与表达式⑴的变量节点数学运算不同，使用 来自所有连接到变量节点的边的消息IV图3示例了 (3，6)LDPC码(编码率1/2，码长12)的校验矩阵H的实例。在图3的校验矩阵H中，与图1中类似，列的权重为3，行的权重为6。
图4示出了图3的校验矩阵H的Tanner图。
以确定消息IV 此处，在图4中，校验节点用“ + ”表示，而变量节点用“=”表示。校验节点和变量 节点分别对应于校验矩阵H的行和列。校验节点与变量节点之间的连接为边，并且对应于 校验矩阵的元素“1”。具体地，在校验矩阵第i列第j行的元素为1的情况下，自上方起第i个变量节点 (“=”的节点)和自上方起第j个校验节点(“ + ”的节点)通过边相连。边表示变量节点 所对应的码位具有与校验节点对应的限制条件。在和积算法(Sum Product Algorithm)(用于LDPC码的解码方法)中，重复进行 变量节点数学运算和校验节点数学运算。图5示例了对于变量节点进行的变量节点数学运算。对于变量节点，通过表达式(1)的变量节点数学运算(使用来自其余连接到变量 节点的边的消息…和 以及接收值uM)确定待计算的边对应的消息Vi。任何其他边对应 的消息也被类似地确定。图6示例了在校验节点进行的校验节点数学运算。此处，可以通过使用表达式
的关系将表达式(2)重新写入表达式(6)，进行表达式(2)的校验节点数学运算。[表达式6] 进一步地，如果在x彡o的情况下函数c|>(x)按表达式
义，则由于满足表达式
所以可以将表达式(6)变换成表达式(7)。[表达式7] 在校验节点，按照表达式(7)进行表达式⑵的校验节点数学运算。具体地，在校验节点，通过表达式(7)的校验节点数学运算(使用来自其余连接到 校验节点的边的消息Vl、V2、V3、V4和v5)确定待计算的边对应的消息~。任何其他边对应 的消息也以类似的方式被确定。应当注意，也可以将表达式(7)的函数(p(X)表示成 cp(x) = ln((ex + l)/(ex一 1)),并且其中，x > 0，9(x)=屮“^幻。当在硬件中实现函数φ(χ)和φ_1(χ)时，尽管有时使用LUT(查找表)来实现它们，但是这些LUT变成了相同的 LUT。非专利文件1 =DVB-S. 2 =ETSI EN 302 307 VI. 1. 2(2006-06)

发明内容
技术问题在DVB-S. 2 (用于卫星数字广播的标准)和DVB-T. 2 (用于下一代地面数字广播的 标准)中采用LDPC码。进一步地，计划在DVB-C.2(用于下一代CATV(有线电视)数字广 播的标准)中采用LDPC码。在符合DVB (如，DVB-S.2)标准的数字广播中，将LDPC码转换(符号化)成诸如 QPSK (正交相移键控)的正交调制(数字调制)的符号，并将这些符号映射到信号点上并发送。在对LDPC码进行符号化时，以两个或更多个比特为单位进行LDPC码的码位替换， 并将经这种替换后的码位确定为符号的比特。虽然已经为LDPC码的符号化提出了各种方法作为用于码位替换的方法，但仍然 需要提出较之已提出的方法而言进一步改进对各种差错的容限的方法。进一步地，对于LDPC码本身，也需要提出较之DVB标准(如，DVB-S. 2标准)中规 定的LDPC码而言改进容错度的LDPC码。本发明是在将上述这种情形考虑在内的情况下做出的，并且使得可以改进容错度。技术方案本发明第一方面的数据处理设备或数据处理方法是如下这种数据处理设备或数 据处理方法其中，在如下这种情况下在用于在行方向和列方向上存储码位的存储装置 的列方向上写入码长为N个比特的LDPC(低密度校验)码的码位，并且，将在行方向上读取 出的LDPC码的码位的m个比特设置成一个符号，此外，预定的正整数用b表示，存储装置在 行方向上存储mb个比特以及在列方向上存储N/(mb)个比特；LDPC码的码位在存储装置的 列方向上被写入，之后在行方向上被读取出；数据处理设备或数据处理方法包括如下这种 替换装置或替换步骤用于在将在所述存储装置的行方向上读取出的mb个码位设置为b个 符号的情况下，替换mb个码位，以使得替换后的码位形成代表符号的符号位；LDPC码是码 长N为64，800比特且编码率为2/3并且在DVB-S. 2或DVB-T. 2标准中规定的LDPC码；整 数b为2，并且m个比特为8个比特；将码位的8个比特作为一个符号映射到256QAM中规 定的256个信号点中的任一个信号点；存储装置具有用于在行方向上存储8X2个比特的 16个列并且在列方向上存储64，800/(8X2)个比特；在将自存储装置的行方向上读取出的 8X2个码位的最高位起第i+Ι个比特表示成比特h并将自连续两个符号的8X2个符号位 的最高位起第i+Ι个比特表示成比特Yi的情况下，进行如下这种替换将比特k分配给比 特y15，将比特h分配给比特y7，将比特b2分配给比特将比特b3分配给比特y5，将比特 b4分配给比特y6，将比特b5分配给比特y13，将比特b6分配给比特yn，将比特b7分配给比特 y9，将比特b8分配给比特y8，将比特b9分配给比特y14，将比特b1(l分配给比特y12，将比特bn 分配给比特y3，将比特b12分配给比特y。，将比特b13分配给比特yi。，将比特b14分配给比特y4，以及将比特b15分配给比特y2。在如上所述的这种第一方面中，LDPC码是码长N为64，800比特且编码率为2/3、 并且在DVB-S. 2或DVB-T. 2标准中规定的LDPC码，并且在整数b为2，而m个比特为8个 比特。将LDPC码的8个比特作为一个符号映射到256QAM中规定的256个信号点中的任一 个信号点。存储装置具有用于在行方向上存储8X2个比特的16个列并且在列方向上存储 64, 800/(8X2)个比特。在此情况下，在将自存储装置的行方向上读取出的8X2个码位的 最高位起第i+1个比特表示成比特h并将自连续两个符号的8X2个符号位的最高位起第 i+1个比特表示成比特yi的情况下，进行如下这种替换将比特k分配给比特y15，将比特
分配给比特y7，将比特b2分配给比特yi，将比特b3分配给比特y5，将比特b4分配给比特 y6，将比特b5分配给比特y13，将比特b6分配给比特yn，将比特b7分配给比特y9，将比特b8 分配给比特y8，将比特b9分配给比特y14，将比特b1(l分配给比特y12，将比特bn分配给比特 y3，将比特b12分配给比特％，将比特b13分配给比特y1(l，将比特b14分配给比特y4，以及将比 特b15分配给比特y2。本发明第二方面的编码设备或编码方法是如下这种编码设备或编码方法，包括 编码装置或编码步骤，用于通过码长为64，800比特并且编码率为2/3的LDPC码进行编码； LDPC码的校验矩阵，被配置成使得在列方向上以每360个列为周期、对通过按照每360个 列代表信息矩阵的值为1的元素的位置的校验矩阵初始值表所决定的信息矩阵的值为1的 元素进行排列，其中信息矩阵与校验矩阵的码长以及对应于编码率的信息长度相对应；校 验矩阵初始值表根据如下内容形成317 2255 2324 2723 3538 3576 6194 6700 9101 10057 12739 17407 210391958 2007 3294 4394 12762 14505 14593 14692 16522 17737 19245 21272 21379127 860 5001 5633 8644 9282 12690 14644 17553 19511 19681 20954 210022514 2822 5781 6297 8063 9469 9551 11407 11837 12985 15710 20236 203931565 3106 4659 4926 6495 6872 7343 8720 15785 16434 16727 19884 21325706 3220 8568 10896 12486 13663 16398 16599 19475 19781 20625 20961 213354257 10449 12406 14561 16049 16522 17214 18029 18033 18802 19062 19526 20748412 433 558 2614 2978 4157 6584 9320 11683 11819 13024 14486 16860777 5906 7403 8550 8717 8770 11436 12846 13629 14755 15688 16392 164194093 5045 6037 7248 8633 9771 10260 10809 11326 12072 17516 19344 199382120 2648 3155 3852 6888 12258 14821 15359 16378 16437 17791 20614 210251085 2434 5816 7151 8050 9422 10884 12728 15353 17733 18140 18729 20920856 1690 127876532 7357 91514210 16615 1815211494 14036 174702474 10291 103231778 6973 107394347 9570 187482189 11942 20666
24
3868 7526 177068780 14796 18268160 16232 173991285 2003 189224658 17331 203612765 4862 58754565 5521 87593484 7305 158295024 17730 178797031 12346 15024179 6365 113522490 3143 50982643 3101 212594315 4724 13130594 17365 183225983 8597 962710837 15102 2087610448 20418 214783848 12029 15228708 5652 131465998 7534 161172098 13201 183179186 14548 177765246 10398 185973083 4944 2102113726 18495 199216736 10811 1754510084 12411 144321064 13555 17033679 9878 135473422 9910 201943640 3701 100465862 10134 114985923 9580 150601073 3012 164275527 20113 208837058 12924 151519764 12230 17375772 7711 12723
250120]555 13816153760121]1057411268 179320122]1544217266 204820123]390 3371 87810124]1051212216 171800125]430914068157830126]397111673200090127]925914270171990128]29475852201010129]39659722153630130]14295689167710131]61016849127810132]36769347187610133]350 11659183420134]596114803161230135]21139163134430136]21559808128850137]28617988110310138]73099220207450139]68348742119770140]213312908147040141]1017013809 181530142]1346414787 149750143]799 1107 37890144]35718176101650145]543313446154810146]33516767128400147]89508974116500148]14304250213320149]628310628150500150]863214404169160151]650910702162780152]1590016395 179950153]803118420197330154]37474634170870155]44536297162620156]27923513170310157]1484620893 215630158]1722020436 213370159]275 4107 10497
0160]3536 7520 10027
0161]14089 14943 19455
0162]1965 3931 21104
0163]2439 11565 17932
0164]154 15279 21414
0165]10017 11269 16546
0166]7169 10161 16928
0167]10284 16791 20655
0168]36 3175 8475
0169]260516269192900170]89479178154200171]56879156124080172]80969738147110173]49358093192660174]266710062159720175]638911318144170176]880018137184340177]58245927153140178]605613168151790179]3284131381891913115 17259 17332。在如上所述的这种第二方面中，通过其码长为64，800比特并且编码率为2/3的 LDPC码进行编码。LDPC码的校验矩阵被配置成使得在列方向上以每360个列为周期、对 通过按照每360个列代表信息矩阵的值为1的元素的位置的校验矩阵初始值表所决定的信 息矩阵的值为1的元素进行排列，其中信息矩阵与校验矩阵的码长以及对应于编码率的信 息长度相对应。校验矩阵初始值表根据如下内容形成
317 2255 2324 2723 3538 3576 6194 6700 9101 10057 12739 17407 21039 1958 2007 3294 4394 12762 14505 14593 14692 16522 17737 19245 21272 21379 127 860 5001 5633 8644 9282 12690 14644 17553 19511 19681 20954 21002 2514 2822 5781 6297 8063 9469 9551 11407 11837 12985 15710 20236 20393 1565 3106 4659 4926 6495 6872 7343 8720 15785 16434 16727 19884 21325 706 3220 8568 10896 12486 13663 16398 16599 19475 19781 20625 20961 21335 4257 10449 12406 14561 16049 16522 17214 18029 18033 18802 19062 19526 20748 412 433 558 2614 2978 4157 6584 9320 11683 11819 13024 14486 16860 777 5906 7403 8550 8717 8770 11436 12846 13629 14755 15688 16392 16419 4093 5045 6037 7248 8633 9771 10260 10809 11326 12072 17516 19344 19938 2120 2648 3155 3852 6888 12258 14821 15359 16378 16437 17791 20614 21025 1085 2434 5816 7151 8050 9422 10884 12728 15353 17733 18140 18729 20920856 1690 12787 6532 7357 9151 4210 16615 18152 11494 14036 17470 2474 10291 10323 1778 6973 10739 4347 9570 18748 2189 11942 20666 3868 7526 17706 8780 14796 18268 160 16232 17399 1285 2003 18922 4658 17331 20361 2765 4862 5875 4565 5521 8759 3484 7305 15829 5024 17730 17879 7031 12346 15024 179 6365 11352 2490 3143 5098 2643 3101 21259 4315 4724 13130 594 17365 18322 5983 8597 9627 10837 15102 20876 10448 20418 21478 3848 12029 15228 708 5652 13146 5998 7534 16117 2098 13201 18317 9186 14548 17776 5246 10398 18597 3083 4944 21021 13726 18495 19921 6736 10811 17545 10084 12411 14432 1064 13555 17033 679 9878 13547 3422 9910 20194
3640 3701 100465862 10134 114985923 9580 150601073 3012 164275527 20113 208837058 12924 151519764 12230 17375772 7711 12723555 13816 1537610574 11268 1793215442 17266 20482390 3371 878110512 12216 171804309 14068 157833971 11673 200099259 14270 171992947 5852 201013965 9722 153631429 5689 167716101 6849 127813676 9347 18761350 11659 183425961 14803 161232113 9163 134432155 9808 128852861 7988 110317309 9220 207456834 8742 119772133 12908 1470410170 13809 1815313464 14787 14975799 1107 37893571 8176 101655433 13446 154813351 6767 128408950 8974 116501430 4250 213326283 10628 150508632 14404 16916
6509 10702 1627815900 16395 179958031 18420 197333747 4634 170874453 6297 162622792 3513 1703114846 20893 2156317220 20436 21337275 4107 104973536 7520 1002714089 14943 194551965 3931 211042439 11565 17932154 15279 2141410017 11269 165467169 10161 1692810284 16791 2065536 3175 84752605 16269 192908947 9178 154205687 9156 124088096 9738 147114935 8093 192662667 10062 159726389 11318 144178800 18137 184345824 5927 153146056 13168 151793284 13138 1891913115 17259 17332。本发明第三方面的数据处理设备或数据处理方法是如下这种数据处理设备或数 据处理方法其中，在如下这种情况下在用于在行方向和列方向上存储码位的存储装置 的列方向上写入码长为N个比特的LDPC(低密度校验)码的码位，并且，将在行方向上读取 出的LDPC码的码位的m个比特设置成一个符号，并且此外，预定的正整数用b表示，存储装 置在行方向上存储mb个比特，并且在列方向上存储N/(mb)个比特；LDPC码的码位在存储 装置的列方向上被写入，之后在行方向上被读取出；数据处理设备或数据处理方法包括如 下这种替换装置或替换步骤用于在将在存储装置的行方向上读取出的mb个码位设置为b 个符号的情况下，替换mb个码位，以使得替换后的码位形成代表符号的符号位；LDPC码是 码长N为64，800比特并且编码率为2/3的LDPC码；整数b为2，并且m个比特为8个比特；将码位的8个比特作为一个符号映射到256QAM中规定的256个信号点中的任一个信号点； 存储装置具有用于在行方向上存储8X2个比特的16个列并且在列方向上存储64，800/ (8X2)个比特；在将自存储装置的行方向上读取出的8X2个码位的最高位起第i+Ι个比 特表示成比特h并将自连续两个符号的8X2个符号位的最高位起第i+Ι个比特表示成比 特Yi的情况下，进行如下这种替换将比特k分配给比特y7，将比特Id1分配给比特y2，将比 特b2分配给比特y9，将比特b3分配给比特^，将比特b4分配给比特y4，将比特b5分配给比 特y6，将比特b6分配给比特y13，将比特b7分配给比特y3，将比特b8分配给比特y14，将比特 b9分配给比特y1(1，将比特b1(l分配给比特y15，将比特bn分配给比特y5，将比特b12分配给比 特y8，将比特b13分配给比特y12，将比特b14分配给比特yn，以及将比特b15分配给比特I1 ； LDPC码的校验矩阵被配置成使得在列方向上以每360个列为周期、对通过按照每360个 列代表信息矩阵的值为1的元素的位置的校验矩阵初始值表所决定的信息矩阵的值为1的 元素进行排列，其中信息矩阵与校验矩阵的码长以及对应于编码率的信息长度相对应；校 验矩阵初始值表根据如下内容形成317 2255 2324 2723 3538 3576 6194 6700 9101 10057 12739 17407 21039
1958 2007 3294 439412762 14505 14593 14692 16522 17737 19245 21272 21379
127 860 5001 5633 8644 9282 12690 14644 17553 19511 19681 20954 21002
2514 2822 5781 62978063 9469 9551 11407 11837 12985 15710 20236 20393
1565 3106 4659 49266495 6872 7343 8720 15785 16434 16727 19884 21325
706 3220 8568 1089612486 13663 16398 16599 19475 19781 20625 20961 21335
4257 10449 12406 14561 16049 16522 17214 18029 18033 18802 19062 19526 20748
412 433 558 2614 2978 4157 6584 9320 11683 11819 13024 14486 16860
777 5906 7403 8550 8717 8770 11436 12846 13629 14755 15688 16392 16419
4093 5045 6037 72488633 9771 10260 10809 11326 12072 17516 19344 19938
2120 2648 3155 38526888 12258 14821 15359 16378 16437 17791 20614 21025
1085 2434 5816 71518050 9422 10884 12728 15353 17733 18140 18729 20920
856 1690 12787
6532 7357 9151
4210 16615 18152
11494 14036 17470
2474 10291 10323
1778 6973 10739
4347 9570 18748
2189 11942 20666
3868 7526 17706
8780 14796 18268
160 16232 17399
1285 2003 18922
4658 17331 20361
2765 4862 5875
4565 5521 87593484 7305 158295024 17730 178797031 12346 15024179 6365 113522490 3143 50982643 3101 212594315 4724 13130594 17365 183225983 8597 962710837 15102 2087610448 20418 214783848 12029 15228708 5652 131465998 7534 161172098 13201 183179186 14548 177765246 10398 185973083 4944 2102113726 18495 199216736 10811 1754510084 12411 144321064 13555 17033679 9878 135473422 9910 201943640 3701 100465862 10134 114985923 9580 150601073 3012 164275527 20113 208837058 12924 151519764 12230 17375772 7711 12723555 13816 1537610574 11268 1793215442 17266 20482390 3371 878110512 12216 171804309 14068 15783
32
10017 11269 165467169 10161 1692810284 16791 2065536 3175 84752605 16269 192908947 9178 154205687 9156 124088096 9738 147114935 8093 192662667 10062 159726389 11318 144178800 18137 184345824 5927 153146056 13168 151793284 13138 1891913115 17259 17332。在如上所述的这种第三方面中，LDPC码是码长N为64，800比特并且编码率为2/3 的LDPC码；整数b为2，并且m个比特为8个比特；并且将码位的8个比特作为一个符号映 射到256QAM中规定的256个信号点中的任一个信号点。存储装置具有用于在行方向上存 储8X2个比特的16个列并且在列方向上存储64，800/(8X2)个比特。在此情况下，在将 自存储装置的行方向上读取出的8X2个码位的最高位起第i+Ι个比特表示成比特h并将 自连续两个符号的8X2个符号位的最高位起第i+Ι个比特表示成比特yi的情况下，进行 如下这种替换将比特k分配给比特y7，将比特ID1分配给比特y2，将比特b2分配给比特y9， 将比特b3分配给比特y。，将比特b4分配给比特y4，将比特b5分配给比特y6，将比特b6分配 给比特y13，将比特b7分配给比特y3，将比特b8分配给比特y14，将比特b9分配给比特yi。，将 比特b1(l分配给比特y15，将比特bn分配给比特y5，将比特b12分配给比特y8，将比特b13分配 给比特y12，将比特b14分配给比特yn，以及将比特b15分配给比特yi。进一步地，LDPC码的 校验矩阵被配置成使得在列方向上以每360个列为周期对通过按照每360个列代表信息 矩阵的值为1的元素的位置的校验矩阵初始值表所决定的信息矩阵的值为1的元素进行排 列，其中信息矩阵与校验矩阵的码长以及对应于编码率的信息长度相对应。校验矩阵初始 值表根据如下内容形成317 2255 2324 2723 3538 3576 6194 6700 9101 10057 12739 17407 210391958 2007 3294 4394 12762 14505 14593 14692 16522 17737 19245 21272 21379127 860 5001 5633 8644 9282 12690 14644 17553 19511 19681 20954 210022514 2822 5781 6297 8063 9469 9551 11407 11837 12985 15710 20236 203931565 3106 4659 4926 6495 6872 7343 8720 15785 16434 16727 19884 21325706 3220 8568 10896 12486 13663 16398 16599 19475 19781 20625 20961 213354257 10449 12406 14561 16049 16522 17214 18029 18033 18802 19062 19526 20748412 433 558 2614 2978 4157 6584 9320 11683 11819 13024 14486 16860
777 5906 7403 8550 8717 8770 11436 12846 13629 14755 15688 16392 164194093 5045 6037 7248 8633 9771 10260 10809 11326 12072 17516 19344 199382120 2648 3155 3852 6888 12258 14821 15359 16378 16437 17791 20614 210251085 2434 5816 7151 8050 9422 10884 12728 15353 17733 18140 18729 20920856 1690 127876532 7357 91514210 16615 1815211494 14036 174702474 10291 103231778 6973 107394347 9570 187482189 11942 206663868 7526 177068780 14796 18268160 16232 173991285 2003 189224658 17331 203612765 4862 58754565 5521 87593484 7305 158295024 17730 178797031 12346 15024179 6365 113522490 3143 50982643 3101 212594315 4724 13130594 17365 183225983 8597 962710837 15102 2087610448 20418 214783848 12029 15228708 5652 131465998 7534 161172098 13201 183179186 14548 177765246 10398 185973083 4944 2102113726 18495 199216736 10811 17545
35
10084 12411 144321064 13555 17033679 9878 135473422 9910 201943640 3701 100465862 10134 114985923 9580 150601073 3012 164275527 20113 208837058 12924 151519764 12230 17375772 7711 12723555 13816 1537610574 11268 1793215442 17266 20482390 3371 878110512 12216 171804309 14068 157833971 11673 200099259 14270 171992947 5852 201013965 9722 153631429 5689 167716101 6849 127813676 9347 18761350 11659 183425961 14803 161232113 9163 134432155 9808 128852861 7988 110317309 9220 207456834 8742 119772133 12908 1470410170 13809 1815313464 14787 14975799 1107 37893571 8176 101655433 13446 154813351 6767 12840
8950897411650
1430425021332
62831062815050
86321440416916
65091070216278
1590016395 17995
80311842019733
3747463417087
4453629716262
2792351317031
1484620893 21563
1722020436 21337
275 4107 10497
3536752010027
1408914943 19455
1965393121104
24391156517932
154 1527921414
1001711269 16546
71691016116928
1028416791 20655
36 3175 8475
26051626919290
8947917815420
5687915612408
8096973814711
4935809319266
26671006215972
63891131814417
88001813718434
5824592715314
60561316815179
32841313818919
1311517259 17332应当注意，数据处理设备和编码设备可以各自为独立的设备，或者，可以是用于配 置一个设备的内部元件。有益效果根据本发明，能够改进容错度。


图1是示例了 LDPC码的校验矩阵H的视图。图2是示例了 LDPC码的解码流程的流程图。图3是示例了 LDPC码的校验矩阵的实例的视图。图4是示出了校验矩阵的Tanner图的视图。图5是示出了变量节点的视图。图6是示出了校验节点的视图。图7是示出了应用本发明的传送系统的实施例的配置的实例的视图。图8是示出了发送设备11的配置的实例的方框图。图9是示例了校验矩阵的视图。图10是示例了奇偶矩阵的视图。图11是示例了 DVB-S. 2标准中规定的LDPC码的校验矩阵以及列重的视图。图12是示例了 16QAM的信号点排列的视图。图13是示例了 64QAM的信号点排列的视图。图14是示例了 64QAM的信号点排列的视图。
图15是示例了 64QAM的信号点排列的视图。图16是示例了解复用器25的处理的视图。图17是示例了解复用器25的处理的视图。图18是示出了关于LDPC码解码的Tanner图的视图。图19是示出了具有阶梯状结构的奇偶矩阵Ht以及奇偶矩阵Ht对应的Tanner图 的视图。图20是示例了奇偶交织后的LDPC码对应的校验矩阵H的奇偶矩阵HT的视图。图21是示例了转换校验矩阵的视图。图22是示例了列扭曲交织器24的处理的视图。图23是示例了列扭曲交织所需的存储器31的列数以及写入起始位置的地址的视 图。图24是示例了列扭曲交织所需的存储器31的列数以及写入起始位置的地址的视 图。图25是示例了发送处理的流程图。图26是示出了仿真中采用的通信路径的模型的视图。图27是示例了通过仿真得到的差错率与颤动的多普勒频率fd之间的关系的视 图。图28是示例了通过仿真得到的差错率与颤动的多普勒频率fd之间的关系的视 图。图29是示出了 LDPC编码单元21的配置的实例的方框图。图30是示例了 LDPC编码单元的处理的流程图。图31是示例了编码率为2/3并且码长为16，200比特的校验矩阵初始值表的视图。图32是示例了编码率为2/3并且码长为64，800比特的校验矩阵初始值表的视
38图。图。图。图。图。图。图。图。图。图。图。图。图。图。图。图。图。图。图。图。
图33是示例了编码率为2/3并且码长为64，800比特的校验矩阵初始值表的视 图34是示例了编码率为2/3并且码长为64，800比特的校验矩阵初始值表的视 图35是示例了编码率为3/4并且码长为16，200比特的校验矩阵初始值表的视 图36是示例了编码率为3/4并且码长为64，800比特的校验矩阵初始值表的视 图37是示例了编码率为3/4并且码长为64，800比特的校验矩阵初始值表的视 图38是示例了编码率为3/4并且码长为64，800比特的校验矩阵初始值表的视 图39是示例了编码率为3/4并且码长为64，800比特的校验矩阵初始值表的视 图40是示例了编码率为4/5并且码长为16，200比特的校验矩阵初始值表的视 图41是示例了编码率为4/5并且码长为64，800比特的校验矩阵初始值表的视 图42是示例了编码率为4/5并且码长为64，800比特的校验矩阵初始值表的视 图43是示例了编码率为4/5并且码长为64，800比特的校验矩阵初始值表的视 图44是示例了编码率为4/5并且码长为64，800比特的校验矩阵初始值表的视 图45是示例了编码率为5/6并且码长为16，200比特的校验矩阵初始值表的视 图46是示例了编码率为5/6并且码长为64，800比特的校验矩阵初始值表的视 图47是示例了编码率为5/6并且码长为64，800比特的校验矩阵初始值表的视 图48是示例了编码率为5/6并且码长为64，800比特的校验矩阵初始值表的视 图49是示例了编码率为5/6并且码长为64，800比特的校验矩阵初始值表的视 图50是示例了编码率为8/9并且码长为16，200比特的校验矩阵初始值表的视 图51是示例了编码率为8/9并且码长为64，800比特的校验矩阵初始值表的视
图52是示例了编码率为8/9并且码长为64，800比特的校验矩阵初始值表的视图。图53是示例了编码率为8/9并且码长为64，800比特的校验矩阵初始值表的视图。图54是示例了编码率为8/9并且码长为64，800比特的校验矩阵初始值表的视图。图55是示例了编码率为9/10并且码长为64，800比特的校验矩阵初始值表的视图。图56是示例了编码率为9/10并且码长为64，800比特的校验矩阵初始值表的视图。图57是示例了编码率为9/10并且码长为64，800比特的校验矩阵初始值表的视图。图58是示例了编码率为9/10并且码长为64，800比特的校验矩阵初始值表的视图。图59是示例了用于根据校验矩阵初始值表确定校验矩阵H的方法的视图。图60是示例了按照已有方法的替换处理的视图。图61是示例了按照已有方法的替换处理的视图。图62是示例了在如下这种情况下的码位组和符号位组的视图通过256QAM对码 长为64，800比特并且编码率为2/3的LDPC码进行调制并且倍数b为2。图63是示例了在如下这种情况下的分配规则的视图通过256QAM对码长为 64，800比特并且编码率为2/3的LDPC码进行调制并且倍数b为2。图64是示例了在如下这种情况下按照分配规则的码位替换的视图通过256QAM 对码长为64，800比特并且编码率为2/3的LDPC码进行调制并且倍数b为2。图65是示例了在进行新替换方法的替换处理的情况下以及在进行已有方法的替 换处理的情况下的BER的视图。图66是示例了对于如下这种LDPC码的校验矩阵初始值表的实例的视图其作为 性能门限值的比标准码的好。图67是示例了对于如下这种LDPC码的校验矩阵初始值表的实例的视图其作为 性能门限值的比标准码的好。图68是示例了对于如下这种LDPC码的校验矩阵初始值表的实例的视图其作为 性能门限值的比标准码的好。图69是示例了对于标准码和推荐码的Es/Nq和BER的关系的视图。图70是示出了接收设备12的配置的实例的方框图。图71是示例了接收处理的流程图。图72是示例了 LDPC码的校验矩阵的实例的视图。图73是示例了通过如下方式得到的矩阵(转换校验矩阵)的视图对校验矩阵应 用行替换和列替换。图74是示例了被分成5X5比特的单位的转换校验矩阵的视图。图75是示出了其中对P个节点统一进行节点数学运算的解码设备的配置的实例的方框匿U
图76是示出了 LDPC解码单元56的配置的实例的方框图。
图77是示出了应用本发明的计算机的实施例的配置的实例的方框图。
图78是示例了编码率为%/3并且码长为16，200比特的校S备矩阵初始 ι复表的实例的视图。
图79是示例了编码率为2,/3并且码长为64，800比特的校S备矩阵初始 ι复表的实例的视图。
图80是示例了编码率为2,/3并且码长为64，800比特的校S备矩阵初始 ι复表的实例的视图。
图81是示例了编码率为2,/3并且码长为64，800比特的校S备矩阵初始 ι复表的实例的视图。
图82是示例了编码率为3,/4并且码长为16，200比特的校S备矩阵初始 ι复表的实例的视图。
图83是示例了编码率为3,/4并且码长为64，800比特的校S备矩阵初始 ι复表的实例的视图。
图84是示例了编码率为3,/4并且码长为64，800比特的校S备矩阵初始 ι复表的实例的视图。
图85是示例了编码率为3,/4并且码长为64，800比特的校S备矩阵初始 ι复表的实例的视图。
图86是示例了编码率为3,/4并且码长为64，800比特的校S备矩阵初始 ι复表的实例的视图。
图87是示例了编码率为4,/5并且码长为16，200比特的校S备矩阵初始 ι复表的实例的视图。
图88是示例了编码率为4,/5并且码长为64，800比特的校S备矩阵初始 ι复表的实例的视图。
图89是示例了编码率为4,/5并且码长为64，800比特的校S备矩阵初始 ι复表的实例的视图。
图90是示例了编码率为4,/5并且码长为64，800比特的校S备矩阵初始 ι复表的实例的视图。
图91是示例了编码率为4,/5并且码长为64，800比特的校S备矩阵初始 ι复表的实例的视图。
图92是示例了编码率为5,/6并且码长为16，200比特的校S备矩阵初始 ι复表的实例的视图。
图93是示例了编码率为5,/6并且码长为64，800比特的校S备矩阵初始 ι复表的实例的视图。
图94是示例了编码率为5,/6并且码长为64，800比特的校S备矩阵初始 ι复表的实例的视图。
图95是示例了编码率为5,/6并且码长为64，800比特的校S备矩阵初始 ι复表的实例的视图。
41
图96是示例了编码率为5/6并且码长为64，800比特的校验矩阵初始值表的实例 的视图。图97是示例了编码率为8/9并且码长为16，200比特的校验矩阵初始值表的实例 的视图。图98是示例了编码率为8/9并且码长为64，800比特的校验矩阵初始值表的实例 的视图。图99是示例了编码率为8/9并且码长为64，800比特的校验矩阵初始值表的实例 的视图。图100是示例了编码率为8/9并且码长为64，800比特的校验矩阵初始值表的实 例的视图。图101是示例了编码率为8/9并且码长为64，800比特的校验矩阵初始值表的实 例的视图。图102是示例了编码率为9/10并且码长为64，800比特的校验矩阵初始值表的实 例的视图。图103是示例了编码率为9/10并且码长为64，800比特的校验矩阵初始值表的实 例的视图。图104是示例了编码率为9/10并且码长为64，800比特的校验矩阵初始值表的实 例的视图。图105是示例了编码率为9/10并且码长为64，800比特的校验矩阵初始值表的实 例的视图。图106是示例了编码率为1/4并且码长为64，800比特的校验矩阵初始值表的实 例的视图。图107是示例了编码率为1/4并且码长为64，800比特的校验矩阵初始值表的实 例的视图。图108是示例了编码率为1/3并且码长为64，800比特的校验矩阵初始值表的实 例的视图。图109是示例了编码率为1/3并且码长为64，800比特的校验矩阵初始值表的实 例的视图。图110是示例了编码率为2/5并且码长为64，800比特的校验矩阵初始值表的实 例的视图。图111是示例了编码率为2/5并且码长为64，800比特的校验矩阵初始值表的实 例的视图。图112是示例了编码率为1/2并且码长为64，800比特的校验矩阵初始值表的实 例的视图。图113是示例了编码率为1/2并且码长为64，800比特的校验矩阵初始值表的实 例的视图。图114是示例了编码率为1/2并且码长为64，800比特的校验矩阵初始值表的实 例的视图。图115是示例了编码率为3/5并且码长为64，800比特的校验矩阵初始值表的实
42例的视图。图116是示例了编码率为 例的视图。图117是示例了编码率为 例的视图。图118是示例了编码率为 例的视图。图119是示例了编码率为 例的视图。图120是示例了编码率为 例的视图。图121是示例了编码率为 例的视图。图122是示例了编码率为 例的视图。图123是示例了编码率为 一实例的视图。图124是示例了用于根据校验矩阵初始值表确定校验矩阵H的方法的视图。图125是示例了码位替换的实例的视图。图126是示例了码位替换的实例的视图。图127是示例了码位替换的实例的视图。图128是示例了码位替换的实例的视图。图129是示例了 BER的仿真结果的视图。图130是示例了 BER的仿真结果的视图。图131是示例了 BER的仿真结果的视图。图132是示例了 BER的仿真结果的视图。图133是示例了码位替换的实例的视图。图134是示例了码位替换的实例的视图。图135是示例了码位替换的实例的视图。图136是示例了码位替换的实例的视图。图137是示例了码位替换的实例的视图。图138是示例了码位替换的实例的视图。图139是示例了码位替换的实例的视图。图140是示例了码位替换的实例的视图。图141是示例了码位替换的实例的视图。图142是示例了码位替换的实例的视图。图143是示例了码位替换的实例的视图。图144是示例了码位替换的实例的视图。图145是示例了构建解交织器53的复用器54的处理的视图。
3/5并且码长为64，800比特的校验矩阵初始值表的实 3/5并且码长为64，800比特的校验矩阵初始值表的实 1/4并且码长为16，200比特的校验矩阵初始值表的实 1/3并且码长为16，200比特的校验矩阵初始值表的实 2/5并且码长为16，200比特的校验矩阵初始值表的实 1/2并且码长为16，200比特的校验矩阵初始值表的实 3/5并且码长为16，200比特的校验矩阵初始值表的实 3/5并且码长为16，200比特的校验矩阵初始值表的另
图146是示例了列扭曲解交织器55的处理的视图。图147是示出了接收设备12的配置的另一实例的方框图。图148是示出了可以应用于接收设备12的接收系统的配置的第一实例的方框图。图149是示出了可以应用于接收设备12的接收系统的配置的第二实例的方框图。图150是示出了可以应用于接收设备12的接收系统的配置的第三实例的方框图。图151是示例了在如下这种情况下的码位组和符号位组的视图通过256QAM对码 长为64，800比特并且编码率为2/3的推荐码进行调制并且倍数b为2。图152是示例了在如下这种情况下的分配规则的视图通过256QAM对码长为 64，800比特并且编码率为2/3的推荐码进行调制并且倍数b为2。图153是示例了在如下这种情况下按照分配规则的码位替换的视图通过256QAM 对码长为64，800比特并且编码率为2/3的推荐码进行调制并且倍数b为2。图154是示例了在对推荐码进行恰当方法的替换处理的情况下以及在对标准码 进行已有方法的替换处理的情况下的BER的视图。图155是示例了在对推荐码进行恰当方法的替换处理的情形下以及在对推荐码 进行已有方法的替换处理的另外情形下的BER的视图。附图标记说明11发送设备，12接收设备，21 LDPC编码单元，22比特交织器，23奇偶交织器，24 列扭曲交织器，25解复用器，26映射单元，27正交调制单元，31存储器，32替换单元，51正 交解调单元，52解映射单元，53解交织器，54复用器，55列扭曲解交织器，56 LDPC解码单 元，300边数据存储存储器，301选择器，302校验节点计算单元，303循环移位电路，304边 数据存储存储器，305选择器，306接收数据存储器，307变量节点计算单元，308循环移位电 路，309解码字计算单元，310接收数据重新排列单元，311解码数据重新排列单元，601编码 处理元件，602存储元件，611编码率设置部件，612初始值表读出部件，613校验矩阵产生部 件，614信息比特读出部件，615编码奇偶数学运算部件，616控制部件，701总线，702 CPU, 703 ROM, 704 RAM，705硬盘，706输出单元，707输入单元，708通信单元，709驱动器，710输 入/输出接口，711可拆除记录介质，1001逆替换单元，1002存储器，1011奇偶解交织器， 1021 LDPC解码单元，1101获取单元，1101传送路径解码处理单元，1103信息源解码处理单 元，1111输出单元，1121记录单元
具体实施例方式图7示出了应用本发明的传送系统的实施例的配置的实例(术语系统是指多个设 备的逻辑组合，无论各组件设备是否包括在同一壳体内)。参照图7，传送系统包括发送设备11和接收设备12。发送设备11进行例如电视广播节目的发送(广播)(传送)。即，发送设备11例 如将作为发送对象的对象数据(如，作为电视广播节目的图像数据、声音数据等)编码成 LDPC码并通过例如通信路径13 (如，卫星信道、地波和CATV网络)发送所得数据。接收设备12是例如用于接收电视广播节目的电视接收机、STB(机顶盒)或调谐 器，或者是用于接收IPTV (网络协议电视)的PC (个人计算机)，并通过通信路径13接收从 发送设备11向其发送的LDPC码、将LDPC码解码成对象数据并输出对象数据。
此处，已知图7中的传送系统中采用的LDPC码在AWGN (加性高斯白噪声)通信路 径中呈现出很高的能力。然而，在通信路径13 (如，地波)中，有时出现突发差错或擦除。例如，在OFDM(正 交频分复用)系统中，在其中D/U(希望的与不希望的之比)为0 dB(“不希望的=回波”的 功率等于“希望的=主路径”的功率)的多径环境下，特定符号的功率响应于回波(除了主 路径以外的路径)的延迟而变成零(擦除)。进一步地，在其中D/U为0 dB的颤动(flutter)(如下这种通信路径其中，添加 了其延迟为零的回波并且应用了多普勒(Doppler)频率)的情况下，也出现如下这种情形 特定时间点处整个OFDM符号的功率通过多普勒频率减小为零(擦除)。进一步地，由于接收设备12 —侧的布线线路的情况(从用于接收来自发送设备11 的信号的接收单元(未示出，如，天线等)到接收设备12)，或者，由于接收设备12的电源的 不稳定性，有时出现突发差错。同时，在对LDPC码进行解码时，由于在校验矩阵H的列中并且因而在与LDPC码的 码位对应的变量节点中进行了如上述图5中所见的、表达式(1)的变量节点数学运算(其 中，添加了 LDPC码的码位(的接收值uM))，所以如果用于变量节点数学运算的码位出现差 错，则待确定消息的准确性下降。继而，由于在对LDPC码进行解码时，在连接到校验节点的变量节点确定的消息被 用来在校验节点进行表达式(7)的校验节点数学运算，所以如果如下这些校验节点的数量 变大，则解码的性能恶化与之相连的多个变量节点(所对应的LDPC码的码位)同时呈现 出差错(包括擦除)。例如，如果连接到校验节点的两个或更多个变量节点同时遭受到擦除，则校验节 点将如下这种消息返回给所有变量节点值会是0的概率与值会是1的概率彼此相等。在 此情况下，向其返回相等概率的消息的这些校验节点对一个循环的解码处理(一组变量节 点数学运算和校验节点数学运算)未有贡献，作为结果，需要增加解码处理的重复次数。结 果是，解码的性能恶化。进一步地，用于对LDPC码进行解码的接收设备12的功率消耗增加。因此，图7中所示的传送系统被配置成使得对突发差错或擦除的容限得以改进的 同时维持在AWGN通信路径中的性能。图8示出了图7的发送设备11的配置的实例。参照图8，发送设备11包括LDPC编码单元21、比特交织器22、映射单元26和正交 调制单元27。向LDPC编码单元21提供对象数据。LDPC编码单元21按照校验矩阵(其中，作为LDPC码的奇偶位的对应部分的奇偶 矩阵具有阶梯状结构)对向其提供的对象数据进行LDPC编码，并输出其中对象数据为信息 比特的LDPC码。具体地，LDPC编码单元21对对象数据进行LDPC编码以将其编码成例如DVB-S. 2 或DVB-T. 2标准中规定的LDPC码，并作为LDPC编码结果输出所得到的LDPC码。此处，在DVB-T. 2标准中，设计了采用DVB-S. 2标准中规定的LDPC码。DVB-S. 2 标准中规定的LDPC码为IRA(不规则重复累积)码，并且LDPC码的校验矩阵中的奇偶矩 阵具有阶梯状结构。奇偶矩阵和阶梯状结构在下文中进行描述。进一步地，例如在如下文献中描述了 IRA 码“Irregular Repeat-AccumulateCodesH. Jin.、A. Khandekar、以 Jk. R. J. McEliece, Proceedings of 2ndInternational Symposium on Turbo codes and Related Topics，第 1 至 8 页，2000 年 9 月。将从LDPC编码单元21输出的LDPC码提供给比特交织器22。比特交织器22是用于交织数据的数据处理设备，包括奇偶交织器23、列扭曲交织 器24和解复用器(DEMUX) 25。奇偶交织器23进行将来自LDPC编码单元21的LDPC码的奇偶位交织到其他奇偶 位的位置的奇偶交织，并将奇偶交织后的LDPC码提供给列扭曲交织器24。列扭曲交织器24对来自奇偶交织器23的LDPC码进行列扭曲交织，并将列扭曲交 织后的LDPC码提供给解复用器25。具体地，通过在下文中所述的映射单元26将LDPC码的两个或更多个码位映射到 表示一个正交调制符号的信号点之后，发送LDPC码。列扭曲交织器24进行例如后述的列扭曲交织作为如下这种重新排列处理重新 排列来自奇偶交织器23的LDPC码的码位，以使得与LDPC编码单元21中使用的校验矩阵 的任意一行中所包括的值1对应的LDPC码的多个码位不包括在一个符号中。解复用器25进行如下这种替换处理替换来自列扭曲交织器24的LDPC码的两个 或更多个码位(将成为符号)的位置，以得到其对AWGN的容限得以增强的LDPC码。继而， 解复用器25将通过替换处理得到的LDPC码的两个或更多个码位作为符号提供给映射单元 26。映射单元26将来自解复用器25的符号映射到通过正交调制单元27进行正交调 制(多值调制)的调制方法所确定的信号点。具体地，映射单元26在通过I轴(代表与载波同相的1分量)和Q轴(代表与载 波正交的Q分量)定义的IQ平面(IQ星座图)上，将来自解复用器25的LDPC码映射到通 过调制系统确定的信号点中。此处，作为通过正交调制单元27进行正交调制的调制方法，可以是如下这些调制 方法包括例如DVB-T标准中定义的调制方法，即，例如，QPSK(正交相移键控)、16QAM(正 交振幅调制)、64QAM、256QAM、1024QAM、4096QAM等。例如，按照操作员对发送设备11的操 作，预先设置通过正交调制单元27要进行的正交调制应当使用的是什么调制方法。应当注 意，正交调制单元27可以进行一些其他的正交调制，如，例如4PAM(脉冲振幅调制)。将通过映射单元26映射到信号点的符号提供给正交调制单元27。正交调制单元27按照来自映射单元26的信号点(上映射的符号)对载波进行正 交调制，并通过通信路径13(图7)发送由正交调制得到的调制信号。现在，图9示例了通过图8的LDPC编码单元21进行的LDPC编码中使用的校验矩 阵H。校验矩阵H具有LDGM(低密度生成矩阵)结构，并且，根据LDPC码的码位中信息 比特对应部分的信息矩阵Ha以及奇偶位对应的奇偶矩阵Ητ，可以用表达式H = [Ha I Ht]表 示(如下这种矩阵其中，信息矩阵队的元素为左侧的元素，而奇偶矩阵乐的元素为右侧的 元素)。此处，将一个LDPC码(一个码字)的码位之中的奇偶位的比特数量以及信息比特的比特数量称为奇偶长度M和信息长度K，而将一个LDPC码的码位的比特数量称为码长 Ν( = Κ+Μ) ο针对某个码长为N的LDPC码的信息长度K和奇偶长度M取决于编码率。同时，校 验矩阵H是其行X列为MXN的矩阵。继而，信息矩阵HaSMXK的矩阵，而奇偶矩阵乐为 MXM的矩阵。图10示例了 DVB-S. 2 (以及DVB-T. 2)标准中规定的LDPC码的校验矩阵H的奇偶
矩阵Ητ。DVB-S. 2标准中规定的LDPC码的校验矩阵H的奇偶矩阵Ht具有阶梯状结构，其中， 值为1的元素如图10中所见排列得如同阶梯。奇偶矩阵Ht的行重对于第一行为1而对于 其余所有行为2。同时，列重对于最后一列为1而对于其余所有列为2。如上所述，使用其中奇偶矩阵Ht具有阶梯状结构的校验矩阵H可以容易地产生校 验矩阵H的LDPC码。具体地，LDPC码(一个码字)用行向量c表示，而通过转置行向量得到的列向量 用Ct表示。进一步地，行向量C(LDPC^g)内的信息比特部分用行向量A表示，而奇偶位部 分用行向量T表示。此处，在此情况下，根据作为信息比特的行向量A以及作为奇偶位的行向量T，行 向量c可以用表达式C= [A|T]表示(如下这种行向量其中，行向量A的元素为左侧的元 素，行向量T的元素为右侧的元素)。校验矩阵H以及作为LDPC码的行向量C= [A|T]需要满足表达式HCt = 0，并且 在校验矩阵H= [Ha I Ht]的奇偶矩阵乐具有如图10中所示的这种阶梯状结构的情况下，可 以通过如下方式按顺序确定形成了满足表达式Hct = 0的行向量c = [Α|Τ]的、作为奇偶 位的行向量T 以表达式Hct = 0中的列向量HCt第一行中的元素开始，连续将这些行中的
元素设置为零。图11示例了 DVB-S. 2 (以及DVB-T. 2)标准中定义的LDPC码的校验矩阵H以及列重。具体地，图11的A示例了 DVB-S. 2标准中定义的LDPC码的校验矩阵H。对于自校验矩阵H第一列起KX个列，列重为X ；对于接下来的Κ3个列，列重为3 ； 对于接下来的M-I个列，列重为2 ；并且对于最后一列，列重为1。此处，ΚΧ+Κ3+Μ-1+1等于码长 N。在DVB-S. 2标准中，以如图11的B中所见的这种方式规定了列数ΚΧ、Κ3和Μ(奇 偶长度)以及列重X。具体地，图11的B示例了对于DVB-S. 2标准中规定的LDPC码不同编码率的列号 ΚΧ、Κ3和M以及列重X。在DVB-S. 2标准中，规定了码长N为64，800比特和16，200比特的LDPC码。以及，如图11的B中所见，对于其码长N为64，800比特的LDPC码，规定了 11种 编码率(标称率)1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9 和 9/10，而对于码长 N 为 16，200 比特的 LDPC 码，规定了 10 种编码率 1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6 和 8/9。对于LDPC码，已知列重较高的校验矩阵H的列对应的码位呈现出较低的差错率。
图11中示例的以及DVB-S. 2标准中规定的校验矩阵H具有如下这种趋势距首侧 (左侧)较近的列的权重较高。因此，校验矩阵H对应的LDPC码具有如下这种趋势距首 部较近的码位容错度较高(具有较高的容错度)，而距尾端较近的码位容错度较低。图12示例了在图8的正交调制单元27进行16QAM的情况下IQ平面上16个符号 (对应的信号点)的排列。具体地，图12的A示例了 16QAM的符号。在16QAM中，一个符号表示4个比特，并且存在16( = 24)个符号。将16个符号放 置成使得它们以IQ平面的原点为中心在I方向XQ方向上形成4X4个符号的方形形状。现在，如果将自一个符号所表示的比特串的最高位起的第i+Ι个比特表示成比特 则可以将16QAM的一个符号所表示的4个比特以从最高位开始的次序表示成比特y(l、yi、
Y2和y3。在调制方法为16QAM的情况下，将LDPC码的4个码位设置(符号化)成4个比特 Y0至y3的符号(符号值)。图12的B示例了对于16QAM的符号所表示的4个比特(在下文中，还将比特称为 符号位)％至73的比特边界。此处，对于符号位yi (在图12中，i = 0、1、2、3)的比特边界是指其比特力为0的 符号与其比特yi为1的符号之间的边界。如图12的B中所见，对于16QAM的符号所表示的4个符号位y0至y3之中的最高 符号位10，只有IQ平面上Q轴的一处作为比特边界，而对于第二个符号位Y1 (自最高位起 第二个)，只有IQ平面上I轴的一处作为比特边界。进一步地，对于第三个符号位y3，自4X4个符号的左边起第一列与第二列之间以 及第三列与第四列之间的两处中的每处作为边界。此外，对于第四个符号位y3，自4X4个符号的上边起第一行与第二行之间以及第 三行与第四行之间的两处中的每个作为边界。符号所表示的符号位yi随着远离比特边界的符号数量增加而较不可能变得有差 错并且差错概率变得较低，但随着放置得距比特边界较近的符号数量增加而较有可能变得 有差错并且差错概率变得较高。如果将较不可能变得有差错(容错度较高)的比特称为“强位”而将较有可能变 得有差错(容错度较低)的比特称为“弱位”，则对于16QAM的符号所表示的4个符号位J0 至y3，最高符号位和第二个符号位Y1为强位，而第三个符号位I2和第四个符号位y3为弱 位。图13至图15示例了在通过图8的正交调制单元27进行64QAM的情况下IQ平面 上64个符号(对应的信号点)的排列。在64QAM中，一个符号表示6个比特，存在64( = 26)个符号。将64个符号放置 成使得它们以IQ平面的原点为中心在I方向XQ方向上形成8X8个符号的方形形状。可以将64QAM的一个符号所表示的符号位以从最高位开始的次序表示成比特％、 yi、y2、y3、y4、以及y5。在调制方法为64QAM的情况下，将LDPC码的6个码位设置(符号化) 成6个比特y。至y5的符号(符号值)。此处，图13指示出了对于64QAM符号的符号位％至y5之中的最高符号位％和第 二个符号位J1的比特边界；图14指示出了对于第三个符号位y2和第四个符号位y3的比特边界；而图15指示出了对于第五个符号位y4和第六个符号位^的比特边界。如图13中所见，对于最高符号位％和第二个符号位7工中的每个符号位，比特边界 数量为一。同时，如图14中所见，对于第三个符号位y2和第四个符号位y3中的每个符号 位，比特边界数量为二，并且如图15中所见，对于第五个符号位y4和第六个符号位y5中的 每个符号位，比特边界数量为四。因此，在64QAM符号的符号位％至y5之中，最高符号位％和第二个符号位Y1为最 强位，而第三个符号位y2和第四个符号位y3为次强位。继而，第五个符号位y4和第六个符 号位y5为最弱位。根据图12以及进一步根据图13至图15，可以看出，对于正交调制符号的符号位， 存在如下这种趋势次序高的位为强位，次序低的位为弱位。此处，如上文中参照图11所述，从LDPC编码单元21 (图8)输出的LDPC码包括有 容错度较高的码位以及容错度较低的码位。同时，如上文中参照图12至图15所述，通过正交调制单元27进行的正交调制的 符号的符号位包括强位和弱位。因此，如果将容错度低的LDPC码的码位分配给正交调制符号的弱符号位，则容错 度整体下降。因此，提出了如下这种交织器用于交织LDPC码的码位，以使得将容错度低的 LDPC码的码位分配给正交调制符号的强位(符号位)。图8的解复用器25进行交织器的处理。图16是示例了图8的解复用器25的处理的视图。具体地，图16的A示出了解复用器25的功能配置的实例。解复用器25包括存储器31和替换单元32。向存储器31提供来自LDPC编码单元21的LDPC码。存储器31具有用于在行(水平)方向上存储mb个比特以及在列(竖直)方向上 存储N/(mb)个比特的存储容量。存储器31将提供给它的LDPC码的码位在列方向上写入 并在行方向上读取出码位，并且随后将读取出的码位提供给替换单元32。此处，如上文中所述N(=信息长度K+奇偶长度M)表示LDPC码的码长。另外，m表示要成为一个符号的LDPC码的码位的比特数量，而b为预定的正整数 并且是如下这种倍数要用于将m乘以该整数。复用器25如上所述将LDPC码的码位转换 (符号化)成符号，并且倍数b表示通过复用器25以进行一次符号化的方式得到的符号的 数量。图16的A示出了如下这种情况下解复用器25的配置的实例其中，调制系统为 64QAM，并且因此，要成为一个符号的LDPC码的码位的比特数量m为6个比特。进一步地，在图16的A中，倍数b为1，并且因此，存储器31的存储容量在列方 向χ行方向上为N/(6X1) X (6X1)个比特。此处，将存储器31的如下这种存储区域适当地称为列在列方向上延伸并且在行 方向上包括一个比特。在图16的A中，存储器31包括六(=6X 1)个列。解复用器25以左侧的列开始向右侧的列、从形成存储器31的列(在列方向上) 的上方起以向下方向写入LDPC码的码位。
49
继而，如果对码位的写入以最右边的列中最下方的比特结束，则以形成存储器31 的所有列的第一行开始、在行方向上以6比特(mb个比特)为单位读取出码位并将其提供 给替换单元32。替换单元32进行替换来自存储器31的6比特码位的位置的替换处理，并将通过 替换得到的6个比特作为代表64QAM —个符号的6个符号位％、n y3、y4和y5输出。具体地，在从存储器31在行方向上读取出mb个码位(此处为6个比特)时，如果
将从存储器31读取出的mb个码位之中最高位起第i个比特(i = 0、1.....mb-1)用比特
bi表示，则可以按从最高位开始的次序将从存储器31在行方向上读取出的6个码位表示成 比特 b0、b” b2、b3、b4 禾口 b5。上文中参照图11所述的列重的关系使得放置在比特k方向上的码位是容错度 高的码位，而比特b5方向上的码位是容错度低的码位。替换单元32进行如下这种替换处理替换来自存储器31的6个码位bQ至b5的位 置，以使得可以将来自存储器31的6个码位Idci至b5之中容错度低的码位分配给64QAM — 个符号的符号位至y5之中容错度高的比特。此处，对于用于替换来自存储器31的6个码位Idci至b5以将其分配给代表64QAM 一个符号的6个符号位y0至y5的替换方法，提出了各种系统。图16的B示例了第一替换方法；图16的C示例了第二替换方法；而图16的D示
例了第三替换方法。在图16的B至图16的D中(类似地，也在下文中所述的图17中)，将比特h和 Yj互连的线段是指将码位bi分配给符号的符号位yj (替换到符号位yj的位置上)。作为第一替换方法，提出了采用图16的B中三种替换方法中的一种替换方法，而 作为第二替换方法，提出了采用图16的C中两种替换方法中的一种替换方法。作为第三替换方法，提出了按次序选择和使用图16的D中的六种替换方法。图17示例了在调制方法为64QAM(因此，与图16中类似，映射到一个符号的LDPC 码的码位的比特数量m为6)并且倍数b为2的情形中解复用器25的配置的实例、以及第 四替换方法。在倍数b为2情况下，存储器31的存储容量在列方向X行方向上为N/ (6X2) X (6X2)个比特，并且包括12( = 6X2)个列。图17的A示例了将LDPC码写入存储器31中的次序。解复用器25如上文中参照图16所述以左侧的列开始向右侧的列、从形成存储器 31的列(在列方向上)的上方以向下方向对LDPC码的码位进行写入。继而，如果对码位的写入以最右边的列中最下方的比特结束，则以形成存储器31 的所有列的第一行开始、在行的方向上以12比特(mb个比特)为单位读取出码位并将其提 供给替换单元32。替换单元32进行按照第四替换方法替换来自存储器31的12比特码位的位置的 替换处理，并将通过替换得到的12个比特作为代表64QAM两个符号(b个符号)的12个比 特(具体地，作为代表64QAM的一个符号的6个符号位i0、n y3> y4和y5的以及代表下 一个符号的6个符号位y(1、n y3、y4和y5)输出。此处，图17的B示例了通过图17的A的替换单元21进行替换处理的第四替换方
50法。应当注意，在倍数b为2的情况下(类似地，也在倍数b等于或高于3的情况下)， 在替换处理中，将mb个码位分配给b个连续符号的mb个符号位。在以下描述(包括参照 图17给出的描述)中，将b个连续符号的mb个符号位之中自最高位起第i+Ι个比特表示 成比特(符号位)Yi以便于描述。此外，最佳替换方法(即，在AWGN通信路径中提供改进的差错率的替换方法)根 据LDPC码的调制方法、码长和编码率等而不同。现在，参照图18至图20对图8的奇偶交织器23进行的奇偶交织进行描述。图18示出了 LDPC码的校验矩阵的Tarmer图(的一部分)。如果连接到校验节点的多个变量节点(对应的码位)(如，两个变量节点)如图18 中所示同时遭受到差错(如，擦除)，则校验节点将如下这种相等概率消息返回给所有连接 到该校验节点的变量节点表示值会是0的概率与值会是1的概率彼此相等。因此，如果连 接到同一校验节点的多个变量节点同时被置于擦除状态等中，则解码的性能恶化。顺带提及，DVB-S. 2标准中规定的以及从图8的LDPC编码单元21输出的LDPC码 为IRA码，并且校验矩阵H的奇偶矩阵Ht如图10中所示具有阶梯状结构。图19示例了具有阶梯状结构的奇偶矩阵Ht以及奇偶矩阵Ht对应的Tarmer图。具体地，图19的A示例了具有阶梯状结构的奇偶矩阵Ht，而图19的B示出了图 19A的奇偶矩阵Ht对应的Tanner图。在奇偶矩阵Ht具有阶梯状结构的情况下，在奇偶矩阵Ht的Tarmer图中，将LDPC 码的如下这些变量节点连接到同一校验节点这些变量节点对应于奇偶矩阵Ht的值为1的 元素的列并且使用相邻码位(奇偶位)确定其消息。因此，如果因突发差错、擦除等而使上述相邻奇偶位被置于差错状态中，则由于连 接到变成差错的多个奇偶位所对应的多个变量节点(要使用奇偶位确定其消息的变量节 点)的校验节点将表示值会是0的概率与值会是1的概率彼此相等的相等概率消息返回给 连接到该校验节点的变量节点，所以解码的性能恶化。继而，在突发长度(因突发而使其成 为差错的比特的数量)大的情况下，解码的性能进一步恶化。因此，为了防止上述解码的性能恶化，奇偶交织器23 (图8)进行如下这种交织将 来自LDPC编码单元21的LDPC码的奇偶位交织到其他奇偶位的位置。图20示例了通过图8的奇偶交织器23进行奇偶交织之后的LDPC码所对应校验 矩阵H的奇偶矩阵Ητ。此处，从LDPC编码单元21输出且DVB-S. 2标准中规定的LDPC码所对应校验矩阵 H的信息矩阵Ha具有循环结构。循环结构是指其中某个列以循环操作状态(轮转)与另一列相一致的结构，并且 包括例如如下这种结构其中，对于每P个列，P个列的行中值1的位置与P个列中第一列 在列方向上被循环地移位一定值的位置相一致，该值与通过划分奇偶长度M得到的值q成 比例地增加。以下，将循环结构中的P个列的数量在下文中适当地称为循环结构的单位列数。作为从LDPC编码单元21输出并且DVB-S. 2标准中规定的LDPC码，如上文中参照 图11所述，可以是包括那些码长N为64，800比特和16，200比特的LDPC码的两种LDPC码。
现在，如果在其码长N为64，800比特和16，200比特的LDPC码中关注于其码长N 为64，800比特的LDPC码，则如上文中参照图11所述，作为其码长N为64，800比特的LDPC 码的编码率，可以是11种不同的编码率。对于其码长N为64，800比特并且具有11种不同编码率的LDPC码，在DVB-S. 2标 准中规定将循环结构的列数P规定为360 (奇偶长度M除了 1和M以外的约数中的一个)。进一步地，对于其码长N为64，800比特并且具有11种不同编码率的LDPC码，奇 偶长度M的值不为素数并且使用值q(根据编码率而不同)由表达式M = qXP = qX360 表示。因此，值q也与循环结构的列数P类似地为奇偶长度M除了 1和M以外的约数中的 一个，并且通过将奇偶长度M除以循环结构的列数P得到(奇偶长度M的约数P和q的乘 积为奇偶长度M)。在将信息长度用K表示并且将高于0但低于P的整数用χ表示而将高于0但低于 q的整数用y表示的情况下，奇偶交织器23将奇偶位(来自LDPC编码单元21的LDPC码中 第K+1个至第K+M个(K+M = N)比特)之中第Κ+qx+y+l个码位交织到第Κ+Py+x+l个码位 的位置，作为奇偶交织。根据这种奇偶交织，由于连接到同一校验节点的变量节点(对应的奇偶位)通过 循环结构的列数P对应的距离(此处，通过360个比特)隔开，所以在突发长度小于360个 比特的情况下，可以防止如下这种情形致使连接到同一校验节点的变量节点同时有差错。 作为结果，可以改进对突发差错的容限。应当注意，奇偶交织(将第Κ+qx+y+l个码位交织到第Κ+Py+x+l个码位的位置) 后的LDPC码与通过如下这种列替换得到的校验矩阵(在下文中也称为转换校验矩阵)的 LDPC码相一致将原始校验矩阵H的第Κ+qx+y+l列替换到第Κ+Py+x+l列。进一步地，在转换校验矩阵的奇偶矩阵中，如图20中所见出现单位为P个列(在 图20中为360个列)的伪循环结构。此处，伪循环结构是指具有如下部分的这种结构该部分除了其一部分以外具有 循环结构。在通过将奇偶交织对应的列替换应用于DVB-S. 2标准中规定的LDPC码的校验 矩阵而得到的转换奇偶校验列中，360行X360列(下文中所述的移位矩阵)的右角部分缺 少一个元素1(值为0)。因此，转换校验矩阵不具有(完整的)循环结构而是具有伪循环结 构。应当注意，图20的转换校验矩阵是如下这种矩阵除了奇偶交织对应的列替换， 还将用于根据下文中所述的配置矩阵来配置转换校验矩阵的行的替换(行替换)应用于原 始校验矩阵H。现在，参照图21至图24对通过图8的列扭曲交织器24进行的作为重新排列处理 的列扭曲交织进行描述。在图8的发送设备11中，作为如上文中所述的一个符号发送LDPC码的两个或更 多个码位，以改进频率的利用效率。具体地，例如，在使用码位的2个比特形成一个符号的 情况下，例如，将QPSK用作调制方法，但是，在使用码位的4个比特形成一个符号的情况下， 例如，将16QAM用作调制方法。在以此方式作为一个符号发送码位中的两个或更多个比特的情况下，如果某个符 号中出现擦除等，符号的所有(分配给符号位的)码位均变成差错(擦除)。
52
因此，为了降低连接到同一校验节点的多个变量节点(对应的码位)会同时遭受 到擦除的概率以改进解码的性能，需要避免一个符号的码位对应的变量节点连接到同一校 验节点。同时，在从LDPC编码单元21输出并且DVB-S. 2标准中规定的LDPC码的校验矩阵 H中，如上所述，信息矩阵Ha具有循环结构，奇偶矩阵Ht具有阶梯状结构。继而，在转换校 验矩阵(奇偶交织后的LDPC码的校验矩阵)中，如图20中所述在奇偶矩阵中也出现循环 结构(准确的说，如上文中所述的伪循环结构)。图21示出了转换校验矩阵。具体地，图21的A示例了码长N为64，800比特并且编码率(r)为3/4的校验矩 阵H的转换校验矩阵。在图21的A中，转换校验矩阵中值为1的元素的位置用点(·)指示出。在图21的B中，示出了通过解复用器25(图8)对图21A的转换校验矩阵的LDPC 码(即，奇偶交织后的LDPC码)进行的处理。在图21的B中，使用16QAM作为调制方法、在形成解复用器25的存储器31的四 个列中在列方向上写入奇偶交织后的LDPC码的码位。以4个比特(作为一个符号)为单位在行方向上读取出在形成存储器31的四个 列中在列方向上写入的码位。在此情况下，作为一个符号的4个码位BpBpB2和B3有时作为对应于1并且包括 在图21的A的转换之后的校验矩阵的任意一行中的码位，并且在此情况下，码位氏、B1, B2 和B3对应的变量节点连接到同一校验节点。因此，在一个符号的四个码位Bc^BpB2和B3变成对应于1并且包括在转换校验矩 阵的任意一行中的码位的情况下，如果符号中出现擦除，则(码位Bp B1, B2和B3对应的变 量节点所连接到的)同一校验节点无法确定恰当的消息。作为结果，解码的性能恶化。对于除了 3/4编码率以外的编码率，连接到同一校验节点的多个变量节点对应的 多个码位有时也类似地作为16QAM的一个符号。因此，列扭曲交织器24进行如下这种列扭曲交织其中，交织来自奇偶交织器23 的奇偶交织后的LDPC码的码位，以使得对应于1并且包括在转换校验矩阵的任意一行中的 多个码位不包括在一个符号中。图22是示例了列扭曲交织的视图。具体地，图22示例了解复用器25的存储器31 (图16和图17)。存储器31如图16中所述具有用于在列(竖直)方向上存储mb个比特以及在行 (水平)方向上存储N/(mb)个比特的存储容量。继而，列扭曲交织器24在列方向上将LDPC 码的码位写入到存储器31中，并在码位在行方向上被读取出时控制写入起始位置，以进行 列扭曲交织。具体地，列扭曲交织器24适当地改变要开始对多个列中的每个列进行码位写入 的写入起始位置，以使得在行方向上读取出的并且用来作为一个符号的多个码位不会变成 对应于1并且包括在转换校验矩阵的任意一行中的码位(重新排列LDPC码的码位，以使得 对应于1并且包括在校验矩阵的任意一行中的码位不会包括在同一符号中)。此处，图22示出了在如下这种情况下存储器31的配置的实例其中，调制方法为16QAM，此外，上文中参照图16所述的倍数b为1。因此，要成为一个符号的LDPC码的码位 的比特数量m为4个比特，并且存储器31由4( = mb)个列形成。列扭曲交织器24(而非图16中所示的解复用器25)以左侧的列开始向右侧的列、 从上方以向下方向(列方向)将LDPC码的码位写入到形成存储器31的四个列中。继而，当码位的写入在最右边的列结束时，列扭曲交织器24以形成存储器31的所 有列的第一行开始在行方向上以4个比特(mb个比特)为单位读取出码位，并将码位输出 给解复用器25的替换单元32(图16和图17)作为列扭曲交织后的LDPC码。然而，如果将每列首部(最上方)位置的地址用0表示并将列方向上位置的地址 用升序的整数表示，则列扭曲交织器24将最左列的写入起始位置设置为其地址为0的位 置；将第二列(自左边起)的写入起始位置设置为其地址为2的位置；将第三列的写入起始 位置设置为其地址为4的位置；将第四列的写入起始位置设置为其地址为7的位置。应当注意，对于写入起始位置为除了其地址为0的位置以外的任何其他位置的 列，在将码位向下写入到最下方的位置后，写入位置返回顶端(其地址为0的位置)，进行到 紧接写入起始位置之前的位置的向下写入。此后，进行到下一个(右边的)列的写入。通过如上所述进行这种列扭曲交织，可以防止如下这种情形对于如DVB-S. 2标 准中所规定的其码长N为64，800的所有编码率的LDPC码，连接到同一校验节点的多个变 量节点对应的多个码位作为16QAM的一个符号(包括在同一符号中)，并且作为结果，可以 改进提供擦除的通信路径中解码的性能。图23示例了 对于如DVB-S. 2标准中所规定的码长N为64，800 Wi种不同编 码率的LDPC码，列扭曲交织所需的存储器31的列数以及对于每种调制方法的写入起始位 置的地址。在倍数b为1以及此外由于例如采用QPSK作为调制方法而使得一个符号的比特 数量m为2个比特的情况下，根据图23，存储器31具有在行方向上用于存储2X 1 ( = mb) 个比特的两个列并且在列方向上存储64，800/(2X1)个比特。继而，将存储器31两个列中第一列的写入起始位置设置为其地址为0的位置，而 将第二列的写入起始位置设置为其地址为2的位置。应当注意，例如，在采用图16的第一替换方法至第三替换方法中一个替换方法作 为解复用器25 (图8)的替换处理的替换方法的情况下或者在类似的情形中，倍数b为1。在倍数b为2以及此外由于例如采用QPSK作为调制方法而使得一个符号的比特 数量m为2个比特的情况下，根据图23，存储器31具有用于在行方向上存储2X2个比特的 四个列并且在列方向上存储64，800/(2X2)个比特。继而，将存储器31四个列中第一列的写入起始位置设置为其地址为0的位置，将 第二列的写入起始位置设置为其地址为2的位置，将第三列的写入起始位置设置为其地址 为4的位置，而将第四列的写入起始位置设置为其地址为7的位置。应当注意，例如，在采用图17的第四替换方法作为解复用器25 (图8)的替换处理 的替换方法的情况下，倍数b为2。在倍数b为1以及此外由于例如采用16QAM作为调制方法而使得一个符号的比特 数量m为4个比特的情况下，根据图23，存储器31具有用于在行方向上存储4X1个比特的 四个列并且在列方向上存储64，800/(4X1)个比特。
继而，将存储器31四个列中第一列的写入起始位置设置为其地址为0的位置，将 第二列的写入起始位置设置为其地址为2的位置，将第三列的写入起始位置设置为其地址 为4的位置，而将第四列的写入起始位置设置为其地址为7的位置。在倍数b为2以及此外由于例如采用16QAM作为调制方法而使得一个符号的比特 数量m为4个比特的情况下，根据图23，存储器31具有用于在行方向上存储4X2个比特的 八个列并且在列方向上存储64，800/(4X2)个比特。继而，将存储器31八个列中第一列的写入起始位置设置为其地址为0的位置，将 第二列的写入起始位置设置为其地址为0的位置，将第三列的写入起始位置设置为其地址 为2的位置，将第四列的写入起始位置设置为其地址为4的位置，将第五列的写入起始位置 设置为其地址为4的位置，将第六列的写入起始位置设置为其地址为5的位置，将第七列的 写入起始位置设置为其地址为7的位置，而将第八列的写入起始位置设置为其地址为7的 位置。在倍数b为1以及此外由于例如采用64QAM作为调制方法而使得一个符号的比特 数量m为6个比特的情况下，根据图23，存储器31具有用于在行方向上存储6X1个比特的 六个列并且在列方向上存储64，800/(6X1)个比特。继而，将存储器31六个列中第一列的写入起始位置设置为其地址为0的位置，将 第二列的写入起始位置设置为其地址为2的位置，将第三列的写入起始位置设置为其地址 为5的位置，将第四列的写入起始位置设置为其地址为9的位置，将第五列的写入起始位置 设置为其地址为10的位置，而将第六列的写入起始位置设置为其地址为13的位置。在倍数b为2以及此外由于例如采用64QAM作为调制方法而使得一个符号的比特 数量m为6个比特的情况下，根据图23，存储器31具有用于在行方向上存储6X2个比特的 十二个列并且在列方向上存储64，800/(6X2)个比特。继而，将存储器31十二个列中第一列的写入起始位置设置为其地址为0的位置， 将第二列的写入起始位置设置为其地址为0的位置，将第三列的写入起始位置设置为其地 址为2的位置，将第四列的写入起始位置设置为其地址为2的位置，将第五列的写入起始位 置设置为其地址为3的位置，将第六列的写入起始位置设置为其地址为4的位置，将第七列 的写入起始位置设置为其地址为4的位置，将第八列的写入起始位置设置为其地址为5的 位置，将第九列的写入起始位置设置为其地址为5的位置，将第十列的写入起始位置设置 为其地址为7的位置，将第十一列的写入起始位置设置为其地址为8的位置，而将第十二列 的写入起始位置设置为其地址为9的位置。在倍数b为1以及此外由于例如采用256QAM作为调制方法而使得一个符号的比 特数量m为8个比特的情况下，根据图23，存储器31具有用于在行方向上存储8X 1个比特 的八个列并且在列方向上存储64，800/(8X1)个比特。继而，将存储器31八个列中第一列的写入起始位置设置为其地址为0的位置，将 第二列的写入起始位置设置为其地址为0的位置，将第三列的写入起始位置设置为其地址 为2的位置，将第四列的写入起始位置设置为其地址为4的位置，将第五列的写入起始位置 设置为其地址为4的位置，将第六列的写入起始位置设置为其地址为5的位置，将第七列的 写入起始位置设置为其地址为7的位置，而将第八列的写入起始位置设置为其地址为7的 位置。
在倍数b为2以及此外由于例如采用256QAM作为调制方法而使得一个符号的比 特数量m为8个比特的情况下，根据图23，存储器31具有用于在行方向上存储8X 2个比特 的十六个列并且在列方向上存储64，800/(8X2)个比特。继而，将存储器31十六个列中第一列的写入起始位置设置为其地址为0的位置， 将第二列的写入起始位置设置为其地址为2的位置，将第三列的写入起始位置设置为其地 址为2的位置，将第四列的写入起始位置设置为其地址为2的位置，将第五列的写入起始位 置设置为其地址为2的位置，将第六列的写入起始位置设置为其地址为3的位置，将第七列 的写入起始位置设置为其地址为7的位置，将第八列的写入起始位置设置为其地址为15的 位置，将第九列的写入起始位置设置为其地址为16的位置，将第十列的写入起始位置设置 为其地址为20的位置，将第十一列的写入起始位置设置为其地址为22的位置，将第十二列 的写入起始位置设置为其地址为22的位置，将第十三列的写入起始位置设置为其地址为 27的位置，将第十四列的写入起始位置设置为其地址为27的位置，将第十五列的写入起始 位置设置为其地址为28的位置，而将第十六列的写入起始位置设置为其地址为32的位置。在倍数b为1以及此外由于例如采用1024QAM作为调制方法而使得一个符号的比 特数量m为10个比特的情况下，根据图23，存储器31具有用于在行方向上存储10X1个比 特的十个列并且在列方向上存储64，800/(10X1)个比特。继而，将存储器31十个列中第一列的写入起始位置设置为其地址为0的位置，将 第二列的写入起始位置设置为其地址为3的位置，将第三列的写入起始位置设置为其地址 为6的位置，将第四列的写入起始位置设置为其地址为8的位置，将第五列的写入起始位置 设置为其地址为11的位置，将第六列的写入起始位置设置为其地址为13的位置，将第七列 的写入起始位置设置为其地址为15的位置，将第八列的写入起始位置设置为其地址为17 的位置，将第九列的写入起始位置设置为其地址为18的位置，而将第十列的写入起始位置 设置为其地址为20的位置。在倍数b为2以及此外由于例如采用1024QAM作为调制方法而使得一个符号的比 特数量m为10个比特的情况下，根据图23，存储器31在行方向上具有用于存储10X2个比 特的二十个列并且在列方向上存储64，800/(10X2)个比特。继而，将存储器31 二十个列中第一列的写入起始位置设置为其地址为0的位置， 将第二列的写入起始位置设置为其地址为1的位置，将第三列的写入起始位置设置为其地 址为3的位置，将第四列的写入起始位置设置为其地址为4的位置，将第五列的写入起始位 置设置为其地址为5的位置，将第六列的写入起始位置设置为其地址为6的位置，将第七列 的写入起始位置设置为其地址为6的位置，将第八列的写入起始位置设置为其地址为9的 位置，将第九列的写入起始位置设置为其地址为13的位置，将第十列的写入起始位置设置 为其地址为14的位置，将第十一列的写入起始位置设置为其地址为14的位置，将第十二列 的写入起始位置设置为其地址为16的位置，将第十三列的写入起始位置设置为其地址为 21的位置，将第十四列的写入起始位置设置为其地址为21的位置，将第十五列的写入起始 位置设置为其地址为23的位置，将第十六列的写入起始位置设置为其地址为25的位置，将 第十七列的写入起始位置设置为其地址为25的位置，将第十八列的写入起始位置设置为 其地址为26的位置，将第十九列的写入起始位置设置为其地址为28的位置，而将第二十列 的写入起始位置设置为其地址为30的位置。
56
在倍数b为1以及此外由于例如采用4096QAM作为调制方法而使得一个符号的比 特数量m为12个比特的情况下，根据图23，存储器31具有用于在行方向上存储12X1个比 特的十二个列并且在列方向上存储64，800/(12X1)个比特。继而，将存储器31十二个列中第一列的写入起始位置设置为其地址为0的位置， 将第二列的写入起始位置设置为其地址为0的位置，将第三列的写入起始位置设置为其地 址为2的位置，将第四列的写入起始位置设置为其地址为2的位置，将第五列的写入起始位 置设置为其地址为3的位置，将第六列的写入起始位置设置为其地址为4的位置，将第七列 的写入起始位置设置为其地址为4的位置，将第八列的写入起始位置设置为其地址为5的 位置，将第九列的写入起始位置设置为其地址为5的位置，将第十列的写入起始位置设置 为其地址为7的位置，将第十一列的写入起始位置设置为其地址为8的位置，而将第十二列 的写入起始位置设置为其地址为9的位置。在倍数b为2以及此外由于例如采用4096QAM作为调制方法而使得一个符号的比 特数量m为12个比特的情况下，根据图23，存储器31具有用于在行方向上存储12X2个比 特的二十四个列并且在列方向上存储64，800/(12X2)个比特。继而，将存储器31 二十四个列中第一列的写入起始位置设置为其地址为0的位 置，将第二列的写入起始位置设置为其地址为5的位置，将第三列的写入起始位置设置为 其地址为8的位置，将第四列的写入起始位置设置为其地址为8的位置，将第五列的写入起 始位置设置为其地址为8的位置，将第六列的写入起始位置设置为其地址为8的位置，将第 七列的写入起始位置设置为其地址为10的位置，将第八列的写入起始位置设置为其地址 为10的位置，将第九列的写入起始位置设置为其地址为10的位置，将第十列的写入起始位 置设置为其地址为12的位置，将第十一列的写入起始位置设置为其地址为13的位置，将第 十二列的写入起始位置设置为其地址为16的位置，将第十三列的写入起始位置设置为其 地址为17的位置，将第十四列的写入起始位置设置为其地址为19的位置，将第十五列的写 入起始位置设置为其地址为21的位置，将第十六列的写入起始位置设置为其地址为22的 位置，将第十七列的写入起始位置设置为其地址为23的位置，将第十八列的写入起始位置 设置为其地址为26的位置，将第十九列的写入起始位置设置为其地址为37的位置，将第 二十列的写入起始位置设置为其地址为39的位置，将第二十一列的写入起始位置设置为 其地址为40的位置，将第二十二列的写入起始位置设置为其地址为41的位置，将第二十三 列的写入起始位置设置为其地址为41的位置，而将第二十四列的写入起始位置设置为其 地址为41的位置。图24示例了 对于如DVB-S. 2标准中所规定的码长N为16，200的10种不同编码 率的LDPC码，列扭曲交织所需的存储器31的列数以及对于每种调制方法的写入起始位置 的地址。在倍数b为1以及此外由于例如采用QPSK作为调制方法而使得一个符号的比特 数量m为2个比特的情况下，根据图24，存储器31具有用于在行方向上存储2X1个比特的 两个列并且在列方向上存储16，200/(2X1)个比特。继而，将存储器31两个列中第一列的写入起始位置设置为其地址为0的位置，而 将第二列的写入起始位置设置为其地址为0的位置。在倍数b为2以及此外由于例如采用QPSK作为调制方法而使得一个符号的比特数量m为2个比特的情况下，根据图24，存储器31具有用于在行方向上存储2X2个比特的 四个列并且在列方向上存储16，200/(2X2)个比特。继而，将存储器31四个列中第一列的写入起始位置设置为其地址为0的位置，将 第二列的写入起始位置设置为其地址为2的位置，将第三列的写入起始位置设置为其地址 为3的位置，而将第四列的写入起始位置设置为其地址为3的位置。在倍数b为1以及此外由于例如采用16QAM作为调制方法而使得一个符号的比特 数量m为4个比特的情况下，根据图24，存储器31具有用于在行方向上存储4X1个比特的 四个列并且在列方向上存储16，200/(4X1)个比特。继而，将存储器31四个列中第一列的写入起始位置设置为其地址为0的位置，将 第二列的写入起始位置设置为其地址为2的位置，将第三列的写入起始位置设置为其地址 为3的位置，而将第四列的写入起始位置设置为其地址为3的位置。在倍数b为2以及此外由于例如采用16QAM作为调制方法而使得一个符号的比特 数量m为4个比特的情况下，根据图24，存储器31具有用于在行方向上存储4X2个比特的 八个列并且在列方向上存储16，200/(4X2)个比特。继而，将存储器31八个列中第一列的写入起始位置设置为其地址为0的位置，将 第二列的写入起始位置设置为其地址为0的位置，将第三列的写入起始位置设置为其地址 为0的位置，将第四列的写入起始位置设置为其地址为1的位置，将第五列的写入起始位置 设置为其地址为7的位置，将第六列的写入起始位置设置为其地址为20的位置，将第七列 的写入起始位置设置为其地址为20的位置，而将第八列的写入起始位置设置为其地址为 21的位置。在倍数b为1以及此外由于例如采用64QAM作为调制方法而使得一个符号的比特 数量m为6个比特的情况下，根据图24，存储器31具有用于在行方向上存储6X1个比特的 六个列并且在列方向上存储16，200/(6X1)个比特。继而，将存储器31六个列中第一列的写入起始位置设置为其地址为0的位置，将 第二列的写入起始位置设置为其地址为0的位置，将第三列的写入起始位置设置为其地址 为2的位置，将第四列的写入起始位置设置为其地址为3的位置，将第五列的写入起始位置 设置为其地址为7的位置，而将第六列的写入起始位置设置为其地址为7的位置。在倍数b为2以及此外由于例如采用64QAM作为调制方法而使得一个符号的比特 数量m为6个比特的情况下，根据图24，存储器31在行方向上具有用于存储6X2个比特的 十二个列并且在列方向上存储16，200/(6X2)个比特。继而，将存储器31十二个列中第一列的写入起始位置设置为其地址为0的位置， 将第二列的写入起始位置设置为其地址为0的位置，将第三列的写入起始位置设置为其地 址为0的位置，将第四列的写入起始位置设置为其地址为2的位置，将第五列的写入起始位 置设置为其地址为2的位置，将第六列的写入起始位置设置为其地址为2的位置，将第七列 的写入起始位置设置为其地址为3的位置，将第八列的写入起始位置设置为其地址为3的 位置，将第九列的写入起始位置设置为其地址为3的位置，将第十列的写入起始位置设置 为其地址为6的位置，将第十一列的写入起始位置设置为其地址为7的位置，而将第十二列 的写入起始位置设置为其地址为7的位置。在倍数b为1以及此外由于例如采用256QAM作为调制方法而使得一个符号的比
58特数量m为8个比特的情况下，根据图24，存储器31具有用于在行方向上存储8 X 1个比特 的八个列并且在列方向上存储16，200/(8X1)个比特。继而，将存储器31八个列中第一列的写入起始位置设置为其地址为0的位置，将 第二列的写入起始位置设置为其地址为0的位置，将第三列的写入起始位置设置为其地址 为0的位置，将第四列的写入起始位置设置为其地址为1的位置，将第五列的写入起始位置 设置为其地址为7的位置，将第六列的写入起始位置设置为其地址为20的位置，将第七列 的写入起始位置设置为其地址为20的位置，而将第八列的写入起始位置设置为其地址为 21的位置。在倍数b为1以及此外由于例如采用1024QAM作为调制方法而使得一个符号的比 特数量m为10个比特的情况下，根据图24，存储器31具有用于在行方向上存储10X1个比 特的十个列并且在列方向上存储16，200/(10X 1)个比特。继而，将存储器31十个列中第一列的写入起始位置设置为其地址为0的位置，将 第二列的写入起始位置设置为其地址为1的位置，将第三列的写入起始位置设置为其地址 为2的位置，将第四列的写入起始位置设置为其地址为2的位置，将第五列的写入起始位置 设置为其地址为3的位置，将第六列的写入起始位置设置为其地址为3的位置，将第七列的 写入起始位置设置为其地址为4的位置，将第八列的写入起始位置设置为其地址为4的位 置，将第九列的写入起始位置设置为其地址为5的位置，而将第十列的写入起始位置设置 为其地址为7的位置。在倍数b为2以及此外由于例如采用1024QAM作为调制方法而使得一个符号的比 特数量m为10个比特的情况下，根据图24，存储器31具有用于在行方向上存储10X2个比 特的二十个列并且在列方向上存储16，200/(10X2)个比特。继而，将存储器31 二十个列中第一列的写入起始位置设置为其地址为0的位置， 将第二列的写入起始位置设置为其地址为0的位置，将第三列的写入起始位置设置为其地 址为0的位置，将第四列的写入起始位置设置为其地址为2的位置，将第五列的写入起始位 置设置为其地址为2的位置，将第六列的写入起始位置设置为其地址为2的位置，将第七列 的写入起始位置设置为其地址为2的位置，将第八列的写入起始位置设置为其地址为2的 位置，将第九列的写入起始位置设置为其地址为5的位置，将第十列的写入起始位置设置 为其地址为5的位置，将第十一列的写入起始位置设置为其地址为5的位置，将第十二列的 写入起始位置设置为其地址为5的位置，将第十三列的写入起始位置设置为其地址为5的 位置，将第十四列的写入起始位置设置为其地址为7的位置，将第十五列的写入起始位置 设置为其地址为7的位置，将第十六列的写入起始位置设置为其地址为7的位置，将第十七 列的写入起始位置设置为其地址为7的位置，将第十八列的写入起始位置设置为其地址为 8的位置，将第十九列的写入起始位置设置为其地址为8的位置，而将第二十列的写入起始 位置设置为其地址为10的位置。在倍数b为1以及此外由于例如采用4096QAM作为调制方法而使得一个符号的比 特数量m为12个比特的情况下，根据图24，存储器31具有用于在行方向上存储12 X 1个比 特的十二个列并且在列方向上存储16，200/(12X1)个比特。继而，将存储器31十二个列中第一列的写入起始位置设置为其地址为0的位置， 将第二列的写入起始位置设置为其地址为0的位置，将第三列的写入起始位置设置为其地址为0的位置，将第四列的写入起始位置设置为其地址为2的位置，将第五列的写入起始位 置设置为其地址为2的位置，将第六列的写入起始位置设置为其地址为2的位置，将第七列 的写入起始位置设置为其地址为3的位置，将第八列的写入起始位置设置为其地址为3的 位置，将第九列的写入起始位置设置为其地址为3的位置，将第十列的写入起始位置设置 为其地址为6的位置，将第十一列的写入起始位置设置为其地址为7的位置，而将第十二列 的写入起始位置设置为其地址为7的位置。在倍数b为2以及此外由于例如采用4096QAM作为调制方法而使得一个符号的比 特数量m为12个比特的情况下，根据图24，存储器31具有用于在行方向上存储12 X 2个比 特的二十四个列并且在列方向上存储16，200/(12X2)个比特。继而，将存储器31 二十四个列中第一列的写入起始位置设置为其地址为0的位 置，将第二列的写入起始位置设置为其地址为0的位置，将第三列的写入起始位置设置为 其地址为0的位置，将第四列的写入起始位置设置为其地址为0的位置，将第五列的写入起 始位置设置为其地址为0的位置，将第六列的写入起始位置设置为其地址为0的位置，将第 七列的写入起始位置设置为其地址为0的位置，将第八列的写入起始位置设置为其地址为 1的位置，将第九列的写入起始位置设置为其地址为1的位置，将第十列的写入起始位置设 置为其地址为1的位置，将第十一列的写入起始位置设置为其地址为2的位置，将第十二 列的写入起始位置设置为其地址为2的位置，将第十三列的写入起始位置设置为其地址为 2的位置，将第十四列的写入起始位置设置为其地址为3的位置，将第十五列的写入起始位 置设置为其地址为7的位置，将第十六列的写入起始位置设置为其地址为9的位置，将第 十七列的写入起始位置设置为其地址为9的位置，将第十八列的写入起始位置设置为其地 址为9的位置，将第十九列的写入起始位置设置为其地址为10的位置，将第二十列的写入 起始位置设置为其地址为10的位置，将第二十一列的写入起始位置设置为其地址为10的 位置，将第二十二列的写入起始位置设置为其地址为10的位置，将第二十三列的写入起始 位置设置为其地址为10的位置，而将第二十四列的写入起始位置设置为其地址为11的位 置。现在，参照图25的流程图对通过图8的发送设备11进行的发送处理进行描述。LDPC编码单元21等待向其提供对象数据，并在步骤SlOl将对象数据编码成LDPC 码并将LDPC码提供给比特交织器22。之后，处理前往步骤S102。在步骤S102，比特交织器22对来自LDPC编码单元21的LDPC码进行比特交织并 向映射单元26提供如下这种符号其中，交织后的LDPC码被符号化。之后，处理前往步骤 S103。具体地，在步骤S102，比特交织器22中的奇偶交织器23对来自LDPC编码单元21 的LDPC码进行奇偶交织并将奇偶交织后的LDPC码提供给列扭曲交织器24。列扭曲交织器24对来自奇偶交织器23的LDPC码进行列扭曲交织并将列扭曲交 织的结果提供给解复用器25。解复用器25进行如下这种替换处理替换通过列扭曲交织器24进行列扭曲交织 后LDPC码的码位并将替换后的码位转换成符号的符号位(代表符号的比特)。此处，通过解复用器25进行的替换处理可以按照上文中参照图16和图17所述的 第一替换方法至第四替换方法进行，并且此外，可以按照分配规则进行。分配规则是用于将LDPC码的码位分配给代表符号的符号位的规则，并且分配规则的细节在下文中进行描述。通过解复用器25进行的替换处理得到的符号从解复用器25提供给映射单元26。在步骤S103，映射单元26将来自解复用器25的符号映射到通过正交调制单元27 进行正交调制的调制方法定义的信号点，并将映射后的符号提供给正交调制单元27。随后， 处理前往步骤S104。在步骤S104，正交调制单元27按照来自映射单元26的信号点对载波进行正交调 制。随后，处理前往步骤S105，在该步骤，作为正交调制结果发送所得到的调制信号，之后，
处理结束。 应当注意，图25的发送处理通过传递线路重复进行。通过如上所述进行奇偶交织和列扭曲交织，在作为一个符号发送LDPC码的多个 码位的情况下，可以改进对擦除或突发差错的容限。此处，虽然在图8中，奇偶交织器23(用于进行奇偶交织的元件)和列扭曲交织器 24(用于进行列扭曲交织的元件)彼此分立地配置以便于描述，但奇偶交织器23和列扭曲 交织器24也可以相互配置成一个整体。具体地，奇偶交织和列扭曲交织均可以通过将码位写入到存储器中以及从存储器 读取出码位来进行，并且，均可以用如下这种矩阵表示用于把要将码位写入到其中的地址 (写入地址)转化成要从其读取出码位的地址(读出地址)。因此，在预先确定了通过将代表奇偶交织的矩阵和代表列扭曲交织的矩阵相乘得 到的矩阵的情况下，则，如果该矩阵被用来转换码位，则可以得到进行奇偶交织随后奇偶交 织后的LDPC码被列扭曲交织时的结果。进一步地，除了奇偶交织器23和列扭曲交织器24，解复用器25也可以配置成一个 整体。具体地，通过解复用器25进行的替换处理也可以用如下这种矩阵表示用于将用 以存储LDPC码的存储器31的写入地址转换成读取地址。因此，如果预先确定了通过将代表奇偶交织的矩阵、代表列扭曲交织的另一矩阵 以及代表替换处理的又一矩阵相乘得到的矩阵，则可以通过确定的矩阵统一进行奇偶交 织、列扭曲交织和替换处理。应当注意，可以只进行奇偶交织和列扭曲交织中的一个，或者一个也不进行。现在，参照图26至图28描述对于图8的发送设备11进行的、用于测量差错率(误 比特率)的仿真。采用具有其D/U为0 dB的颤动的通信路径进行仿真。图26示出了仿真中采用的通信路径的模型。具体地，图26的A示出了仿真中采用的颤动的模型。同时，图26的B示出了具有图26的A的模型所表示的颤动的通信路径的模型。应当注意，在图26的B中，H表示图26的A的颤动的模型。进一步地，在图26的 B中，N表示ICI (载波间干扰)，并且在仿真中，通过AWGN逼近功率的预期值E [N2]。图27和图28示例了通过仿真得到的差错率与颤动的多普勒频率fd之间的关系。应当注意，图27示例了在如下这种情况下差错率与多普勒频率fd之间的关系 其中，调制方法为16QAM，而编码率(r)为(3/4)，并且此外，替换方法为第一替换方法。同
61时，图28示例了在如下这种情况下差错率与多普勒频率fd之间的关系其中，调制方法为 64QAM，而编码率(r)为(5/6)，并且此外，替换方法为第一替换方法。进一步地，在图27和图28中，粗线曲线指示出了在奇偶交织、列扭曲交织和替换 处理全部都进行的情况下，差错率与多普勒频率fd之间的关系，而细线曲线指示出了在只 进行奇偶交织、列扭曲交织和替换处理之中的替换处理的情况下，差错率与多普勒频率fd 之间的关系。在图27以及图28中，可以认识到较之只进行替换处理的情况，在奇偶交织、列扭 曲交织和替换处理全部都进行的情况下，差错率得以改进(减小)。现在，进一步对图8的LDPC编码单元21进行描述。如参照图11所述，在DVB-S. 2标准中，规定了 64，800比特和16，200比特两种不 同码长N的LDPC编码。并且，对于其码长N为64，800比特的LDPC码，规定了 11种编码率1/4、1/3、2/5、 1/2、3/5、2/3、3/4、4/5、5/6、8/9 和 9/10，而对于其码长 N 为 16，200 比特的 LDPC 码，规定了 10 种编码率 1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6 和 8/9 (图 11 的 B)。LDPC编码单元21按照为每种码长N以及为每种编码率配备的校验矩阵H，进行到 其码长N为64，800比特或16，200比特的不同编码率的LDPC码的编码(纠错编码)。图29示出了图8的LDPC编码单元21的配置的实例。LDPC编码单元21包括编码处理元件601和存储元件602。编码处理元件601包括编码率设置部件611、初始值表读出部件612、校验矩阵产 生部件613、信息比特读出部件614、编码奇偶数学运算部件615、以及控制部件616，并对提 供给LDPC编码单元21的对象数据进行LDPC编码并将所得到的LDPC码作为LDPC编码结 果提供给比特交织器22。具体地，编码率设置部件611例如响应于操作员的操作为LDPC码设置码长N和编码率。初始值表读出部件612从存储元件602读取出与通过编码率设置部件611设置的 码长N和编码率相对应的校验矩阵初始值表(在下文中描述)。校验矩阵产生部件613基于通过初始值表读出部件612读取出的校验矩阵初始值 表，将信息矩阵Ha (对应于与通过编码率设置部件611设置的码长N和编码率相对应的信 息长度K(=码长N-奇偶长度M))的值为1的元素在列方向上置于360个列(循环结构的 单位列数P)的周期中，以产生校验矩阵H ；并将校验矩阵H存储到存储元件602中。信息比特读出部件614从提供给LDPC编码单元21的对象数据读取出(提取)针 对信息长度K的信息比特。编码奇偶数学运算部件615从存储元件602读取出通过校验矩阵产生部件613产 生的校验矩阵H，并按照预定表达式计算通过信息比特读出部件614读取出的信息比特对 应的奇偶位以产生码字(LDPC码)。控制部件616对构建编码处理元件601的部件进行控制。在存储元件602中，存储对于64，800比特和16，200比特两种码长N各自而言分别 对应于图11中所示例的多种编码率的多个校验矩阵初始值表等。进一步地，存储元件602 临时存储编码处理元件601的处理所需的数据。
图30是示例了通过图29的接收设备12进行的接收处理的流程图。在步骤S201，编码率设置部件611确定(设置)用于进行LDPC编码的码长N和编 码率r。在步骤S202，初始值表读出部件612从存储元件602读取出与通过编码率设置部 件611设置的码长N和编码率r相对应的预定校验矩阵初始值表。在步骤S203，校验矩阵产生部件613使用通过初始值表读出部件612从存储元件 602读取出的校验矩阵初始值表，确定(产生)针对如下这种LDPC码的校验矩阵H:具有通 过编码率设置部件611确定的码长N和编码率r ；并将校验矩阵H提供给存储元件602以 进行存储。在步骤S204，信息比特读出部件614从提供给LDPC编码单元21的对象数据之中 读取出与通过编码率设置部件611确定的码长N和编码率r相对应的信息长度K( = NXr) 的信息比特，并将信息比特和校验矩阵H提供给编码奇偶数学运算部件615。在步骤S205，编码奇偶数学运算部件615连续对满足表达式(8)的码字c的奇偶 位进行数学运算。Hct = 0. . . (8)在表达式(8)中，c表明作为码字(LDPC^g)的行向量，而cT表明行向量c的转置。此处，如上所述，在如下这种情况下在作为LDPC码(一个码字)的行向量c内， 将信息比特对应的部分用行向量A表示，并且将奇偶位对应的部分用行向量T表示；根据作 为信息比特的行向量A以及作为奇偶位的行向量T，行向量c可以用表达式c = [A|T]表
7J\ ο校验矩阵H以及作为LDPC码的行向量C= [A|T]需要满足表达式HCt = 0，并且 在校验矩阵H= [Ha I Ht]的奇偶矩阵Ht具有图10中所示阶梯状结构的情况下，可以通过如 下方式按顺序确定用于配置满足表达式Hct = O的行向量C= [Α|Τ]的行向量Τ(作为奇 偶位)以表达式Hct = 0中列向量HCt的第一行中的元素开始，按次序将每个行的元素设
置成零。如果编码奇偶数学运算部件615确定了针对信息比特A的奇偶位Τ，则它输出信息 比特A和奇偶位T所表示的码字c = [Α|Τ]作为信息比特A的LDPC编码结果。应当注意，码字c有64，800个比特或16，200个比特。之后，在步骤S206，控制部件616判断是否应当结束LDPC编码。如果在步骤S206 判定不应当结束LDPC编码，即，例如，如果剩余有要进行LDPC编码的对象数据，则处理返回 步骤S201，并且之后，重复步骤S201至步骤S206的处理。另一方面，如果在步骤S206判定应当结束LDPC编码，即，例如，如果不剩余要进行 LDPC编码的对象数据，则LDPC编码单元21结束处理。如上所述，配备了码长N和编码率r所对应的校验矩阵初始值表，并且LDPC编码 单元21使用根据预定码长N和编码率r所对应的校验矩阵初始值表产生的校验矩阵H对 预定码长N和编码率r来进行LDPC编码。每个校验矩阵初始值表是如下这种表表示与校验矩阵H的LDPC码(通过校验矩 阵H定义的LDPC码)的码长N和编码率r相对应的信息长度K所对应的信息矩阵Ha的值
63为1的元素对于每360列(周期性结构的单位列数P)的位置；并且，是预先针对每个码长 N和每个编码率r为校验矩阵H产生的。图31至图58示例了 DVB-S. 2标准中规定的校验矩阵初始值表中的一些校验矩阵 初始值表。具体地，图31示出了对于码长N为16，200比特且编码率r为2/3并且在DVB-S. 2 标准中规定的校验矩阵H的校验矩阵初始值表。图32至图34示出了对于码长N为64，800比特且编码率r为2/3并且在DVB-S. 2 标准中规定的校验矩阵H的校验矩阵初始值表。应当注意，图33是接图32的视图，图34是接图33的视图。图35示出了对于码长N为16，200比特且编码率r为3/4并且在DVB-S. 2标准中 规定的校验矩阵H的校验矩阵初始值表。图36至图39示出了对于码长N为64，800比特且编码率r为3/4并且在DVB-S. 2 标准中规定的校验矩阵H的校验矩阵初始值表。应当注意，图37是接图36的视图，而图38是接图37的视图。进一步地，图39是 接图38的视图。图40示出了对于码长N为16，200比特且编码率r为4/5并且在DVB-S. 2标准中 规定的校验矩阵H的校验矩阵初始值表。图41至图44示出了对于码长N为64，800比特且编码率r为4/5并且在DVB-S. 2 标准中规定的校验矩阵H的校验矩阵初始值表。应当注意，图42是接图41的视图，而图43是接图42的视图。进一步地，图44是 接图43的视图。图45示出了对于码长N为16，200比特且编码率r为5/6并且在DVB-S. 2标准中 规定的校验矩阵H的校验矩阵初始值表。图46至图49示出了对于码长N为64，800比特且编码率r为5/6并且在DVB-S. 2 标准中规定的校验矩阵H的校验矩阵初始值表。应当注意，图47是接图46的视图，而图48是接图47的视图。进一步地，图49是 接图48的视图。图50示出了对于码长N为16，200比特且编码率r为8/9并且在DVB-S. 2标准中 规定的校验矩阵H的校验矩阵初始值表。图51至图54示出了对于码长N为64，800比特且编码率r为8/9并且在DVB-S. 2 标准中规定的校验矩阵H的校验矩阵初始值表。应当注意，图52是接图51的视图，而图53是接图52的视图。进一步地，图54是 接图53的视图。图55至图58示出了对于码长N为64，800比特且编码率r为9/10并且在DVB-S. 2 标准中规定的校验矩阵H的校验矩阵初始值表。应当注意，图56是接图55的视图，而图57是接图56的视图。进一步地，图58是 接图57的视图。校验矩阵产生部件613 (图29)使用校验矩阵初始值表以如下方式确定校验矩阵 H0
具体地，图59示例了用于根据校验矩阵初始值表确定校验矩阵H的方法。应当注意，图59的校验矩阵初始值表指示出了对于图31中所示码长N为16，200 比特且编码率r为2/3并且在DVB-S. 2标准中规定的校验矩阵H的校验矩阵初始值表。如上所述，校验矩阵初始值表是如下这种表表示与LDPC码的码长N和编码率 r相对应的信息长度K所对应的信息矩阵Ha(图9)的值为1的元素对于每360列(对 于循环结构的每单位列数P)的位置；并且在校验矩阵初始值表的第一行中，校验矩阵 H第l+360X(i-l)列中值为1的元素的行号(校验矩阵H第一行的行号为0)等于第 1+360X (i-1)列的列重数。此处，由于如图19中所示例地确定了奇偶长度M对应的校验矩阵H的奇偶矩阵 Ht (图9)，所以根据校验矩阵初始值表，信息长度K对应的校验矩阵H的信息矩阵Ha (图9)
得以确定。校验矩阵初始值表的行数k+Ι根据信息长度K而不同。校验矩阵初始值表的行数k+Ι和信息长度K满足表达式(9)给出的关系。K = (k+1) X 360. . . (9)此处，表达式(9)中的360为参照图20所述循环结构的单位列数P。在图59的校验矩阵初始值表中，在第一行至第三行中列出了 13个数值，在第四行 至第k+Ι行(在图59中为第30行)中列出了三个数值。因此，根据图59的校验矩阵初始值表确定的校验矩阵H中的列重数在第一行至第 1+360X (3-1)-1行中为13而在第1+360X (3_1)行至第K行中为3。图59的校验矩阵初始值表的第一行包括0、2084、1613、1548、1286、1460、3196、 4297、2481、3369、3451、4620和2622，这表明在校验矩阵H的第一列中，行号为0、2084、 1613、1548、1286、1460、3196、4297、2481、3369、3451、4620 和 2622 的行中元素的值为 1(此 外，其他元素的值为0)。同时，图59的校验矩阵初始值表的第二行包括1、122、1516、3448、2880、1407、 1847、3799、3529、373、971、4358 和 3108，这表明在校验矩阵 H 的第 361 ( = 1+360 X (2-1)) 列中，行号为 1、122、1546、3448、2880、1407、1847、3799、3529、373、971、4358 和 3108 的行中 元素的值为1。如以上所给出的，校验矩阵初始值表表示校验矩阵H的信息矩阵Ha值为1的元素 对于每360个列的位置。校验矩阵H除了第1+360X (i-Ι)列以外的每个列(即，从第2+360X (i-Ι)列至 第360Xi列中的每个列)包括通过如下方式得到的值为1的元素按照奇偶长度M将第 1+360X (i-Ι)列的值为1的元素(取决于校验矩阵初始值表)周期性地在向下方向上(在 列的向下方向上)循环地移位。具体地，例如，第2+360X (i-Ι)列是通过如下方式得到的列将第1+360X (i-1) 列在向下方向上循环地移位Μ/360 ( = q)；而接下来的第3+360X (i-Ι)列是通过如下方式 得到的列将第1+360X (i-Ι)列在向下方向上循环地移位2XM/360( = 2Xq)并随后将循 环移位后的列(第2+360X(i_l)列)在向下方向上循环地移位M/360( = q)。现在，如果假设校验矩阵初始值表第i行(自上方起第i行)第j列(自左边起 第j列)中的数值用表示，而校验矩阵H第w列中值为1的第j个元素的行号用表示，则第w列(校验矩阵H除了第l+360X(i_l)列以外的列)中值为1的元素的行号可以 按照表达式(10)确定。Hw_j = mod Ihi, ,mod ((w-1)，P) X q，Μ}…(10)此处，mod(X，y)是指χ除以y时的余数。同时，P是上文中所述循环结构的列的单位数量，并且，如上所述在例如DVB-S. 2 标准中为360。进一步地，q为通过将奇偶长度M除以循环结构的单位列数P( = 360)得到 的值M/360。校验矩阵产生部件613(图29)指定了来自校验矩阵初始值表的校验矩阵H第 1+360X (i-1)列中值为1的元素的行号。进一步地，校验矩阵产生部件613 (图29)按照表达式(10)确定第w列(校验矩 阵H除了第l+360X(i-l)列以外的列)中值为1的元素的行号H .，并产生如下这种校验 矩阵H:其中，如上所得到行号的元素的值为1。顺带提及，已知具有DVB-S. 2标准中所规定编码率2/3的LDPC码，其差错平底较 之其他编码率而言较差(较高)。此处，出现如下这种现象(差错平底现象)随着SZiN(EsZX)变高，差错率(BER) 的下降变得缓和并且差错率停止其下降；并且下降停止时的差错率为差错平底。如果差错平底变高，则通常，通信路径13(图7)中的容错度下降，并且因此，期望 采取用于改进容错度的对策。作为用于改进容错度的对策，例如，可以是通过解复用器25(图8)进行的替换处理。在替换处理中，作为用于替换LDPC码的码位的方法，例如，可以是上文中所述的 第一替换方法至第四替换方法。然而，需要提出较之已经提出的方法(包括第一替换方法 至第四替换方法)而言容错度得以进一步改进的方法。因此，解复用器25(图8)被配置成使得它可以按照如上文中参照图25所述的分 配规则进行替换处理。以下，在对按照分配规则的替换处理进行描述之前，对通过已经提出的替换方法 (在下文中称为已有方法)进行的替换处理进行描述。参照图60和图61对通过解复用器25进行的替换处理进行描述，假定该替换处理 按照已有方法进行。图60示出了在LDPC码为码长N为64，800比特并且编码率为3/5的LDPC码的情 况下已有方法的替换处理的实例。具体地，图60的A示例了在如下这种情况下已有方法的替换方法的实例LDPC码 为码长N为64，800比特并且编码率为3/5的LDPC码，此外，调制方法为16QAM并且倍数b 为2。在调制方法为16QAM的情况下，将码位之中的4( = m)个比特作为一个符号映射 到16QAM规定的16个信号点中的一些信号点。进一步地，在码长N为64，800比特并且倍数b为2的情况下，解复用器25的存储 器31(图16和图17)在行方向上具有用于存储4X2( = mb)个比特的八个列并且在列方 向上存储64，800/(4 X 2)个比特。[1015]在解复用器25中，当在存储器31的列方向上写入LDPC码的码位并且64，800个 码位(一个码字)的写入结束时，写入存储器31中的码位在行方向上以4X2( = mb)个比 特为单位被读取出并提供给替换单元32 (图16和图17)。例如，替换单元32替换从存储器31读取出的4X2 ( = mb)个码位bQ、b:、b2、b3、 b4、b5、b6和b7，以使得如图60的A中所见，将4X 2 ( = mb)个码位bQ至b7分配给连续两 个( = b)符号的4X2( = mb)个符号位 丫^^^^^ 和y7。具体地，替换单元32进行如下这种替换将码位k分配给符号位y7，将码位h分配给符号位yi，将码位b2分配给符号位y4，将码位b3分配给符号位y2，将码位b4分配给符号位y5，将码位b5分配给符号位y3，将码位b6分配给符号位y6，以及将码位b7分配给符号位y。。具体地，图60的B示例了在如下这种情况下已有方法的替换方法的实例LDPC码 为码长N为64，800比特并且编码率为3/5的LDPC码，此外，调制方法为64QAM并且倍数b 为2。在调制方法为64QAM的情况下，将码位之中的6 ( = m)个比特作为一个符号映射 到64QAM规定的64个信号点中的一些信号点。进一步地，在码长N为64，800比特并且倍数b为2的情况下，解复用器25的存储 器31(图16和图17)在行方向上具有用于存储6X2 ( = mb)个比特的12个列并且在列方 向上存储64，800/(6X2)个比特。在解复用器25中，当在存储器31的列方向上写入LDPC码的码位并且64，800个 码位(一个码字)的写入结束时，写入存储器31中的码位在行方向上以6X2( = mb)个比 特为单位被读取出并提供给替换单元32 (图16和图17)。例如，替换单元32替换从存储器31读取出的6X2 ( = mb)个码位h、b:、b2、b3、 ‘、‘^‘！^和！^，以使得如图60的B中所见，将6X2( = mb)个码位bQ至bn 分配给连续两个( = b)符号的6X2( = mb)个符号位 …^……^^…、 “…。 禾口 yn°具体地，替换单元32进行如下这种替换将码位bQ分配给符号位yn，将码位h分配给符号位y7，将码位b2分配给符号位y3，将码位b3分配给符号位yi。，将码位b4分配给符号位y6，将码位b5分配给符号位y2，将码位b6分配给符号位y9，将码位b7分配给符号位y5，
67[1040]将码位b8分配给符号位将码位b9分配给符号位y8，将码位b1Q分配给符号位y4，以及将码位bn分配给符号位y。。具体地，图60的C示例了在如下这种情况下已有方法的替换方法的实例LDPC码 为码长N为64，800比特并且编码率为3/5的LDPC码，此外，调制方法为256QAM并且倍数 b为2。在调制方法为256QAM的情况下，将码位之中的8 ( = m)个比特作为一个符号映射 到256QAM规定的256个信号点中的一些信号点。进一步地，在码长N为64，800比特并且倍数b为2的情况下，解复用器25的存储 器31(图16和图17)在行方向上具有用于存储8X2 ( = mb)个比特的16个列并且在列方 向上存储64，800/(8 X 2)个比特。在解复用器25中，当在存储器31的列方向上写入LDPC码的码位并且64，800个 码位(一个码字)的写入结束时，写入存储器31中的码位在行方向上以8X2( = mb)个比 特为单位被读取出并提供给替换单元32 (图16和图17)。例如，替换单元32替换从存储器31读取出的8X2 ( = mb)个码位bQ、bp b2、b3、 b4、b5、b6、b7、b8、b9、b1(1、bn、b12、b13、b14 和 b15，以使得如图 60 的 C 中所见，将 8 X 2 ( = mb) 个码位bQ至b15分配给连续两个(=b)符号的8X2( = mb)个符号位仏^^^^^、 y6> y7> y8> y9> Υιο> Υιι>Υι2> Yi3> in 和 yi5°
1049]具体地，替换单元32进行如下这种替换1050]将码位k分配给符号位y15，1051]将码位h分配给符号位y1;1052]将码位b2分配给符号位y13，1053]将码位b3分配给符号位y3，1054]将码位b4分配给符号位y8，1055]将码位b5分配给符号位yn，1056]将码位b6分配给符号位y9，1057]将码位b7分配给符号位y5，1058]将码位b8分配给符号位y1(l，1059]将码位b9分配给符号位y6，1060]将码位b1(l分配给符号位y4，1061]将码位bn分配给符号位y7，1062]将码位b12分配给符号位y12，1063]将码位b13分配给符号位y2，1064]将码位b14分配给符号位y14，以及1065]将码位b15分配给符号位％。1066]图61示出了在LDPC码为码长N为16，200比特并且编码率为3/5的LDPC码的情
况下已有方法的替换处理的实例。 具体地，图61的A示例了在如下这种情况下已有方法的替换方法的实例LDPC码
68为码长N为16，200比特并且编码率为3/5的LDPC码，此外，调制方法为16QAM并且倍数b 为2。在调制方法为16QAM的情况下，将码位之中的4( = m)个比特作为一个符号映射 到16QAM规定的16个信号点中的一些信号点。进一步地，在码长N为16，200比特并且倍数b为2的情况下，解复用器25的存储 器31(图16和图17)在行方向上具有用于存储4X2( = mb)个比特的八个列并且在列方 向上存储16，200/(4X2)个比特。在解复用器25中，当在存储器31的列方向上写入LDPC码的码位并且16，200个 码位(一个码字)的写入结束时，写入存储器31中的码位在行方向上以4X2( = mb)个比 特为单位被读取出并提供给替换单元32 (图16和图17)。例如，替换单元32替换从存储器31读取出的4X2 ( = mb)个码位bQ、b:、b2、b3、 b4、b5、b6和b7，以使得如图61的A中所见，将4X2( = mb)个码位bQ至b7分配给连续两 个( = b)符号的4X2( = mb)个符号位 丫^^^^^ 和y7。具体地，替换单元32如上述图60的A情形中一样进行用于将码位bQ至b7分配给 符号位％至力的替换。具体地，图61的B示例了在如下这种情况下已有方法的替换方法的实例LDPC码 为码长N为16，200比特并且编码率为3/5的LDPC码，此外，调制方法为64QAM并且倍数b 为2。在调制方法为64QAM的情况下，将码位之中的6 ( = m)个比特作为一个符号映射 到64QAM规定的64个信号点中的一些信号点。进一步地，在码长N为16，200比特并且倍数b为2的情况下，解复用器25的存储 器31(图16和图17)在行方向上具有用于存储6X2 ( = mb)个比特的12个列并且在列方 向上存储16，200/(6X2)个比特。在解复用器25中，当在存储器31的列方向上写入LDPC码的码位并且16，200个 码位(一个码字)的写入结束时，写入存储器31中的码位在行方向上以6X2( = mb)个比 特为单位被读取出并提供给替换单元32 (图16和图17)。例如，替换单元32替换从存储器31读取出的6X2 ( = mb)个码位bQ、b:、b2、b3、 ‘、‘^‘！^和！^，以使得如图61的B中所见，将6X2( = mb)个码位bQ至bn 分配给连续两个(=b)符号的6X 2 ( = mb)个符号位yQ、n y3、y4、y5、y6、y7、y8、y9、y10 禾口 yn°具体地，替换单元32如上述图60的B情形中一样进行用于将码位bQ至bn分配 给符号位％至的替换。具体地，图61的C示例了在如下这种情况下已有方法的替换方法的实例LDPC码 为码长N为16，200比特并且编码率为3/5的LDPC码，此外，调制方法为256QAM并且倍数 b为1。在调制方法为256QAM的情况下，将码位之中的8 ( = m)个比特作为一个符号映射 到256QAM规定的256个信号点中的一些信号点。进一步地，在码长N为16，200比特并且倍数b为1的情况下，解复用器25的存储 器31 (图16和图17)在行方向上具有用于存储8X 1 ( = mb)个比特的8个列并且在列方向上存储16，200/(8X1)个比特。在解复用器25中，当在存储器31的列方向上写入LDPC码的码位并且16，200个 码位(一个码字)的写入结束时，写入存储器31中的码位在行方向上以8X 1 ( = mb)个比 特为单位被读取出并提供给替换单元32 (图16和图17)。例如，替换单元32替换从存储器31读取出的8X 1 ( = mb)个码位bQ、b^ b2、b3、 b4、b5、b6和b7，以使得如图61的C中所见，将8X 1 ( = mb)个码位bQ至b7分配给连续一 个( = b)符号的8Xl( = mb)个符号位 丫^^^^^ 和y7。具体地，替换单元32进行如下这种替换将码位bQ分配给符号位y7，将码位Id1分配给符号位y3，将码位b2分配给符号位将码位b3分配给符号位y5，将码位b4分配给符号位y2，将码位b5分配给符号位y6，将码位b6分配给符号位y4，以及将码位b7分配给符号位y。。现在，对按照分配规则的替换处理(在下文中也称为按照新替换方法的替换处 理)进行描述。图62至图64是示例了新替换方法的视图。在新替换方法中，解复用器25的替换单元32按照预先确定的分配规则进行对mb 个码位的替换。分配规则是用于将LDPC码的码位分配给符号位的规则。在分配规则中，规定了码 位的码位组与分配了该码位组码位的符号位的符号位组的组合的组集合以及组集合的码 位组和符号位组的码位和符号位的比特数量(在下文中也称为组比特数量)。此处，如上所述，码位之间的差错概率不同，以及此外，符号位之间的差错概率不 同。码位组是如下这种组按照差错概率将码位分组到其中，以及符号位组是如下这种组 按照差错概率将符号位分组到其中。图62示例了在如下这种情况下的码位组和符号位组LDPC码为码长N为64，800 比特并且编码率为2/3的LDPC码，此外，调制方法为256QAM并且倍数b为2。在此情况下，按照差错概率的不同，如图62的A中所见，可以将从存储器31读取 出的8 X 2 ( = mb)个码位bQ至b15分组到五个码位组Gb^ Gb2、Gb3> Gb4和Gb5。此处，码位组Gbi是如下这种组其中，其后缀i的值越小，属于码位组Gbi的码位 的差错概率越好(越低)。在图62的A中，码位bQ属于码位组Gb1 ；码位bi属于码位组Gb2 ；码位b2至b9属 于码位组Gb3 ；码位b1(1属于码位组Gb4 ；以及码位bn至b15属于码位组Gb5。在调制方法为256QAM并且倍数b为2的情况下，按照差错概率的不同，如图62的 B中所见，可以将8X2 ( = mb)个符号位％至y15分组到四个符号位组Gyi、Gy2、Gy3和Gy4。此处，符号位组Gyi是如下这种组其中，与码位组类似，其后缀i的值越小，属于 符号位组Gyi的符号位的差错概率越好。
70[1104]在图62的B中，符号位y0、Y1 > y8和y9属于符号位组Gy1 ；符号位y2、y3、y10和yn 属于符号位组Gy2 ；符号位y4、y5、y12和y13属于符号位组Gy3 ；以及符号位y6、y7、y14和y15属 于符号位组Gy4。图63示例了在如下这种情况下的分配规则LDPC码为码长N为64，800比特并且 编码率为2/3的LDPC码，此外，调制方法为256QAM并且倍数b为2。在图63的分配规则中，将码位组Gb1和符号位组Gy4的组合作为一个组集合定义 成自图63的左边起的第一个。进一步地，规定组集合的组比特数量为1个比特。在以下描述中，组集合以及组集合的组比特数量统称为组集合信息。例如，将码位 组Gb1和符号位组Gy4的组集合以及作为该组集合的组比特数量的1个比特描述成组集合 信息(Gb1, Gy4,1)。在图63的分配规则中，除了组集合信息(Gb1, Gy4,1)，还规定了组集合信息(Gb2, Gy4,1)、(Gb3, Gy1, 3)、(Gb3, Gy2,1)、(Gb3, Gy3, 2)、(Gb3, Gy4, 2)、(Gb4, Gy3,1)、(Gb5, Gy1,1)、 (Gb5, Gy2, 3)禾口(Gb5，Gy3,1)。例如，组集合信息(Gb1, Gy4,1)是指将属于码位组Gb1的一个码位分配给属于符号 位组Gy4W—个符号位。因此，根据图63的分配规则，规定了 根据组集合信息(Gb1, Gy4,1)，将差错概率最好的码位组Gb1的一个码位分配给差 错概率第四好的符号位组Gy4的一个符号位，根据组集合信息(Gb2，Gy4,1)，将差错概率第二好的码位组Gb 差错概率第四好的符号位组Gy4的一个符号位，根据组集合信息(Gb3，Gy1, 3)，将差错概率第三好的码位组Gb 差错概率最好的符号位组Gy1的三个符号位，根据组集合信息(Gb3，Gy2,1)，将差错概率第三好的码位组Gb 差错概率第二好的符号位组Gy2的一个符号位，根据组集合信息(Gb3，Gy3, 2)，将差错概率第三好的码位组Gb 差错概率第三好的符号位组Gy3的两个符号位，根据组集合信息(Gb3，Gy4, 2)，将差错概率第三好的码位组Gb 差错概率第四好的符号位组Gy4的两个符号位，根据组集合信息(Gb4，Gy3,1)，将差错概率第四好的码位组Gb 差错概率第三好的符号位组Gy3的一个符号位，根据组集合信息(Gb5，Gy1,1)，将差错概率第五好的码位组Gb 差错概率最好的符号位组Gy1的一个符号位，根据组集合信息(Gb5，Gy2, 3)，将差错概率第五好的码位组Gb 差错概率第二好的符号位组Gy2的三个符号位，以及根据组集合信息(Gb5，Gy3,1)，将差错概率第五好的码位组Gb 差错概率第三好的符号位组Gy3的一个符号位。如上所述，码位组是如下这种组按照差错概率将码位分组到其中，以及符号位组 是如下这种组按照差错概率将符号位分组到其中。因此，还可以考虑分配规则规定码位 的差错概率与分配了码位的符号位的差错概率的组合。
2的一个码位分配给 3的三个码位分配给 3的一个码位分配给 3的两个码位分配给 3的两个码位分配给 4的一个码位分配给 5的一个码位分配给 5的三个码位分配给 5的一个码位分配给[1122]以此方式，确定规定了码位的差错概率与分配了码位的符号位的差错概率的组合 的分配规则，以使得容错度(对噪声的容限)较好，例如，通过其中，测量BER等的仿真。应当注意，即使某个码位组的码位的分配目标在同一符号位组的比特之中改变， 容错度也不(很少)因此而受影响。因此，为了改进容错度，应当将使得包括差错底值的BER(误比特率)降低的组集 合信息(具体地，码位的码位组与要分配该码位组码位的符号位的符号位组的组合(组集 合)，以及，组集合的码位组和符号位组的码位以及符号位的比特数量(组比特数量))定义 成分配规则，以及应当进行对码位的替换以使得将码位按照分配规则分配给符号位。然而，需要在发送设备11与接收设备12(图7)间预先确定关于按照分配规则应 当将每个码位分配给哪个符号的具体分配方法。图64示例了按照图63的分配规则的码位替换实例。具体地，图64的A示例了在如下这种情况下按照图63分配规则的码位替换的第 一实例LDPC码为码长N为64，800比特并且编码率为2/3的LDPC码，此外，调制方法为 256QAM并且倍数b为2。在如下这种情况下LDPC码为码长N为64，800比特并且编码率为2/3的LDPC码， 此外，调制方法为256QAM并且倍数b为2，在解复用器25中，在列方向X行方向上写入 (64，800/(8X2)) X (8X2)个比特的存储器31中的码位在行方向上以8X 2 ( = mb)个比特 为单位被读取出并提供给替换单元32 (图16和图17)。替换单元32按照图63的分配规则替换从存储器31读取出的8 X 2 ( = mb)个码位 b。至b15，以使得例如如图64的A中所见，将8X2 ( = mb)个码位bQ至b15分配给两个(= b)连续符号的8X2( = mb)个符号位yQ至y15。具体地，替换单元32进行如下这种替换[131]将码位k分配给符号位y15，[132]将码位h分配给符号位y7，[133]将码位b2分配给符号位yi，[134]将码位b3分配给符号位y5，[135]将码位b4分配给符号位y6，[136]将码位b5分配给符号位y13，[137]将码位b6分配给符号位yn，[138]将码位b7分配给符号位y9，[139]将码位b8分配给符号位y8，[140]将码位b9分配给符号位y14，[141]将码位b1(l分配给符号位y12，[142]将码位bn分配给符号位y3，[143]将码位b12分配给符号位y(l，[144]将码位b13分配给符号位y1(l，[145]将码位b14分配给符号位y4，以及[146]将码位b15分配给符号位y2。[147]图64的B示例了在如下这种情况 按照图63分配规则的码位替换的第LDPC码为码长N为64，800比特并且编码率为2/3的LDPC码，此外，调制方法为256QAM并 且倍数b为2。 根据图64的B，替换单元32以如下这种方式进行用于按照图63的分配规则分配 从存储器31读取出的8 X 2 ( = mb)个码位Idci至b15的替换将码位k分配给符号位y15，[1150]将码位h分配给符号位y14，[1151]将码位b2分配给符号位y8，[1152]将码位b3分配给符号位y5，[1153]将码位b4分配给符号位y6，[1154]将码位b5分配给符号位y4，[1155]将码位b6分配给符号位y2，[1156]将码位b7分配给符号位y1;[1157]将码位b8分配给符号位y9，[1158]将码位b9分配给符号位y7，[1159]将码位b1(l分配给符号位y12，[1160]将码位bn分配给符号位y3，[1161]将码位b12分配给符号位y13，[1162]将码位b13分配给符号位y1(l，[1163]将码位b14分配给符号位以及[1164]将码位b15分配给符号位yn。[1165]此处，图64的A以及图64的B中示例的码位h对于符号位yi的分配方法遵守图
63的分配规则(遵循分配规则)。图65示例了在如下两种情形中BER(误比特率)的仿真结果一种情形是，进行上 文中参照图62至图64所述的新替换系统的替换处理之中图64的A中的替换处理，以及， 另一情形是，进行已有方法之中上文中参照图60的C所述的替换处理。具体地，图65示例了在如下这种情况下的BER 将码长N为64，800比特且编码率 为2/3并且在DVB-S. 2标准中规定的LDPC码确定为对象，此外，采用256QAM作为调制方法 并且采用2作为倍数b。应当注意，在图65中，横坐标轴表明Es/Nq，以及纵坐标轴表明BER。进一步地，圆 形标记表示在进行新替换方法的替换处理的情况下的BER，以及星号(星号标记)表示在进 行已有方法的替换处理的情况下的BER。根据图65，可以认识到根据新替换方法的替换处理，差错底值较之已有方法的 替换处理显著下降，容错度得以改进。应当注意，虽然在本实施例中，解复用器25中的替换单元32对从存储器31读取 出的码位进行替换处理以便于描述，但也可以通过如下方式进行替换处理控制码位向存 储器31中的写入或者从存储器31的读出。具体地，可以例如通过如下方式进行替换处理控制用于读取出码位的地址(读 取地址)，以使得以替换后码位的次序进行码位从存储器31的读出。现在，作为用于改进容错度的对策，除了采用降低差错底值的替换方法的替换处理的方法以外，还存在如下这种方法采用降低差错底值的LDPC码的方法。因此，LDPC编码单元21 (图8)可以通过采用如下这种校验矩阵初始值表并使用根 据校验矩阵初始值表确定的校验矩阵将码长N为64，800比特并且编码率r为2/3的LDPC 码编码成高性能的LDPC码这种校验矩阵初始值表不同于DVB-S. 2标准中规定的校验矩阵 初始值表的校验矩阵初始值表，并且根据该校验矩阵初始值表来确定恰当的校验矩阵H。此处，恰当的校验矩阵H是满足如下这种预定条件的校验矩阵使得在以低Es/ 队(每一个符号的信号功率对噪声功率的比值)或EbZX(每一个比特的信号功率对噪声功 率的比值)发送从校验矩阵得到的LDPC码的调制信号时的BER(误比特率)降低。进一步 地，高性能的LDPC码是从恰当的校验矩阵得到的LDPC码。恰当的校验矩阵H可以例如通过如下方式确定进行对在以低EsZX发送从满足预 定条件的各种校验矩阵得到的LDPC码的调制信号时的BER的仿真。恰当的校验矩阵H应当满足的预定条件是例如通过称作密度演化的码性能分析 方法得到的分析结果良好，校验矩阵H不包括称作“循环4”的值为1的元素的环路，校验矩 阵H不包括循环6，等等。此处，在例如 S. Y. Chung、G. D. Forney>Τ. J. Richardson和 R. Urbanke,"Onthe Design of Low-Density Parity-Check Codes within 0.0045 dB of the ShannonLimit,，，IEEE Communications Leggers，第5卷，NO. 2，2001年2月中公开了密度演化及其并入。例如，如果噪声的方差值在AWGN信道上从零逐渐增加，则虽然LDPC码差错概率的 预期值最初为零，但如果噪声的方差值变得高于某个门限值(阈值)则它变得不同于零。根据密度演化，其差错概率的预期值变得不同于零。通过比较噪声方差值的门限 值(在下文中称为性能门限值)，可以确定LDPC码的性能(校验矩阵的恰当性)是否良好。 此处，作为性能门限值，可以采用BER开始下降(减小)时的Eb/N。。如果将对于码长N为64，800比特且编码率r为2/3并且在DVB-S. 2标准中定义 的LDPC码(这种LDPC码在下文中也称为标准码)通过密度演化分析得到的性能门限值用 V表示，则在仿真中，选择码长N为64，800比特且编码率r为2/3并且呈现出低于V+ Δ (通 过向V添加预定的裕度Δ)的性能门限值的LDPC码(校验矩阵)作为性能良好的LDPC码。图66至图68示例了用于如下这些LDPC码中一个LDPC码的校验矩阵初始值表 作为性能门限值的Eb/N0低于V+ Δ (码长N为64，800比特且编码率r为2/3的LDPC码)。应当注意，图67是接续图66的视图，以及图68是接续图67的视图。在根据图66至图68的校验矩阵初始值表确定的校验矩阵H中，既不存在循环4 也不存在循环6。图69示例了对于关于根据图66至图68的校验矩阵初始值表确定的校验矩阵H 的LDPC码(这种LDPC码在下文中也称为推荐码)的BER进行仿真的结果。具体地，示例了在调制方法为256QAM的情况下针对标准码的EyNci的BER(图中， 该BER用圆形标记指示出)以及对于推荐码的Es/Nq的BER(图中，该BER用方形标记指示 出)。应当注意，在图69中，采用图60的C的已有方法替换处理作为替换处理。根据图69，可以认识到推荐码的性能比标准码好，特别是，差错底值得以显著改 进。应当注意，恰当的校验矩阵H应当满足的预定条件可以适当地从如下这种角度确定增强LDPC码的解码性能、有利于(简化)LDPC码的解码处理、等等。图70是示出了图7的接收设备12的配置的实例的方框图。参照图70，接收设备12是用于从发送设备11(图7)接收调制信号的数据处理设 备，并包括正交解调单元51、解映射单元52、解交织器53和LDPC解码单元56。正交解调单元51从发送设备11接收调制信号并进行正交解调，随后将以正交解 调结果的形式得到的信号点(I轴和Q轴上的值)提供给解映射单元52。解映射单元52进行如下这种解映射将来自正交解调单元51的信号点转换成作 为符号化的符号的LDPC码的码位，并将码位提供给解交织器53。解交织器53包括复用器(MUX) 54和列扭曲解交织器55，并且对来自解映射单元 52的符号位的符号进行解交织。具体地，复用器54对来自解映射单元52的符号位的符号进行与图8的解复用器 25进行的替换处理对应的逆替换处理(替换处理的逆处理)，即，如下这种逆替换处理将 替换处理替换的LDPC码的码位(符号位)的位置返回到原始位置。随后，复用器54将以 逆替换处理结果的形式得到的LDPC码提供给列扭曲解交织器55。列扭曲解交织器55进行与图8的列扭曲交织器24进行的作为重新排列处理的列 扭曲交织对应的列扭曲解交织(列扭曲交织的逆处理)，即，例如，如下这种作为逆重新排 列处理的列扭曲解交织对于来自复用器54的LDPC码，将排列通过作为重新排列处理的列 扭曲交织改变的LDPC码的码位的排列返回到原始排列。具体地，列扭曲解交织器55通过如下方式进行列扭曲解交织将LDPC码的码位写 入到用于解交织的存储器中以及从存储器中读取出写入的码位，该存储器被配置成与图22 等中所示的存储器31类似。应当注意，在列扭曲解交织器55中，使用从存储器31读取出码位时的读取地址作 为写入地址，在用于解交织的存储器的行方向上进行对码位的写入。同时，使用将码位写入 到存储器31中时的写入地址作为读取地址，在用于解交织的存储器的列方向上进行对码 位的读出。将以列扭曲解交织结果的形式得到的LDPC码从列扭曲解交织器55提供给LDPC 解码单元56。此处，虽然从解映射单元52提供给解交织器53的LDPC码是通过为其以次序进行 奇偶交织、列扭曲交织和替换处理得到的，但解交织器53只进行与替换处理对应的逆替换 处理以及与列扭曲交织对应的列扭曲解交织。因此，不进行与奇偶交织对应的奇偶解交织 (与奇偶交织相反的处理)，即，如下这种奇偶解交织将排列被奇偶交织改变的LDPC码的 码位的排列返回到原始排列。因此，将进行了逆替换处理和列扭曲解交织但未进行奇偶解交织的LDPC码从解 交织器53 (的列扭曲解交织器55)提供给LDPC解码单元56。LDPC解码单元56使用转换校验矩阵(通过如下方式得到对用于图8LDPC编码 单元21所进行的LDPC编码的校验矩阵H至少进行与奇偶交织对应的列替换处理)对来自 解交织器53的LDPC码进行LDPC解码，并输出以LDPC解码结果的形式得到的数据作为对 象数据的解码结果。图71是示例了图70的接收设备12进行的接收处理的流程图。
75[1202]正交解调单元51在步骤Slll从发送设备11接收调制信号。随后，处理前往步 骤S112，在该步骤，正交解调单元51进行对调制信号的正交解调。正交解调单元51将以 正交解调结果的形式得到的信号点提供给解映射单元52，之后，处理从步骤S112前往步骤 S113。在步骤S113，解映射单元52进行如下这种解映射将来自正交解调单元51的信 号点转换成符号，并将符号提供给解交织器53，之后，处理前往步骤S114。在步骤S114，解交织器53对来自解映射单元52的符号位的符号进行解交织，之 后，处理前往步骤S115。具体地，在步骤S114，解交织器53中的复用器54对来自解映射单元52的符号位 的符号进行逆替换处理，并将以逆替换处理结果的形式得到的LDPC码提供给列扭曲解交 织器55 ο列扭曲解交织器55对来自复用器54的LDPC码进行列扭曲解交织，并将以列扭曲 解交织结果的形式得到的LDPC码提供给LDPC解码单元56。在步骤S115，LDPC解码单元56使用转换校验矩阵(通过如下方式得到对用于 图8 LDPC编码单元21所进行的LDPC编码的校验矩阵H至少进行与奇偶交织对应的列替 换处理)对来自列扭曲解交织器55的LDPC码进行LDPC解码，并输出通过LDPC解码得到 的数据作为对象数据的解码结果。之后，处理结束。应当注意，图71的接收处理重复进行。另外在图70中，复用器54 (用于进行逆替换处理)和列扭曲解交织器55 (用于进 行列扭曲解交织)也如在图8的情形中一样彼此单独配置以便于描述。然而，复用器54和 列扭曲解交织器55可以配置成彼此一体。进一步地，在图8的发送设备11不进行列扭曲交织的情况下，不需要在图70的接 收设备12中提供列扭曲解交织器55。现在，对图70的LDPC解码单元56进行的LDPC解码进行进一步描述。图70的LDPC解码单元56使用转换校验矩阵(通过如下方式得到对用于图8 LDPC编码单元21所进行的LDPC编码的校验矩阵H至少进行与奇偶交织对应的列替换处 理)如上所述对来自列扭曲解交织器55的LDPC码(对其进行了逆替换处理和列扭曲解交 织但未进行奇偶解交织)进行LDPC解码。此处，此前(参见例如日本专利公开No. 2004-343170)已提出了如下这种LDPC解 码通过使用转换校验矩阵进行LDPC解码，能够在足可实施的范围内抑制操作频率，同时 抑制电路规模。因此，首先参照图72至图75对此前提出的使用转换校验矩阵的LDPC解码进行描 述。图72示出了码长N为90并且编码率为2/3的LDPC码的校验矩阵H的实例。应当注意，在图72中，0用句点(.)表示(这对于下文中所述的图73和图74也类 似地适用)。在图72的校验矩阵H中，奇偶矩阵具有阶梯状结构。图73示例了通过如下方式得到的校验矩阵H’ 对图72的校验矩阵H应用表达式 (11)的行替换以及表达式(12)的列替换。[1219]行替换第6s+t+l行一第5t+s+l行…(11)列替换第6x+y+61 列一第 5y+x+61 列...(12)然而，在表达式(11)和(12)中，s、t、x禾口 y分别为0彡s < 5、0彡t < 6、0彡χ < 5和0彡t < 6范围内的整数。根据表达式(11)的行替换，替换以如下这种方式进行将第1行、第7行、第13行、 第19行和第25行(其每个的号码表明在其除以6的情况下余数为1)替换到第1行、第2 行、第3行、第4行和第5行，以及将第2行、第8行、第14行、第20行和第26行(其每个 的号码表明在其除以6的情况下余数为2)替换到第6行、第7行、第8行、第9行和第10 行。另一方面，根据表达式(12)的列替换，对第61列和接下来的列(奇偶矩阵)进行 替换，以使得将第61列、第67列、第73列、第79列和第85列(其每个的号码表明在其除 以6的情况下余数为1)替换到第61列、第62列、第63列、第64列和第65列，以及将第62 列、第68列、第74列、第80列和第86列(其每个的号码表明在其除以6的情况下余数为 2)替换到第66列、第67列、第68列、第69列和第70列。通过对图72的校验矩阵H进行行和列的替换而得到的矩阵为图73的校验矩阵 H，。此处，即使对校验矩阵H进行行替换，这也不影响LDPC码的码位排列。同时，表达式(12)的列替换对应于如下这种奇偶交织在将第Κ+qx+y+l个码位交 织到第Κ+Py+x+l个码位的位置时将信息长度K、循环结构的单位列数P以及奇偶长度M(此 处，30)的约数q( = Μ/Ρ)分别设置为60、5以及6。如果将图73的校验矩阵H’ (在下文中适当地称为替换奇偶矩阵)乘以对于图72 的校验矩阵H(在下文中适当地称为原始校验矩阵)的LDPC码、与表达式(12) —样的替换 结果，则输出0向量。具体地，在通过对于作为原始校验矩阵H的LDPC码(一个码字)的 行向量c应用表达式(12)的列替换而得到的行向量用C’表示的情况下，由于HCt基于校 验矩阵的特性变成0向量，所以H’ c’ τ自然也变成0向量。根据以上内容，图73的转换校验矩阵H’变成通过如下方式得到的LDPC码C’的 校验矩阵对于原始校验矩阵H的LDPC码c执行表达式(12)的列替换。据此，通过对原始校验矩阵H的LDPC码c进行表达式(12)的列替换、使用图73 的校验矩阵H’对列替换后的LDPC码C’进行解码(LDPC解码)并随后对解码的结果进行 表达式(12)列替换的逆替换，可以得到与在如下这种情况下得到的解码结果类似的解码 结果使用校验矩阵H对原始校验矩阵H的LDPC码进行解码。图74示出了图73的转换校验矩阵H’，其中，在5 X 5矩阵的单位之间提供间隔。在图74中，转换校验矩阵H’用如下内容的组合表示5Χ5个元素的单位矩阵，与 其一个以上的元素1变成元素0的单位矩阵对应的另一矩阵(在下文中适当地称为准单位 矩阵)，与循环移位后的准单位矩阵或单位矩阵对应的又一矩阵(在下文中适当地称为移 位矩阵)，单位矩阵、准单位矩阵和移位矩阵中两个或更多个矩阵的再一矩阵(在下文中适 当地称为和矩阵)，以及5X5个元素的0矩阵。[1234]可以认为图74的转换校验矩阵H’包括单位矩阵、准单位矩阵、移位矩阵、和矩阵 以及5X5个元素的0矩阵。为此，构建转换校验矩阵H’的5X5个元素的矩阵在下文中称 为分量矩阵。为了对PXP个分量的矩阵表示的校验矩阵所表示的LDPC码进行解码，可以使用 如下这种架构对P个校验节点和P个变量节点同时进行校验节点数学运算和变量节点数
学运算。图75是示出了进行如刚才所述的这种解码的解码设备的配置的实例的方框图。具体地，图75示出了如下这种解码设备的配置的实例使用图74的转换校验矩阵 H’ (通过至少进行表达式(12)的列替换得到)，对图72的原始校验矩阵H的LDPC码进行解码。图75的解码设备75包括包括六个FIFO 300:至3006的边数据存储存储器300、 用于选择FIFO 300:至3006的选择器301、校验节点计算单元302、两个循环移位电路303 和308、包括18个FIFO 3041至30418的边数据存储存储器304、用于选择FIFO 304:至30418 的选择器305、用于存储接收信息的接收数据存储器306、变量节点计算单元307、解码字计 算单元309、接收数据重新排列单元310、以及解码数据重新排列单元311。首先，对数据存储到边数据存储存储器300和304中的存储方法进行描述。边数据存储存储器300包括六个FIFO 300:至3006 (其数量等于图74的转换校验
矩阵H，的行数30除以分量矩阵的行数5时的商)。FIFO 300y(y = 1、2.....6)中的每个
FIFO有多个级的存储区域，以使得可以同时从各级存储区域读取出与五个边(其数量等于 分量矩阵的行数量和列数量)对应的消息或者将这些消息同时写入到各级存储区域。进一 步地，每个FIFO 300y的存储区域的级数为九(在图74转换校验矩阵的行方向上1的最大 数量(Hamming权重))。在FIFO 300:中，在各行的水平方向上以贴近形式(以忽略0的形式)存储图74 的转换校验矩阵H’的第一行至第五行中与值为1的位置对应的数据(来自变量节点的消 息\)。具体地，如果将第i列第j行中的元素用(j，i)表示，则在FIFO 300:的第一级存 储区域中，存储与来自转换校验矩阵H’的(1，1)至(5，5)的5X5个元素单位矩阵的值为 1的位置对应的数据。在第二级存储区域中，存储与来自转换校验矩阵H’的(1，21)至(5， 25)的移位矩阵(通过将5X5个元素的单位矩阵在向右的方向上循环移位三得到的移位矩 阵)值为1的位置对应的数据。在第三级至第八级存储区域中，也以与转换校验矩阵H’相 关联的关系存储数据。随后，在第九级存储区域中，存储与来自转换校验矩阵H’的(1，86) 至(5，90)的移位矩阵(通过用值0替换5X5个元素的单位矩阵第一行中的值1并随后将 替换后的单位矩阵在向左的方向上循环移位一得到的移位矩阵)值1的位置对应的数据。在FIFO 3002中，存储与图74的转换校验矩阵H’的第六行至第十行中值为1的位 置对应的数据。具体地，在FIFO 3002的第一级存储区域中，存储与形成来自转换校验矩阵 H’的(6，1)至(10，5)的和矩阵(如下这种和矩阵通过将5X5个元素的单位矩阵在向右 的方向上循环移位一得到的第一移位矩阵与通过将5X5个元素的单位矩阵在向右的方向 上循环移位二得到的第二移位矩阵的和)的第一移位矩阵的值为1的位置对应的数据。进 一步地，在第二级存储区域中，存储与形成来自转换校验矩阵H’的(6，1)至(10，5)的和矩 阵的第二移位矩阵的值为1的位置对应的数据。[1243]具体地，对于权重大于或等于2的分量矩阵，在分量矩阵以如下内容之中多项的 和的形式表示的情况下权重为1的PXP个元素的单位矩阵、与用0替换其值为1的一个或 更多个元素的单位矩阵对应的准单位矩阵以及通过循环移位单位矩阵或准单位矩阵得到 的移位矩阵，将与权重为1的单位矩阵、准单位矩阵或移位矩阵的值为1的位置对应的数据 (与属于单位矩阵、准单位矩阵或移位矩阵的边对应的消息)存储到同一地址(FIFO 300: 至3006之中的同一 FIFO)中。在第三级至第九级存储区域中，也以与转换校验矩阵H’相关联的关系存储数据。FIFO 3003至3006也以与转换校验矩阵H，相关联的关系存储数据。边数据存储存储器304包括18个FIFO 304:至30418 (其数量等于当转换校验矩
阵H’的列数90除以分量矩阵的列数5时的商)。边数据存储存储器304x(x= 1、2.....
18)中的每个FIFO包括多级存储区域，并且可以同时从各级存储区域读取出与五个边(其 数量等于转换校验矩阵H’的行数量和列数量)对应的消息或者将这些消息同时写入到各 级存储区域中。在FIFO 304:中，在各列的竖直方向上以贴近形式(以忽略0的形式)存储与图 74的转换校验矩阵H’的第一列至第五列中值为1的位置对应的数据(来自校验节点的消 息~)。具体地，在FIFO 301的第一级存储区域中，存储与来自转换校验矩阵H’的(1，1) 至(5，5)的5X5个元素单位矩阵的值为1的位置对应的数据。在第二级存储区域中，存储 与形成来自转换校验矩阵H’的(6，1)至(10，5)的和矩阵(如下这种和矩阵通过将5X5 个元素的单位矩阵向右循环移位一得到的第一移位矩阵与通过将5X5个元素的单位矩阵 向右循环移位二得到的第二移位矩阵的和)的第一移位矩阵的值为1的位置对应的数据。 进一步地，在第三级存储区域中，与形成来自转换校验矩阵H’的(6，1)至(10，5)的和矩阵 的第二移位矩阵的值为1的位置对应的数据被存储。具体地，对于权重大于或等于2的分量矩阵，在分量矩阵以如下内容之中多项的 和的形式表示的情况下权重为1的PXP个元素的单位矩阵、与用0替换其值为1的一个或 更多个元素的单位矩阵对应的准单位矩阵以及通过循环移位单位矩阵或准单位矩阵得到 的移位矩阵，将与权重为1的单位矩阵、准单位矩阵或移位矩阵的值为1的位置对应的数据 (与属于单位矩阵、准单位矩阵或移位矩阵的边对应的消息)存储到同一地址(FIFO 304: 至30418之中的同一 FIFO)中。对于第四级和第五级存储区域，也以与转换校验矩阵H’相关联的关系存储数据。 FIFO 304:存储区域的级数为5 (在转换校验矩阵H’第一列至第五列中在行方向上1的数 量(Hamming权重)的最大数量)。FIFO 3042和3043也类似地以与转换校验矩阵H，相关联的关系存储数据，且FIFO 3042和3043每个的长度(级数)为5。FIFO 3044至30412也类似地以与转换校验矩阵H， 相关联的关系存储数据，且FIFO 3044至30412每个的长度为3。FIF03041S至30418也类似 地以与转换校验矩阵H’相关联的关系存储数据，且FIFO 30413至30418每个的长度为2。现在，对图75的解码设备的操作进行描述。边数据存储存储器300包括六个FIFO 300:至3006，且按照如下这种信息(矩阵 数据)D312从FIFO 300:至3006之中选择要存储数据的FIFO 表示从前一级循环移位电路 308提供的五个消息D311属于转换校验矩阵H’的哪个行的信息。随后，统一并按次序将五
79个消息D311存储到选择的FIFO中。进一步地，在要读取出数据时，边数据存储存储器300 从FIFO SOO1按次序读取出五个消息DSOO1并将五个消息DSOO1提供给下一级选择器301。 在从FIFO SOO1读取出消息结束之后，边数据存储存储器300还从FIFO 3002至3006按次 序读取出消息并将读取出的消息提供给选择器301。选择器301按照选择信号D301从FIFO SOO1至3006之中数据当前被读取出的那 个FIFO选择五个消息；并将五个消息作为消息D302提供给校验节点计算单元302。校验节点计算单元302包括五个校验节点计算器302i至3025，并使用通过选择器 301向其提供的消息0302 3021至03025)(表达式(7)的消息Vi)按照表达式(7)进行校 验节点数学运算。随后，校验节点计算单元302将以校验节点数学运算结果的形式得到的 五个消息D303 (D303i至D3035)(表达式(7)的消息Uj)提供给循环移位电路303。循环移位电路303基于如下这种信息(矩阵数据)D305将校验节点计算单元302 确定的五个消息DSOS1至D3035循环移位关于相应边在转换校验矩阵H’中循环移位多少 数量的原始单位矩阵的信息；并将循环移位的结果作为消息D304提供给边数据存储存储 器 304。边数据存储存储器304包括18个FIFO 30+至30418。边数据存储存储器304按 照如下这种信息D305从FIFO 304!至30418之中选择数据要存储到其中的FIFO 关于从前 一级循环移位电路303提供的五个消息D304属于转换校验矩阵H’的哪个行的信息；并将 五个消息D304统一按次序存储到选择的FIFO中。另一方面，在读取出数据时，边数据存储 存储器304从FIFO 30^按次序读取出五个消息DSOei并将消息DSOei提供给下一级选择器 305。在从FIFO 301读取出数据结束之后，边数据存储存储器304还从FIFO 3042至30418 按次序读取出消息并将消息提供给选择器305。选择器305按照选择信号D307从FIFO 30+至30418之中数据当前被读取出的那 个FIFO选择五个消息；并将选择的消息作为消息D308提供给变量节点计算单元307和解 码字计算单元309。另一方面，接收数据重新排列单元310进行表达式(12)的列替换以重新排列通过 通信路径接收到的LDPC码D313，并将重新排列的LDPC码D313作为接收数据D314提供给 接收数据存储器306。接收数据存储器306根据从接收数据重新排列单元310向其提供的 接收数据D314计算和存储接收LLR (对数似然比)，并将接收LLR中每五个接收LLR作为接 收值D309收集和提供给变量节点计算单元307和解码字计算单元309。变量节点计算单元307包括五个变量节点计算器307i至3075，并使用通过选择 器305向其提供的消息DSOSOOSi至3085)(表达式(1)的消息Uj)以及从接收数据存储器 306向其提供的五个接收值D309(表达式(1)的接收值uM、按照表达式(1)进行变量节点 数学运算。随后，变量节点计算单元307将以数学运算结果的形式得到的消息DSlO(DSli)1 至D3105)(表达式(1)的消息Vi)提供给循环移位电路308。循环移位电路308基于如下这种信息将变量节点计算单元307计算出的消息 DSlO1至D3105循环移位关于相应边在转换校验矩阵H’中循环移位多少数量的原始单位 矩阵的信息；并将循环移位的结果作为消息D311提供给边数据存储存储器300。通过进行上述一系列操作，可以进行LDPC码一个循环的解码。在图75的解码设 备中，在LDPC码被解码预定次数之后，最终的解码结果由解码字计算单元309和解码数据重新排列单元311确定并随后输出。具体地，解码字计算单元309包括五个解码字计算器30%至3095，并作为解码的 多个循环中的最终级，以使用从选择器305输出的五个消息0308 0308:至D3085)(表达式 (5)的消息Uj)以及从接收数据存储器306输出的五个接收值D309(表达式(5)的接收值 u0i)按照表达式(5)计算解码结果(解码字)。随后，解码字计算单元309将以计算结果的 形式得到的解码数据D315提供给解码数据重新排列单元311。解码数据重新排列单元311对从解码字计算单元309向其提供的解码数据D315 进行表达式(12)列替换的逆替换以重新排列解码数据D315的次序，并输出重新排列后的 解码数据D315作为解码结果D316。如上所述，通过对校验矩阵(原始校验矩阵)应用行替换和列替换中的一种替换 或者这二者以将校验矩阵转换成可以用如下内容的组合表示的校验矩阵PXP个元素的 单位矩阵，与其一个以上的元素1变成元素0的单位矩阵对应的准单位矩阵，与循环移位后 的单位矩阵或准单位矩阵对应的移位矩阵，单位矩阵、准单位矩阵和移位矩阵中两个或更 多个的和矩阵，以及PXP个元素的0矩阵，则可以对LDPC码的解码采用如下这种架构对 P个校验节点和P个变量节点同时进行校验节点数学运算和变量节点数学运算。结果是，通 过对P个节点同时进行节点数学运算，可以在用以进行LDPC解码的可实施范围内抑制操作 频率。构建图70接收设备的LDPC解码单元56对P个校验节点和P个变量节点同时进 行校验节点数学运算和变量节点数学运算，以进行与图75的解码设备类似的LDPC解码。具体地，为了简化描述，现在假设从构建图8发送设备11的LDPC编码单元21输出 的LDPC码的校验矩阵是例如如下这种校验矩阵H 其中，奇偶矩阵具有图72中所示的阶梯 状结构。在此情况下，发送设备11的奇偶交织器23进行如下这种奇偶交织将第K+qx+y+1 个码位交织到第K+Py+x+1个码位的位置，其中，将信息长度K设置为60，将循环结构的单位 列数P设置为5，以及将奇偶长度M的约数q( = M/P)设置为6。由于此奇偶交织对应于表达式(12)的列替换，所以LDPC解码单元56无需进行表 达式(12)的列替换。因此，在图70的接收设备12中，如上所述将未进行奇偶解交织的LDPC码(即，处 于如下这种状态的LDPC码其中，进行了表达式(12)的列替换)从列扭曲解交织器55提 供给LDPC解码单元56。LDPC解码单元56进行与图75的解码设备类似的处理，除了不进 行表达式(12)的列替换。具体地，图76示出了图70的LDPC解码单元56的配置的实例。参照图76，LDPC解码单元56的配置与图75解码设备的配置类似，除了不提供图 75的接收数据重新排列单元310 ；并且所进行的处理与图75的解码设备类似，除了不进行 表达式(12)的列替换。因此，本文中略去了对LDPC解码单元56的描述。由于如上所述LDPC解码单元56可以被配置成不包括接收数据重新排列单元310， 所以其规模较之图75的解码设备会得以减小。应当注意，虽然在图72至图76中假设LDPC码的码长N为90、信息长度K为60、 循环结构的单位列数P(分量矩阵的行数和列数)为5、以及奇偶长度M的约数q( = M/P) 为6，但为了简化描述，码长N、信息长度K、循环结构的单位列数P以及约数q ( = M/P)各自
81并不限于以上给出的具体值。具体地，虽然图8的发送设备11中的LDPC编码单元21输出如下这种LDPC码其 中，例如，码长N为64，800或16，200，信息长度K为N_Pq ( = N_M)，循环结构的单位列数P 为360，且约数q为M/P，但对于如刚才所述的这种LDPC码，在通过如下方式进行LDPC解码 的情况下对P个校验节点和P个变量节点同时进行校验节点数学运算和变量节点数学运 算，图76的LDPC解码单元56也可以适用。虽然上述一系列处理可以通过硬件执行，但它也可以通过软件执行。在一系列处 理通过软件执行的情况下，将构造软件的程序安装到通用计算机等中。图77示出了如下这种计算机的实施例的配置的实例其中安装了用于执行上文 中所述一系列处理的程序。可以预先将程序记录在硬盘705上或者ROM 703 (作为内置于计算机中的记录介 质)中。或者，可以临时地或永久地将程序存储(记录)在可拆除记录介质711(如，软盘、 CD-ROM(压密光盘只读存储器)、M0(磁光)盘、DVD(数字多功能盘)、磁盘或半导体存储 器)上或中。可以按所谓封装软件的形式提供如刚才所述的这种可拆除记录介质711。应当注意，程序不仅可以如上所述从该可拆除记录介质711安装到计算机中，在 其传送给计算机并被通信单元708接收到的情况下也可以安装到计算机中内置的硬盘705 中。在此情况下，程序可以经由用于数字卫星广播的人造卫星从下载站点通过无线通信传 送给计算机，或者，经由诸如LAN(局域网)或因特网的网络通过有线通信传送给计算机。计算机具有内置于其中的CPU(中央处理单元)702。输入/输出接口 710通过总 线701连接到CPU 702，并且如果在用户对通过键盘、鼠标、麦克风等配置的输入单元707进 行操作时或者在类似情形中将指令输入给CPU 702，则CPU 702执行ROM(只读存储器)703 中存储的程序。或者，CPU 702将如下内容加载到RAM(随机访问存储器)704中硬盘705 上存储的程序，从卫星或网络传送、被通信单元708接收到并安装在硬盘705中的程序，或 者从驱动器709中加载的可拆除记录介质711读取出并安装在硬盘705中的程序；并执行 程序。结果是，CPU 702按照上文中所述的流程图或者上文中所述方框图的配置执行的处 理进行处理。随后，必要时，CPU 702从通过IXD(液晶显示器)、扬声器等配置的输出单元 706输出处理结果，并通过输入/输出接口 710从通信单元708发送处理结果或者将处理结 果记录在硬盘705上。此处，在本说明书中，用来描述用于使得计算机执行各种处理的程序的处理步骤 并非必定以按照如流程图所述次序的时间序列进行处理，而是包括要并行或个别执行的那 些处理(例如，并行处理或者按照对象的处理)。进一步地，程序可以由单个计算机处理或者可以由多个计算机所进行的分布式处 理来处理。进一步地，程序可以传送到远程计算机并由其执行。现在，对发送设备11的LDPC编码单元21所进行的LDPC编码处理进行进一步描 述。例如，在DVB-S. 2标准中，规定了 64, 800比特和16，200比特两种不同码长N的 LDPC编码。以及，对于码长N为64，800比特的LDPC码，规定了 11种编码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9 和 9/10，以及对于码长 N 为 16，200 比特的 LDPC 码，规定了 10 种编码率 1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6 和 8/9。LDPC编码单元21按照为每种码长N以及为每种编码率配备的校验矩阵H进行到 码长N为64，800比特或16，200比特的不同编码率LDPC码的编码(纠错编码)。具体地，LDPC编码单元21为每种码长N以及为每种编码率存储用于产生校验矩 阵H的校验矩阵初始值表(在下文中进行描述)。此处，在DVB-S. 2标准中，如上文中所述规定了 64，800比特和16，200比特两种不 同码长N的LDPC码，为码长N为64，800比特的LDPC码规定了 11种不同的编码率，以及为 码长N为16，200比特的LDPC码规定了 10中不同的编码率。因此，在发送设备11为遵照DVB-S. 2标准进行处理的设备的情况下，在LDPC编码 单元21中存储与码长N为64，800比特的LDPC码的11种不同编码率各自对应的校验矩 阵初始值表，以及与码长N为16，200比特的LDPC码的10种不同编码率各自对应的校验矩 阵初始值表。LDPC编码单元21例如响应于操作员的操作为LDPC码设置码长N和编码率r。LDPC 编码单元21设置的码长N和编码率r在下文中分别适当地称为设定码长N和设定编码率 r。LDPC编码单元21基于与设定码长N和设定编码率r对应的校验矩阵初始值表，在 列方向上以360个列(循环结构的单位列数P)为周期放置与对应于设定码长N和设定编 码率r的信息长度K ( = Nr =码长N-奇偶长度M)对应的信息矩阵Ha的值为1的元素，以 产生校验矩阵H。随后，LDPC编码单元21从对象数据(从发送设备11提供的发送对象，例如图像 数据或声音数据)提取适于信息长度K的信息比特。进一步地，LDPC编码单元21基于校 验矩阵H计算与信息比特对应的奇偶位，以产生适于一个码长的码字(LDPC码)。换言之，LDPC编码单元21连续进行满足如下表达式的码字c的奇偶位的数学运
笪弁。Hct = 0此处，在以上表达式中，c表明作为码字(LDPC^g)的行向量，以及cT表明行向量 c的转置。在如下这种情况下在作为LDPC码(一个码字)的行向量c内将与信息比特对应 的部分用行向量A表示并且将与奇偶位对应的部分用行向量T表示，行向量c根据作为信 息比特的行向量A以及作为奇偶位的行向量T可以用表达式c = [A|T]表示。同时，校验矩阵H根据与信息比特对应的LDPC码的码位中的那些码位的信息矩 阵Ha以及与奇偶位对应的LDPC码的码位中的那些码位的奇偶矩阵Ητ，可以用表达式H = [HaIHt]表示(如下这种矩阵其中，信息矩阵Ha的元素为左侧的元素，以及奇偶矩阵Ht的 元素为右侧的元素)。进一步地，例如，在DVB-S. 2标准中，校验矩阵H= [Ha|Ht]的奇偶矩阵Ht具有阶 梯状结构。校验矩阵H以及作为LDPC码的行向量C= [A|T]需要满足表达式HCt = 0，以及 在校验矩阵H= [HaIHt]的奇偶矩阵Ht具有阶梯状结构的情况下，可以通过如下方式按顺序确定配置了满足表达式HcT = 0的行向量c= [A|T]的作为奇偶位的行向量T:以表达式 HcT = 0中的列向量HcT第一行中的元素开始，依次将每个行的元素设置为零。如果LDPC编码单元21对于信息比特A确定了奇偶位T，则它输出由信息比特A和 奇偶位T表示的码字c = [A | T]，作为信息比特A的LDPC编码结果。如上所述，LDPC编码单元21预先在其中存储与码长N和编码率r对应的校验矩 阵初始值表，并使用根据与设定码长N和设定编码率r对应的校验矩阵初始值表产生的校 验矩阵H进行设定码长N和设定编码率r的LDPC编码。每个校验矩阵初始值表是如下这种表表示对于每360行(周期性结构的单位列 数P)、校验矩阵H的LDPC码(校验矩阵H定义的LDPC码)的与对应于码长N和编码率r 的信息长度K对应的信息矩阵Ha的值为1的元素的位置，并且，预先针对每个码长N和每 种编码率r为校验矩阵H产生校验矩阵初始值表。图78至图123示例了用于产生各种校验矩阵H的校验矩阵初始值表(包括 DVB-S. 2标准中规定的校验矩阵初始值表)。具体地，图78示出了对于码长N为16，200比特、编码率r为2/3并且在DVB-S. 2 标准中规定的校验矩阵H的校验矩阵初始值表。图79至图81示出了对于码长N为64，800比特、编码率r为2/3并且在DVB-S. 2 标准中规定的校验矩阵H的校验矩阵初始值表。应当注意，图80是接图79的视图，以及图81是接图80的视图。图82示出了对于码长N为16，200比特、编码率r为3/4并且在DVB-S. 2标准中 规定的校验矩阵H的校验矩阵初始值表。图83至图86示出了对于码长N为64，800比特、编码率r为3/4并且在DVB-S. 2 标准中规定的校验矩阵H的校验矩阵初始值表。应当注意，图84是接图83的视图，以及图85是接图84的视图。进一步地，图86 是接图85的视图。图87示出了对于码长N为16，200比特、编码率r为4/5并且在DVB-S. 2标准中 规定的校验矩阵H的校验矩阵初始值表。图88至图91示出了对于码长N为64，800比特、编码率r为4/5并且在DVB-S. 2 标准中规定的校验矩阵H的校验矩阵初始值表。应当注意，图89是接图88的视图，以及图90是接图89的视图。进一步地，图91 是接图90的视图。图92示出了对于码长N为16,200比特、编码率r为5/6并且在DVB-S. 2标准中 规定的校验矩阵H的校验矩阵初始值表。图93至图96示出了对于码长N为64，800比特、编码率r为5/6并且在DVB-S. 2 标准中规定的校验矩阵H的校验矩阵初始值表。应当注意，图94是接图93的视图，以及图95是接图94的视图。进一步地，图96 是接图95的视图。图97示出了对于码长N为16,200比特、编码率r为8/9并且在DVB-S. 2标准中 规定的校验矩阵H的校验矩阵初始值表。图98至图101示出了码长N为64,800比特、编码率r为8/9并且在DVB-S. 2标准中规定的校验矩阵H的校验矩阵初始值表。应当注意，图99是接图98的视图，以及图100是接图99的视图。进一步地，图 101是接图100的视图。图102至图105示出了对于码长N为64，800比特、编码率r为9/10并且在DVB-S. 2 标准中规定的校验矩阵H的校验矩阵初始值表。应当注意，图103是接图102的视图，以及图104是接图103的视图。进一步地， 图105是接图104的视图。图106和图107示出了对于码长N为64，800比特、编码率r为1/4并且在DVB-S. 2 标准中规定的校验矩阵H的校验矩阵初始值表。应当注意，图107是接图106的视图。图108和图109示出了对于码长N为64，800比特、编码率r为1/3并且在DVB-S. 2 标准中规定的校验矩阵H的校验矩阵初始值表。应当注意，图109是接图108的视图。图110和图111示出了对于码长N为64，800比特、编码率r为2/5并且在DVB-S. 2 标准中规定的校验矩阵H的校验矩阵初始值表。应当注意，图111是接图110的视图。图112至图114示出了对于码长N为64，800比特、编码率r为1/2并且在DVB-S. 2 标准中规定的校验矩阵H的校验矩阵初始值表。应当注意，图113是接图112的视图，以及图114是接图113的视图。图115至图117示出了对于码长N为64，800比特、编码率r为3/5并且在DVB-S. 2 标准中规定的校验矩阵H的校验矩阵初始值表。应当注意，图116是接图115的视图，以及图117是接图116的视图。图118示出了对于码长N为16,200比特、编码率r为1/4并且在DVB-S. 2标准中 规定的校验矩阵H的校验矩阵初始值表。图119示出了对于码长N为16,200比特、编码率r为1/3并且在DVB-S. 2标准中 规定的校验矩阵H的校验矩阵初始值表。图120示出了对于码长N为16，200比特、编码率r为2/5并且在DVB-S. 2标准中 规定的校验矩阵H的校验矩阵初始值表。图121示出了对于码长N为16，200比特、编码率r为1/2并且在DVB-S. 2标准中 规定的校验矩阵H的校验矩阵初始值表。图122示出了对于码长N为16，200比特、编码率r为3/5并且在DVB-S. 2标准中 规定的校验矩阵H的校验矩阵初始值表。图123示出了对于码长N为16，200比特、编码率r为3/5的校验矩阵H的校验矩 阵初始值表(可以用来代替图122的校验矩阵初始值表)。发送设备11的LDPC编码单元21使用校验矩阵初始值表以如下方式确定校验矩 阵H。具体地，图124示例了用于根据校验矩阵初始值表确定校验矩阵H的方法。应当注意，图124的校验矩阵初始值表指示出了图178中所示码长N为16，200比 特、编码率r为2/3并且在DVB-S. 2标准中规定的校验矩阵H的校验矩阵初始值表。[1339]如上所述，校验矩阵初始值表是如下这种表表示对于每360列(对于循环结构的 每单位列数P)、LDPC码的与对应于码长N和编码率r的信息长度K对应的信息矩阵Ha的 值为1的元素的位置，以及在校验矩阵初始值表的第一行中，校验矩阵H第1+360X (i-1) 列中值为1的元素的行号(如下这种行号校验矩阵H第一行的行号为0)数等于第 1+360X (i-1)列的列重数。此处，假设与奇偶长度M对应的校验矩阵M的奇偶矩阵Ht具有阶梯状结构并预先 被确定。根据校验矩阵初始值表，确定校验矩阵H内与信息长度K对应的信息矩阵Ha。校验矩阵初始值表的行数k+Ι根据信息长度K而不同。校验矩阵初始值表的行数k+Ι和信息长度K满足以下表达式给出的关系。K = (k+1) X 360此处，以上表达式中的360为循环结构的单位列数P。在图124的校验矩阵初始值表中，在第一行至第三行中列出了 13个数值，以及在 第四行至第k+Ι (在图124中，第30)行中列出了三个数值。因此，根据图124的校验矩阵初始值表确定的校验矩阵H中的列重数在第一行至 第1+360X (3-1)-1行中为13而在第1+360X (3-1)行至第K行中为3。图124的校验矩阵初始值表的第一行包括0、2084、1613、1548、1286、1460、3196、 4297、2481、3369、3451、4620和2622，这表明在校验矩阵H的第一列中，行号为0、2084、 1613、1548、1286、1460、3196、4297、2481、3369、3451、4620 和 2622 的行中元素的值为 1(此 外，其它元素的值为0)。同时，图124的校验矩阵初始值表的第二行包括1、122、1516、3448、2880、1407、 1847、3799、3529、373、971、4358 和 3108，这表明在校验矩阵 H 的第 361 ( = 1+360 X (2-1)) 列中，行号为 1、122、1546、3448、2880、1407、1847、3799、3529、373、971、4358 和 3108 的行中 元素的值为1。如以上所给出的，校验矩阵初始值表表示对于每360个列、校验矩阵H的信息矩阵 Ha值为1的元素的位置。校验矩阵H除了第1+360X (i-Ι)列以外的列中的每个列(即，从第2+360X (i-1) 列至第360Xi列中的每个列)包括通过如下方式得到的值为1的元素按照奇偶长度M将 第1+360X (i-Ι)列值为1的元素(取决于校验矩阵初始值表)在向下方向上(在列的向 下方向上)周期性地循环移位。具体地，例如，第2+360X (i-Ι)列是通过如下方式得到的列将第1+360X (i-1) 列在向下方向上循环地移位Μ/360 ( = q)，以及下一个第3+360X (i-Ι)列是通过如下方式 得到的列将第1+360X (i-Ι)列在向下方向上循环地移位2XM/360( = 2Xq)并随后将循 环移位后的列(第2+360X (i-Ι)列)在向下方向上循环地移位M/360( = q)。现在，如果假设校验矩阵初始值表第i行(自上方起第i行)第j列(自左边起 第j列)中的数值用表示，且校验矩阵H第w列中第j个值为1的元素的行号用表 示，则第w列(校验矩阵H除了第l+360X(i-l)列以外的列)中值为1的元素的行号 可以按照如下表达式确定。H”. = mod Ihi, j+mod ((w-1), P) X q, Μ)此处，mod(x，y)是指χ除以y时的余数。[1355]同时，P是上文中所述循环结构的单位列数，并且，在例如DVB-S. 2标准中为360。 进一步地，q为通过将奇偶长度M除以循环结构的单位列数P( = 360)得到的值M/360。LDPC编码单元21指定了来自校验矩阵初始值表的校验矩阵H的第1+360X (i_l) 列中值为1的元素的行号。进一步，LDPC编码单元21确定第w列(校验矩阵H除了第1+360 X (i_l)列以外 的列)中值为1的元素的行号并产生如下这种校验矩阵H 其中，如上所得到行号的元 素的值为1。现在，对发送设备11中解复用器25的替换单元32所进行的替换处理中LDPC码 的码位替换方法的(即，代表符号的符号位和LDPC码的码位的分配模式(在下文中称为比 特分配模式)的)变形进行描述。在解复用器25中，在存储器31(在列方向X行方向上存储(N/(mb)) X (mb)个比 特)的列方向上写入LDPC码的码位。此后，在行方向上以mb个比特为单位读取出码位。进 一步地，在解复用器25中，替换单元32替换在存储器31的行方向上读取出的mb个码位， 并将替换后的码位确定为(连续)b个符号的mb个符号位。具体地，替换单元32将如下比特确定为码位h 自在存储器31的行方向上读取出 的mb个码位的最高位起第i+1个比特，以及将如下比特确定为符号位yi 自在b个(连续) 符号的mb个符号位的最高位起第i+1个比特；并随后按照预定的比特分配模式替换mb个 码位b0至b.—i。图125示出了在如下这种情况下可以采用的比特分配模式的实例LDPC码为码长 N为64，800比特并且编码率为5/6或9/10的LDPC码，此外，调制方法为4096QAM并且倍数 b为1。在如下这种情况下LDPC码为码长N为64，800比特并且编码率为5/6或9/10的 LDPC码，此外，调制方法为4096QAM并且倍数b为1，在解复用器25中，写入存储器31 (用 于在列方向X行方向上存储(64，800/(12Xl))X(12Xl)个比特)中的码位在行方向上 以12X1( = mb)个比特为单位被读取出并提供给替换单元32。替换单元32替换12Xl( = mb)个码位k至bn，以使得如图125中所见，可以将 要从存储器31读取出的12Xl( = mb)个码位k至bn分配给一个( = b)符号的12X1( = mb)个符号位％至711。具体地，根据图125，替换单元32对于码长N为64，800比特的LDPC码之中编码率 为5/6的LDPC码和编码率为9/10的LDPC码进行如下这种替换将码位bQ分配给符号位y8，将码位h分配给符号位y。，将码位b2分配给符号位y6，将码位b3分配给符号位yi，将码位b4分配给符号位y4，将码位b5分配给符号位y5，将码位b6分配给符号位y2，将码位b7分配给符号位y3，将码位b8分配给符号位y7，
87[1374]将码位b9分配给符号位yi。，将码位b1Q分配给符号位yn，以及将码位bn分配给符号位y9。图126示出了在如下这种情况下可以采用的比特分配模式的实例LDPC码为码长 N为64，800比特并且编码率为5/6或9/10的LDPC码，此外，调制方法为4096QAM并且倍数 b为2。在如下这种情况下LDPC码为码长N为64，800比特并且编码率为5/6或9/10的 LDPC码，此外，调制方法为4096QAM并且倍数b为2，在解复用器25中，写入存储器31 (用 于在列方向X行方向上存储(64，800/(12X2))X(12X2)个比特)中的码位在行方向上 以12X2( = mb)个比特为单位被读取出并提供给替换单元32。替换单元32替换12X2 ( = mb)个码位bQ至b23，以使得如图126中所见，可以 将要从存储器31读取出的12X2( = mb)个码位k至b23分配给两个( = b)连续符号的 12X2( = mb)个符号位yQ至y23。具体地，根据图126，替换单元32对于码长N为64，800比特的LDPC码之中编码率 为5/6的LDPC码和编码率为9/10的LDPC码进行如下这种替换将码位bQ分配给符号位y8，将码位b2分配给符号位y。，将码位b4分配给符号位y6，将码位b6分配给符号位yi，将码位b8分配给符号位y4，将码位b1Q分配给符号位y5，将码位b12分配给符号位y2，将码位b14分配给符号位y3，将码位b16分配给符号位y7，将码位b18分配给符号位yi。，将码位b2Q分配给符号位yn，将码位b22分配给符号位y9，将码位h分配给符号位y2。，将码位b3分配给符号位y12，将码位b5分配给符号位y18，将码位b7分配给符号位y13，将码位b9分配给符号位y16，将码位bn分配给符号位y17，将码位b13分配给符号位y14，将码位b15分配给符号位y15，将码位b17分配给符号位y19，将码位b19分配给符号位y22，将码位b21分配给符号位y23，以及将码位b23分配给符号位y21。
88[1405]此处，图126的比特分配模式未作任何修改地利用图125的比特分配模式(其中，
倍数b为1)。具体地，图126中，码位Ivh.....b22到符号位yi的分配以及码位bi、b3.....
b23到符号位的分配与图125的码位k至bn到符号位yi的分配类似。图127示出了一种比特分配模式的实例，可以在如下这种情况下采用调制方法 为1024QAM，以及LDPC码为码长N为16，200比特并且编码率为3/4、5/6或8/9的LDPC码， 此外，倍数b为2 ；也可以在如下这种情况下采用调制方法为1024QAM，以及LDPC码为码长 N为64，800比特并且编码率为3/4,5/6或9/10的LDPC码，此外，倍数b为2。在如下这种情况下LDPC码为码长N为16，200比特并且编码率为3/4、5/6或8/9 的LDPC码以及调制方法为1024QAM，此外，倍数b为2，在解复用器25中，写入存储器31 (用 于在列方向X行方向上存储(16，200/(10X2)) X (10X2)个比特)中的码位在行方向上 以10X2( = mb)个比特为单位被读取出并提供给替换单元32。另一方面，在如下这种情况下LDPC码为码长N为64，800比特并且编码率为3/4、 5/6或9/10的LDPC码，以及调制方法为1024QAM，此外，倍数b为2，在解复用器25中，写入 存储器31 (用于在列方向X行方向上存储(64，800/(10X2))X(10X2)个比特)中的码 位在行方向上以10X2( = mb)个比特为单位被读取出并提供给替换单元32。替换单元32替换10X2 ( = mb)个码位k至b19，以使得如图127中所见，可以 将要从存储器31读取出的10X2( = mb)个码位k至b19分配给两个( = b)连续符号的 10X2( = mb)个符号位yQ至y19。具体地，根据图127，替换单元32对于码长N为16，200比特的LDPC码之中编码率 为3/4的LDPC码、编码率为5/6的LDPC码和又一编码率为8/9的LDPC码以及另一码长N 为64，800比特的LDPC码之中编码率为3/4的LDPC码、编码率为5/6的LDPC码和又一编 码率为9/10的LDPC码的全部进行如下这种替换将码位k分配给符号位y8，将码位h分配给符号位y3，将码位b2分配给符号位y7，将码位b3分配给符号位y1Q，将码位b4分配给符号位y19，将码位b5分配给符号位y4，将码位b6分配给符号位y9，将码位b7分配给符号位y5，将码位b8分配给符号位y17，将码位b9分配给符号位y6，将码位b1(1分配给符号位y14，将码位bn分配给符号位yn，将码位b12分配给符号位y2，将码位b13分配给符号位y18，将码位b14分配给符号位y16，将码位b15分配给符号位y15，将码位b16分配给符号位y。，
89[1428]将码位b17分配给符号位将码位b18分配给符号位y13，以及将码位b19分配给符号位y12。图128示出了一种比特分配模式的实例，可以在如下这种情况下采用调制方法 为4096QAM，以及LDPC码为码长N为16，200比特并且编码率为5/6或8/9的LDPC码，此 外，倍数b为2 ；也可以在如下这种情况下采用调制方法为4096QAM，以及LDPC码为码长N 为64，800比特并且编码率为5/6或9/10的LDPC码，此外，倍数b为2。在如下这种情况下LDPC码为码长N为16，200比特并且编码率为5/6或8/9的 LDPC码，以及调制方法为4096QAM，此外，倍数b为2，在解复用器25中，写入存储器31 (用 于在列方向X行方向上存储(16，200/(12X2)) X (12X2)个比特)中的码位在行方向上 以12X2( = mb)个比特为单位被读取出并提供给替换单元32。另一方面，在如下这种情况下LDPC码为码长N为64，800比特并且编码率为5/6 或9/10的LDPC码，以及调制方法为4096QAM，此外，倍数b为2，在解复用器25中，写入存 储器31 (用于在列方向X行方向上存储(64，800/(12X2)) X (12X2)个比特)中的码位 在行方向上以12X2( = mb)个比特为单位被读取出并提供给替换单元32。替换单元32替换12X2 ( = mb)个码位bQ至b23，以使得如图128中所见，可以 将要从存储器31读取出的12X2( = mb)个码位k至b23分配给两个(=b)连续符号的 12X2( = mb)个符号位yQ至y23。具体地，根据图128，替换单元32对于码长N为16，200比特的LDPC码之中编码率 为5/6的LDPC码和编码率为8/9的LDPC码以及另一码长N为64，800比特的LDPC码之中 编码率为5/6的LDPC码和编码率为9/10的LDPC码的全部进行如下这种替换将码位Idci分配给符号位y1Q，将码位Id1分配给符号位y15，将码位b2分配给符号位y4，将码位b3分配给符号位y19，将码位b4分配给符号位y21，将码位b5分配给符号位y16，将码位b6分配给符号位y23，将码位b7分配给符号位y18，将码位b8分配给符号位yn，将码位b9分配给符号位y14，将码位b1Q分配给符号位y22，将码位bn分配给符号位y5，将码位b12分配给符号位y6，将码位b13分配给符号位y17，将码位b14分配给符号位y13，将码位b15分配给符号位y2(l，将码位b16分配给符号位将码位b17分配给符号位y3，[1454]将码位b18分配给符号位y9，将码位b19分配给符号位y2，将码位b2Q分配给符号位y7，将码位b21分配给符号位y8，将码位b22分配给符号位y12，以及将码位b23分配给符号位y。。根据图125至图128中所示的比特分配模式，可以对多种LDPC码采用同一比特分 配模式，此外，可以对于所有的多种LDPC码将容错度设置为期望的性能。具体地，图129至图132示例了在按照图125至图128的比特分配模式进行替换 处理的情况下BER(误比特率)的仿真结果。应当注意，在图129至图132中，横坐标轴表明艮/队(每一个符号的信号功率对噪 声功率的比值)，以及纵坐标轴表明BER。进一步地，粗线曲线表示在进行替换处理的情况下的BER，以及交替长短虚线表示 在不进行替换处理的情况下的BER。图129示例了在如下这种情况下的BER 对码长N为64，800比特并且编码率为5/6 和9/10的LDPC码，按照图125的比特分配模式进行替换处理，采用4096QAM作为调制方法 并将倍数b设置成1。图130示例了在如下这种情况下的BER 对码长N为64，800比特并且编码率为5/6 和9/10的LDPC码，按照图126的比特分配模式进行替换处理，采用4096QAM作为调制方法 并将倍数b设置成2。应当注意，在图129和图130中，其中应用了三角形标记的图表示对于编码率为 5/6的LDPC码的BER，以及其中应用了星号标记的图表示对于编码率为9/10的LDPC码的 BER。图131示例了在如下这种情况下的BER:对码长N为16，200比特并且编码率为 3/4、5/6和8/9的LDPC码以及码长N为64，800比特并且编码率为3/4、5/6和9/10的LDPC 码，按照图127的比特分配模式进行替换处理，采用1024QAM作为调制方法并将倍数b设置 成2。应当注意，在图131中，其中应用了星号标记的图表示对于码长N为64，800比特 并且编码率为9/10的LDPC码的BER，以及其中应用了朝上指向三角形标记的图表示对于码 长N为64，800比特并且编码率为5/6的LDPC码的BER。另外，其中应用了方形标记的图表 示对于码长N为64，800比特并且编码率为3/4的LDPC码的BER。再者，在图131中，其中应用了圆形标记的图表示对于码长N为16，200比特并且 编码率为8/9的LDPC码的BER，以及其中应用了朝下指向三角形标记的图表示对于码长N 为16，200比特并且编码率为5/6的LDPC码的BER。另外，其中应用了加号标记的图表示对 于码长N为16，200比特并且编码率为3/4的LDPC码的BER。图132示例了在如下这种情况下的BER 对码长N为16，200比特并且编码率为5/6 和8/9的LDPC码以及码长N为64，800比特并且编码率为5/6和9/10的LDPC码，按照图 128的比特分配模式进行替换处理，采用4096QAM作为调制方法并将倍数b设置成2。应当注意，在图132中，其中应用了星号标记的图表示对于码长N为64，800比特
91并且编码率为9/10的LDPC码的BER，以及其中应用了朝上指向三角形标记的图表示对于码 长N为64，800比特并且编码率为5/6的LDPC码的BER。再者，在图132中，其中应用了圆形标记的图表示对于码长N为16，200比特并且 编码率为8/9的LDPC码的BER，以及其中应用了朝下指向三角形标记的图表示对于码长N 为16，200比特并且编码率为5/6的LDPC码的BER。根据图129至图132，可以对多种LDPC码采用同一比特分配模式。此外，可以对于 所有的多种LDPC码将容错度设置为期望的性能。具体地，在对码长不同并且编码率不同的多种LDPC码中的每种LDPC码采用专用 比特分配模式的情况下，可以将容错度升高到很高的性能。然而，需要对多种LDPC码中的 每种LDPC码改变比特分配模式。另一方面，根据图125至图128中所示的比特分配模式，可以对码长不同并且编码 率不同的多种LDPC码采用同一比特分配模式，消除了如下这种需要如在对多种LDPC码中 的每种LDPC码采用专用比特分配模式的情形中一样，对多种LDPC码中的每种LDPC码改变 比特分配模式。进一步地，根据图125至图128中所示的比特分配模式，可以将容错度升高到高性 能(虽然它略低于对多种LDPC码中的每种LDPC码采用专用比特分配模式的情况)。具体地，例如，在调制方法为4096QAM的情况下，可以对所有码长N为64，800比特 并且编码率为5/6和9/10的LDPC码使用图125或图126中的同一比特分配模式。即使在 以此方式采用同一比特分配模式的情况下，也可以将容错度升高到高性能。进一步地，例如，在调制方法为1024QAM的情况下，可以对码长N为16，200比特并 且编码率为3/4、5/6和8/9的LDPC码以及码长N为64，800比特并且编码率为3/4、5/6和 9/10的LDPC码的全部使用图127中的同一比特分配模式。继而，即使在以此方式采用同一 比特分配模式的情况下，也可以将容错度升高到高性能。同时，例如，在调制方法为4096QAM的情况下，可以对码长N为16，200比特并且编 码率为5/6和8/9的LDPC码以及码长N为64，800比特并且编码率为5/6和9/10的LDPC 码的全部使用图128中的同一比特分配模式。继而，即使在以此方式采用同一比特分配模 式的情况下，也可以将容错度升高到高性能。对比特分配模式的变形进行进一步描述。图133示例了可以在如下这种情况下采用的比特分配模式的实例LDPC码为码长 N为16，200或64，800比特并且编码率为——例如根据图78至图123中所示的校验矩阵初 始值表中的任何校验矩阵初始值表产生的校验矩阵H所定义的LDPC码的编码率中除了编 码率3/5以外的一种编码率——的任何LDPC码，此外，调制方法为QPSK并且倍数b为1。在如下这种情况下LDPC码为码长N为16，200或64，800比特并且编码率不为3/5 的LDPC码，此外，调制方法为QPSK并且倍数b为1，解复用器25将写入存储器31 (用于在 列方向X行方向上存储(N/(2X1))X(2X1)个比特)中的码位在行方向上以2X1( = mb)个比特为单位读取出并将读取出的码位提供给替换单元32。替换单元32以如下这种方式替换从存储器31读取出的2X 1 ( = mb)个码位bQ 和1^ 如图133中所见，将2X1( = mb)个码位k和h分配给一个( = b)符号的2X1( = mb)个符号位％和y10[1484]具体地，根据图133，替换单元32进行如下这种替换将码位bQ分配给符号位yQ以及将码位Id1分配给符号位yi。应当注意，在此情况下，还可以考虑不进行替换，而将码位k和ID1本身分别确定 为符号位L和Y1。图134示出了可以在如下这种情况下采用的比特分配模式的实例LDPC码为码长 N为16，200或64，800比特并且编码率不为3/5的LDPC码，此外，调制方法为16QAM并且倍 数b为2。在如下这种情况下LDPC码为码长N为16，200或64，800比特并且编码率不为3/5 的LDPC码，此外，调制方法为16QAM并且倍数b为2，解复用器25将写入存储器31 (用于 在列方向X行方向上存储(N/(4X2))X(4X2)个比特)中的码位在行方向上以4X2 (= mb)个比特为单位读取出并将读取出的码位提供给替换单元32。替换单元32以如下这种方式替换从存储器31读取出的4X 2 ( = mb)个码位bQ至 b7 如图134中所见，将4X 2 ( = mb)个码位bQ至b7分配给两个(=b)连续符号的4X 2 (= mb)个符号位y0至y70具体地，根据图134，替换单元32进行如下这种替换将码位bQ分配给符号位y7，将码位Id1分配给符号位将码位b2分配给符号位y4，将码位b3分配给符号位y2，将码位b4分配给符号位y5，将码位b5分配给符号位y3，将码位b6分配给符号位y6，以及将码位b7分配给符号位y。。图135示出了可以在如下这种情况下采用的比特分配模式的实例调制方法为 64QAM，以及LDPC码为码长N为16，200或64，800比特并且编码率为任何不为3/5的编码 率的LDPC码，此外，倍数b为2。在如下这种情况下LDPC码为码长N为16，200或64，800比特并且编码率为任何 不为3/5的编码率的LDPC码，以及调制方法为64QAM，此外，倍数b为2，在解复用器25中， 写入存储器31 (用于在列方向X行方向上存储(N/(6X2))X(6X2)个比特)中的码位在 行方向上以6X2( = mb)个比特为单位被读取出并提供给替换单元32。替换单元32替换从存储器31读取出的6 X 2 ( = mb)个码位Idci至bn，以使得如图 135中所见，可以将6X2 ( = mb)个码位bQ至bn分配给两个(=b)连续符号的6X2 (= mb)个符号位％至711。具体地，根据图135，替换单元32进行如下这种替换将码位bQ分配给符号位yn，将码位Id1分配给符号位y7，将码位b2分配给符号位y3，将码位b3分配给符号位Y1。，[1508]将码位b4分配给符号位y6，将码位b5分配给符号位y2，将码位b6分配给符号位y9，将码位b7分配给符号位y5，将码位b8分配给符号位yi，将码位b9分配给符号位y8，将码位b1Q分配给符号位y4，以及将码位bn分配给符号位y。。图136示出了可以在如下这种情况下采用的比特分配模式的实例调制方法为 256QAM，以及LDPC码为码长N为64，800比特并且编码率为任何不为3/5的编码率的LDPC 码，此外，倍数b为2。在如下这种情况下LDPC码为码长N为64，800比特并且编码率为任何不为3/5的 编码率的LDPC码，以及调制方法为256QAM，此外，倍数b为2，在解复用器25中，写入存储 器31 (用于在列方向X行方向上存储(64，800/(8X2))X(8X2)个比特)中的码位在行 方向上以8X2( = mb)个比特为单位被读取出并提供给替换单元32。替换单元32替换从存储器31读取出的8X2 ( = mb)个码位bQ至b15，以使得如图 136中所见，可以将8X2 ( = mb)个码位bQ至b15分配给两个(=b)连续符号的8X2 (= mb)个符号位％至715。具体地，根据图136，替换单元32进行如下这种替换将码位k分配给符号位y15，将码位h分配给符号位yi，将码位b2分配给符号位y13，将码位b3分配给符号位y3，将码位b4分配给符号位y8，将码位b5分配给符号位yn，将码位b6分配给符号位y9，将码位b7分配给符号位y5，将码位b8分配给符号位y1Q，将码位b9分配给符号位y6，将码位b1Q分配给符号位y4，将码位bn分配给符号位y7，将码位b12分配给符号位y12，将码位b13分配给符号位y2，将码位b14分配给符号位y14，以及将码位b15分配给符号位y。。图137示出了可以在如下这种情况下采用的比特分配模式的实例调制方法为 256QAM，以及LDPC码为码长N为16，200比特并且编码率为任何不为3/5的编码率的LDPC 码，此外，倍数b为1。在如下这种情况下LDPC码为码长N为16，200比特并且编码率为任何不为3/5的
94编码率的LDPC码，以及调制方法为256QAM，此外，倍数b为1，在解复用器25中，写入存储 器31 (用于在列方向X行方向上存储(16，200/(8X1))X(8X1)个比特)中的码位在行 方向上以8X1( = mb)个比特为单位被读取出并提供给替换单元32。替换单元32替换从存储器31读取出的8X 1 ( = mb)个码位k至b7，以使得如 图137中所见，可以将8X1( = mb)个码位bQ至b7分配给一个( = b)符号的8Xl( = mb) 个符号位％至y7。具体地，根据图137，替换单元32进行如下这种替换将码位k分配给符号位y7，将码位h分配给符号位y3，将码位b2分配给符号位yi，将码位b3分配给符号位y5，将码位b4分配给符号位y2，将码位b5分配给符号位y6，将码位b6分配给符号位y4，以及将码位b7分配给符号位yQ。图138示出了可以在如下这种情况下采用的比特分配模式的实例LDPC码为码长 N为16，200或64，800比特并且编码率为任何不为3/5的编码率的编码率的LDPC码，此外， 调制方法为QPSK并且倍数b为1。在如下这种情况下LDPC码为码长N为16，200或64，800比特并且编码率为任何 不为3/5的编码率的LDPC码，此外，调制方法为QPSK并且倍数b为1，在解复用器25中，写 入存储器31(用于在列方向X行方向上存储(N/(2X1))X(2X1)个比特)中的码位在行 方向上以2X1( = mb)个比特为单位被读取出并提供给替换单元32。替换单元32替换从存储器31读取出的2X 1 ( = mb)个码位k和、以使得如 图138中所见，可以将2X 1 ( = mb)个码位bQ和b!分配给一个(=b)符号的2X 1 ( = mb) 个符号位％和Yi。具体地，根据图138，替换单元32进行如下这种替换将码位bQ分配给符号位yQ以及将码位h分配给符号位yi。应当注意，在此情况下，还可以考虑不进行替换，而将码位k和h本身分别确定 为符号位％和yi。图139示出了可以在如下这种情况下采用的比特分配模式的实例LDPC码为码长 N为64，800比特并且编码率为3/5的LDPC码，此外，调制方法为16QAM并且倍数b为2。在如下这种情况下LDPC码为码长N为64，800比特并且编码率为3/5的LDPC码， 此外，调制方法为16QAM并且倍数b为2，在解复用器25中，写入存储器31 (用于在列方 向X行方向上存储(64，800/(4X2))X(4X2)个比特)中的码位在行方向上以4X 2 (= mb)个比特为单位读取出并提供给替换单元32。替换单元32替换从存储器31读取出的4X 2 ( = mb)个码位k至b7，以使得如图 139中所见，可以将4X2( = mb)个码位bQ至b7分配给两个(=b)连续符号的4X2 (= mb)个符号位y0至y7。[1558]具体地，根据图139，替换单元32进行如下这种替换将码位bQ分配给符号位y。，将码位Id1分配给符号位y5，将码位b2分配给符号位将码位b3分配给符号位y2，将码位b4分配给符号位y4，将码位b5分配给符号位y7，将码位b6分配给符号位y3，以及将码位b7分配给符号位y6。图140示出了可以在如下这种情况下采用的比特分配模式的实例LDPC码为码长 N为16，200比特并且编码率为3/5的LDPC码，此外，调制方法为16QAM并且倍数b为2。在如下这种情况下LDPC码为码长N为16，200比特并且编码率为3/5的LDPC码， 此外，调制方法为16QAM并且倍数b为2，在解复用器25中，写入存储器31 (用于在列方 向X行方向上存储(16，200/(4X 2)) X (4X 2)个比特)中的码位在行方向上以4X 2 (= mb)个比特为单位读取出并提供给替换单元32。替换单元32替换从存储器31读取出的4X2 ( = mb)个码位k至b7，以使得如图 140中所见，可以将4X2( = mb)个码位bQ至b7分配给两个(=b)连续符号的4X2 (= mb)个符号位y0至y70具体地，根据图140，替换单元32进行如下这种替换将码位Idci分配给符号位y7，将码位Id1分配给符号位将码位b2分配给符号位y4，将码位b3分配给符号位y2，将码位b4分配给符号位y5，将码位b5分配给符号位y3，将码位b6分配给符号位y6，以及将码位b7分配给符号位yQ。图141示出了可以在如下这种情况下采用的比特分配模式的实例调制方法为 64QAM，以及LDPC码为码长N为64，800比特并且编码率为3/5的LDPC码，此外，倍数b为 2。在如下这种情况下LDPC码为码长N为64，800比特并且编码率为3/5的LDPC码， 以及调制方法为64QAM，此外，倍数b为2，在解复用器25中，写入存储器31 (用于在列方 向X行方向上存储(64，800/(6 X 2)) X (6 X 2)个比特)中的码位在行方向上以6 X 2 (= mb)个比特为单位被读取出并提供给替换单元32。替换单元32替换从存储器31读取出的6X2 ( = mb)个码位k至bn，以使得如图 141中所见，可以将6X2 ( = mb)个码位bQ至bn分配给两个(=b)连续符号的6X2 (= mb)个符号位％至711。具体地，根据图141，替换单元32进行如下这种替换将码位bQ分配给符号位y2，[1584]将码位h分配给符号位y7，将码位b2分配给符号位y6，将码位b3分配给符号位y9，将码位b4分配给符号位y。，将码位b5分配给符号位y3，将码位b6分配给符号位yi，将码位b7分配给符号位y8，将码位b8分配给符号位y4，将码位b9分配给符号位yn，将码位b1Q分配给符号位y5，以及将码位bn分配给符号位y1(1。图142示出了可以在如下这种情况下采用的比特分配模式的实例调制方法为 64QAM，以及LDPC码为码长N为16，200比特并且编码率为3/5的LDPC码，此外，倍数b为 2。在如下这种情况下LDPC码为码长N为16，200比特并且编码率为3/5的LDPC码， 以及调制方法为64QAM，此外，倍数b为2，在解复用器25中，写入存储器31 (用于在列方 向X行方向上存储(16，200/(6X2))X(6X2)个比特)中的码位在行方向上以6X 2 (= mb)个比特为单位被读取出并提供给替换单元32。替换单元32替换从存储器31读取出的6X2 ( = mb)个码位k至bn，以使得如图 142中所见，可以将6X2 ( = mb)个码位bQ至bn分配给两个(=b)连续符号的6X2 (= mb)个符号位％至711。具体地，根据图142，替换单元32进行如下这种替换将码位bQ分配给符号位yn，将码位h分配给符号位y7，将码位b2分配给符号位y3，将码位b3分配给符号位yi。，将码位b4分配给符号位y6，将码位b5分配给符号位y2，将码位b6分配给符号位y9，将码位b7分配给符号位y5，将码位b8分配给符号位yi，将码位b9分配给符号位y8，将码位b1Q分配给符号位y4，以及将码位bn分配给符号位y。。图143示出了可以在如下这种情况下采用的比特分配模式的实例调制方法为 256QAM，以及LDPC码为码长N为64，800比特并且编码率为3/5的LDPC码，此外，倍数b为 2。在如下这种情况下LDPC码为码长N为64，800比特并且编码率为3/5的LDPC码， 以及调制方法为256QAM，此外，倍数b为2，在解复用器25中，写入存储器31 (用于在列方向X行方向上存储(64，800/(8X 2)) X (8X 2)个比特)中的码位在行方向上以8X 2 (= mb)个比特为单位被读取出并提供给替换单元32。替换单元32替换从存储器31读取出的8X2( = mb)个码位bQ至b15，以使得如图 143中所见，可以将8X2( = mb)个码位bQ至b15分配给两个(=b)连续符号的8X2( = mb)个符号位％至715。具体地，根据图143，替换单元32进行如下这种替换将码位bQ分配给符号位y2，将码位Id1分配给符号位yn，将码位b2分配给符号位y3，将码位b3分配给符号位y4，将码位b4分配给符号位y。，将码位b5分配给符号位y9，将码位b6分配给符号位y1;将码位b7分配给符号位y8，将码位b8分配给符号位yi。，将码位b9分配给符号位y13，将码位b1Q分配给符号位y7，将码位bn分配给符号位y14，将码位b12分配给符号位y6，将码位b13分配给符号位y15，将码位b14分配给符号位y5，以及将码位b15分配给符号位y12。图144示出了可以在如下这种情况下采用的比特分配模式的实例调制方法为 256QAM并且LDPC码为码长N为16，200比特并且编码率为3/5的LDPC码，此外，倍数b为
丄ο在如下这种情况下LDPC码为码长N为16，200比特并且编码率为3/5的LDPC码 并且调制方法为256QAM，此外，倍数b为1，在解复用器25中，写入存储器31 (用于在列方 向X行方向上存储(16，200/(8Xl)) X (8XI)个比特)中的码位在行方向上以8X 1 (= mb)个比特为单位被读取出并提供给替换单元32。替换单元32替换从存储器31读取出的8X 1 ( = mb)个码位Idci至b7，以使得如 图144中所见，可以将8Xl( = mb)个码位bQ至b7分配给一个(=b)符号的8Xl( = mb) 个符号位L至y7。具体地，根据图144，替换单元32进行如下这种替换将码位Idci分配给符号位y7，将码位Id1分配给符号位y3，将码位b2分配给符号位将码位b3分配给符号位y5，将码位b4分配给符号位y2，将码位b5分配给符号位y6，[1641]将码位b6分配给符号位y4，以及将码位b7分配给符号位y。。现在，对构建接收设备12的解交织器53进行描述。图145是示例了构建解交织器53的复用器54的处理的视图。具体地，图145的A示出了复用器54的功能配置的实例。复用器54包括逆替换单元1001和存储器1002。复用器54将从前一级解映射单元52提供的符号的符号位确定为其处理对象，并 进行与发送设备11的解复用器25进行的替换处理对应的逆替换处理(与替换处理相反的 处理)，即，如下这种逆替换处理将替换处理替换的LDPC码的码位(符号位)的位置返回。 随后，复用器54将以逆替换处理结果的形式得到的LDPC码提供给下一级列扭曲解交织器 55。具体地，在复用器54中，将b个符号的mb个符号位yQ、Yl.....y.i以b个(连
续)符号为单位提供给逆替换单元1001。逆替换单元1001进行如下这种逆替换处理将mb个符号位％至y^的排列返回
到mb个码位‘ .....b^!的原始排列(在进行构建发送设备11 一侧上解复用器25的
替换单元32所进行的替换之前码位k至b.i的排列)。逆替换单元1001输出以逆替换结 果的形式得到的码位k至b.i。存储器1002与构建发送设备11 一侧解复用器25的存储器31类似地具有用于在 行(水平)方向上存储mb个比特以及在列(竖直)方向上存储N/(mb)个比特的存储容量。 换言之，根据mb个列(其每个存储N/(mb)个比特)配置逆替换单元1001。然而，在存储器1002中，在从发送设备11的解复用器25的存储器11读取出码位 的方向上写入从逆替换单元1001输出的LDPC码的码位，以及在将码位写入到存储器31中 的方向上读取出写入存储器1002中的码位。具体地，接收设备12的复用器54如图145的A中所见以存储器1002的第一行开 始朝向较低的行顺次地在行方向上以mb个比特为单位写入从逆替换单元1001输出的LDPC 码的码位。随后，在对一个码长的码位写入结束时，复用器54从存储器1002在列方向上读取 出码位并将码位提供给下一级列扭曲解交织器55。此处，图145的B是示例了从存储器1002读取出码位的视图。复用器54以最左边的列开始朝向右侧的列、从构建存储器1002的列的自上向下 的方向(列方向)上读取出LDPC码的码位。现在，参照图146对构建接收设备12解交织器53的列扭曲解交织器55的处理进 行描述。图146示出了复用器54的存储器1002的配置的实例。存储器1002具有用于在列(竖直)方向上存储mb个比特以及在行(水平)方向 上存储N/(mb)个比特的存储容量并且包括mb个列。列扭曲解交织器55在行方向上将LDPC码的码位写入到存储器1002中，并控制在 列方向上读取出码位时读出起始的位置，以进行列扭曲解交织。具体地，列扭曲解交织器55进行如下这种逆重新排列处理适当地改变读出起始
99位置(在该位置要开始对多个列中每个列的码位读出)，以将通过列扭曲交织重新排列的 码位的排列返回到原始排列。此处，图146示出了在调制方法为16QAM并且倍数b为1的情况下存储器1002的 配置的实例。因此，一个符号的比特数量m为4个比特，且存储器1002包括四个( = mb) 列。列扭曲解交织器55 (代替复用器54)以第一行开始朝向最低的行顺次地在行方向 上写入从替换单元1001输出的LDPC码的码位。随后，如果对一个码长的码位写入结束，则列扭曲解交织器55以最左边的列开始 朝向右侧的列、从存储器1002的自顶向下的方向(列方向)上读取出码位。然而，列扭曲解交织器55确定在发送设备11 一侧上的列扭曲交织器24写入码位 时的写入起始位置为码位的读出起始位置，从存储器1002读取出码位。具体地，如果将每个列顶部位置的地址确定为0并将列方向上每个位置的地址用 以升序给出的整数表示，则在调制方法为16QAM并且倍数b为1的情况下，列扭曲解交织器 55将最左边列的读出起始位置设置为地址为0的位置，将第二列(自左边起)的读出起始 位置设置为地址为2的位置，将第三列的读出起始位置设置为地址为4的位置，以及将第四 列的读出起始位置设置为地址为7的位置。应当注意，对于读出起始位置的地址不为0的那些列中的每个列，读取出码位以 使得在这种读出向下进行到最低位置之后，读出位置返回到列的顶部(地址为0的位 置)，且向下进行读出直到紧靠读出起始位置之前的位置。于是，此后，从下一个(右边的) 列进行读出。通过如上所述进行这种列扭曲交织，通过列扭曲交织重新排列的码位排列返回到 原始排列。图147是示出了接收设备12的配置的另一实例的方框图。参照图147，接收设备12是用于从发送设备11接收调制信号的数据处理设备，且 包括正交解调单元51、解映射单元52、解交织器53和LDPC解码单元1021。正交解调单元51从发送设备11接收调制信号，进行正交解调并将以正交解调结 果的形式得到的符号(在I轴和Q轴方向上的值)提供给解映射单元52。解映射单元52进行如下这种解映射将来自正交解调单元51的符号转换成LDPC 码的码位，并将码位提供给解交织器53。解交织器53包括复用器(MUX) 54、列扭曲解交织器55和奇偶解交织器1011，并且 对来自解映射单元52的LDPC码的码位进行解交织。具体地，复用器54将来自解映射单元52的LDPC码确定为其处理对象，并进行与 发送设备11的解复用器25进行的替换处理对应的逆替换处理(替换处理的逆处理)，即， 如下这种逆替换处理将替换处理替换的码位的位置返回到原始位置。随后，复用器54将 以逆替换处理结果的形式得到的LDPC码提供给列扭曲解交织器55。列扭曲解交织器55将来自复用器54的LDPC码确定为处理对象，并进行与发送设 备11的列扭曲交织器24进行的作为重新排列处理的列扭曲交织对应的列扭曲解交织。将以列扭曲解交织结果的形式得到的LDPC码从列扭曲解交织器55提供给奇偶解 交织器1011。
100[1676]奇偶解交织器1011将列扭曲解交织器55进行列扭曲解交织后的码位确定为其处 理对象，并进行与发送设备11的奇偶交织器23进行的奇偶交织对应的奇偶解交织(奇偶 交织的逆处理)，即，如下这种奇偶解交织将排列被奇偶交织改变的LDPC码的码位排列返 回到原始排列。将以奇偶解交织结果的形式得到的LDPC码从奇偶解交织器1011提供给LDPC解 码单元1021。因此，在图147的接收设备12中，将进行了逆替换处理、列扭曲解交织和奇偶解交 织的LDPC码(即，通过按照校验矩阵H的LDPC编码得到的LDPC码)提供给LDPC解码单 元 1021。LDPC解码单元1021使用如下的校验矩阵对来自解交织器53的LDPC码进行LDPC 解码自身用于发送设备11的LDPC编码单元21所进行的LDPC编码的校验矩阵H ；或者通 过对校验矩阵H至少进行与奇偶交织对应的列转换得到的转换校验矩阵。随后，LDPC解码 单元1021输出通过LDPC解码得到的数据作为对象数据的解码结果。此处，在图147的接收设备12中，由于将按照校验矩阵H的LDPC编码得到的LDPC 码从解交织器53 (的奇偶解交织器1011)提供给LDPC解码单元1021，所以在使用自身用于 发送设备11的LDPC编码单元21所进行的LDPC编码的校验矩阵H进行LDPC码的LDPC解 码的情况下，例如，可以通过按照如下这种全串行解码方法进行LDPC解码的解码设备来配 置LDPC解码单元1021 其中，对节点一个接一个地进行消息(校验节点消息和变量节点消 息)的数学运算；或者可以通过按照如下这种全并行解码方法进行LDPC解码的另一解码设 备来配置LDPC解码单元1021 其中，对所有节点同时(并行)进行消息的数学运算。进一步地，在使用通过如下方式得到的转换校验矩阵对LDPC码进行LDPC解码的 情况下对发送设备11的LDPC编码单元21所进行LDPC编码中使用的校验矩阵H至少进 行与奇偶交织对应的列替换，可以通过如下这种架构的解码设备确认LDPC解码单元1021 对P (或者P的除1以外的约数)个校验节点和P个变量节点同时进行校验节点数学运算 和变量节点数学运算，并具有如下这种接收数据重新排列单元310 对LDPC码进行与用于 得到转换校验矩阵的列替换类似的列替换，以重新排列LDPC码的码位。应当注意，虽然在图147中，复用器54(用于进行逆替换处理)、列扭曲解交织器 55(用于进行列扭曲解交织)和奇偶解交织器1011 (用于进行奇偶解交织)彼此单独配置 以便于描述，但复用器54、列扭曲解交织器55和奇偶解交织器1011中的两个或更多个也可 以与发送设备11的奇偶交织器23、列扭曲交织器24和解复用器25类似地配置成一个整 体。图148是示出了可以应用于接收设备12的接收系统的配置第一实例的方框图。参照图148，接收系统包括获取单元1101、传送路径解码处理单元1102和信息源 解码处理单元1103。获取单元1101通过传送路径(如，例如地面数字广播、卫星数字广播、CATV网络、 因特网或者其它一些网络)获取包括如下内容的信号至少通过对对象数据(如，节目的音 乐数据和图像数据)进行LDPC编码得到的LDPC码。随后，获取单元1101将获取的信号提 供给传送路径解码处理单元1102。此处，在通过地波、卫星波、CATV(有线电视)等例如从广播站广播获取单元1101获取的信号的情况下，通过调谐器、STB (机顶盒)等配置获取单元1101。另一方面，在例如 从网页服务器如在IPTV(因特网协议电视)中在多播状态下发送获取单元1101获取的信 号的情况下，例如通过网络I/F(接口)(如，NIC(网络接口卡))配置获取单元1101。传送路径解码处理单元1102对获取单元1101通过传送路径获取的信号，进行至 少包括用于纠正传送路径中产生的错误的处理的传送路径解码处理，并将作为传送路径解 码处理结果的形式得到的信号提供给信息源解码处理单元1103。具体地，获取单元1101通过传送路径获取的信号是通过至少进行如下这种纠错 编码得到的信号用于对传送路径中产生的错误进行纠正，并且对于刚才所述的这种信号， 例如，传送路径解码处理单元1102进行传送路径解码处理，如纠错处理。此处，作为纠错编码，例如，存在LDPC编码、Reed-Solomon编码等。此处，作为纠 错编码，至少进行LDPC编码。进一步地，传送路径解码处理有时包括对调制信号的解调等。信息源解码处理单元1103对进行了传送路径解码处理的信号进行至少包括如下 处理的信息源解码处理用于将压缩信息解压成原始信息。具体地，有时通过用于压缩信息的压缩编码对获取单元1101通过传送路径获取 的信号进行了处理，以减小数据量(如，作为信息的图像、声音等)。在此情况下，信息源解 码处理单元1103对进行了传送路径解码处理的信号进行诸如如下这种处理(解压处理) 的信息源解码处理用于将压缩信息解压成原始信息。应当注意，在未对获取单元1101通过传送路径获取的信号进行压缩编码的情况 下，信息源解码处理单元1103不进行用于将压缩信息解压成原始信息的处理。此处，作为解压处理，例如，存在MPEG解码等。进一步地，除了解压处理，传送路径 解码处理有时包括解扰。在以上述这种方式配置的接收系统中，获取单元1101通过传送路径接收通过如 下方式得到的信号对例如图像、声音等的数据进行诸如MPEG编码的压缩编码，并进一步 对压缩编码的数据进行诸如LDPC编码的纠错编码。将信号提供给传送路径解码处理单元 1102。在传送路径解码处理单元1102中，对来自获取单元1101的信号进行与例如正交 解调单元51、解映射单元52、解交织器53和LDPC解码单元56 (或LDPC解码单元1021)进 行的处理类似的处理作为传送路径解码处理。随后，将以传送路径解码处理结果的形式得 到的信号提供给信息源解码处理单元1103。在信息源解码处理单元1103中，对来自传送路径解码处理单元1102的信号进行 诸如MPEG解码的信息源解码处理，并输出以信息解码处理结果的形式得到的图像或声音。如上所述的图148的这种接收系统可以例如应用于如下这种电视调谐器用于接 收作为数字广播等的电视广播。应当注意，可以将获取单元1101、传送路径解码处理单元1102和信息源解码处理 单元1103的每个配置成独立的设备(硬件(IC (集成电路)等)或软件模块)。进一步地，对于获取单元1101、传送路径解码处理单元1102和信息源解码处理单 元1103，可以将获取单元1101和传送路径解码处理单元1102的集合、传送路径解码处理单 元1102和信息源解码处理单元1103的另一集合或者获取单元1101、传送路径解码处理单元1102和信息源解码处理单元1103的又一集合配置成单个的独立设备。图149是示出了可以应用于接收设备12的接收系统的配置第二实例的方框图。应当注意，在图149中，与图148中的组件对应的组件用同样的附图标记表示，在 以下描述中适当地略去了其描述。图149的接收系统与图148的接收系统的共同之处在于它包括获取单元1101、 传送路径解码处理单元1102和信息源解码处理单元1103，但与图148的接收系统的不同之 处在于它新包括输出单元1111。输出单元1111是例如用于显示图像的显示设备或者用于输出声音的扬声器，并 由于从信息源解码处理单元1103输出的信号而输出图像、声音等。换言之，输出单元1111 显示图像或者输出声音。如上所述的图149的这种接收系统可以例如应用于用于接收作为数字广播的电 视广播的TV(电视接收器)；用于接收无线电广播的无线电接收器等。应当注意，在获取单元1101获取的信号并非未应用压缩编码的这种形式的情况 下，将从传送路径解码处理单元1102输出的信号提供给输出单元1111。图150是示出了可以应用于接收设备12的接收系统的配置第三实例的方框图。应当注意，在图150中，与图148中的组件对应的组件用同样的附图标记表示，在 以下描述中适当地略去了其描述。图150的接收系统与图148的接收系统的共同之处在于它包括获取单元1101和 传送路径解码处理单元1102。然而，图150的接收系统与图148的接收系统的不同之处在于它不包括信息源解 码处理单元1103但新包括记录单元1121。记录单元1121将从传送路径解码处理单元1102输出的信号(例如，MPEG的TS的 TS包)记录(存储)在诸如光盘、硬盘(磁盘)或闪存的记录(存储)介质上或中。如上所述的图150的这种接收系统可以应用于用于记录电视广播的记录器等。应当注意，在图150中，接收系统可以包括信息源解码处理单元1103，以使得记录 单元1121记录信息源解码处理单元1103进行了信息源解码处理后的信号(即，通过解码 得到的图像或声音)。顺带提及，根据如下这种新替换方法的替换处理其中，按照图63的分配规则以 如图64中所示例的这种方式替换码位，较之以图60的C中所示例的这种方式替换码位的 现有方法的替换处理，可以改进容错度(图65)。进一步地，采用根据图66至图68的校验矩阵初始值表确定的校验矩阵H的LDPC 码(推荐码)，较之标准码可以改进容错度。虽然只通过采用如上所述的新替换方法或推荐码可以改进容错度，但通过采用如 下这种方法(在下文中也称为恰当方法)的替换处理可以进一步改进容错度其中，采用推 荐码并对推荐码进行按照恰当分配规则的码位替换。图151至图155是示例了恰当方法的视图。具体地，图151示例了在如下这种情况下的码位组和符号位组LDPC码为——码 长N为64，800比特且编码率为2/3并且根据图66至图68的校验矩阵初始值表确定的校 验矩阵H的LDPC码(推荐码)，此外，调制方法为256QAM并且倍数b为2。[1719]在此情况下，从存储器31以8X2( = mb)个码位k至b15为单位进行读出，以及 按照差错概率的不同，如图151的A中所见可以将8X2( = mb)个码位k至b15分组到五 个码位组 Gb” Gb2、Gb3、Gb4 和 Gb5。在图151的A中，码位k属于码位组Gh ；码位h属于码位组Gb2 ；码位b2至b9属 于码位组Gb3 ；码位b1(1属于码位组Gb4 ；以及码位bn至b15属于码位组Gb5。在调制方法为256QAM并且倍数b为2的情况下，按照差错概率的不同，如图151 的B中所见可以将8X 2 ( = mb)个码位y0至y15分组到四个符号位组Gy” Gy2、Gy3和Gy4。在图151的B中，符号位i0、yi、y8和y9属于符号位组Gyi ；符号位y2、y3、y10和yn 属于符号位组Gy2 ；符号位y4、y5、y12和y13属于符号位组Gy3 ；以及符号位y6、y7、y14和y15属 于符号位组Gy4。图152示例了在如下这种情况下恰当方法的分配规则LDPC码为推荐码，此外，调 制方法为256QAM并且倍数b为2。根据图152的分配规则，规定了组集合信息(Gbp Gy4，1)、(Gb2，Gy2，1)、(Gb3，GYl, 2)、(Gb3，Gy2, 2)、(Gb3，Gy3, 2)、(Gb3，Gy4, 2)、(Gb4，Gy4,1)、(Gb5，Gyi,2)、(Gb5，Gy2,1)禾口(Gb5， Gy3, 2)。因此，根据图152的分配规则，规定了 基于组集合信息(GbpGypl)，将差错概率最好的码位组Gh的码位中的一个码位 分配给差错概率第四好的符号位组Gy4的符号位中的一个符号位，基于组集合信息(Gb2，Gy2，l)，将差错概率第二好的码位组Gb2的码位中的一个码 位分配给差错概率第二好的符号位组Gy2的符号位中的一个符号位，基于组集合信息(Gb3，Gyi，2)，将差错概率第三好的码位组Gb3的码位中的两个码 位分配给差错概率最好的符号位组Gyi的符号位中的两个符号位，基于组集合信息(Gb3，Gy2，2)，将差错概率第三好的码位组Gb3的码位中的两个码 位分配给差错概率第二好的符号位组Gy2的符号位中的两个符号位，基于组集合信息(Gb3，Gy3，2)，将差错概率第三好的码位组Gb3的码位中的两个码 位分配给差错概率第三好的符号位组Gy3的符号位中的两个符号位，基于组集合信息(Gb3，Gy4，2)，将差错概率第三好的码位组Gb3的码位中的两个码 位分配给差错概率第四好的符号位组Gy4的符号位中的两个符号位，基于组集合信息(Gb4，Gy4，1)，将差错概率第四好的码位组Gb4的码位中的一个码 位分配给差错概率第四好的符号位组Gy4的符号位中的一个符号位，基于组集合信息(Gb5，Gyi，2)，将差错概率第五好的码位组Gb5的码位中的两个码 位分配给差错概率最好的符号位组Gyi的符号位中的两个符号位，基于组集合信息(Gb5，Gy2，1)，将差错概率第五好的码位组Gb5的码位中的一个码 位分配给差错概率第二好的符号位组Gy2的符号位中的一个符号位，以及基于组集合信息(Gb5，Gy3，2)，将差错概率第五好的码位组Gb5的码位中的两个码 位分配给差错概率第三好的符号位组Gy3的符号位中的两个符号位。图153示例了按照图152的分配规则的码位替换实例。具体地，图153的A示例了在如下这种情况下按照图152的分配规则的码位替换 第一实例LDPC码为码长N为64，800比特并且编码率为2/3的LDPC码，此外，调制方法为256QAM并且倍数b为2。在如下这种情况下LDPC码为码长N为64，800比特并且编码率为2/3的LDPC 码，此外，调制方法为256QAM并且倍数b为2，在解复用器25中，在列方向X行方向上 (64，800/(8X2)) X (8X2)个比特的存储器31中写入的码位在行方向上以8X2 ( = mb)个 比特为单位被读取出并提供给替换单元32 (图16和图17)。替换单元32按照图152的分配规则替换8X2 ( = mb)个码位k至b15，以使得例 如，如图153的A中所见，将从存储器31读取出的8X2 ( = mb)个码位h至b15分配给两 个( = b)连续符号的8X2( = mb)个符号位yQ至y15。具体地，替换单元32进行如下这种替换[1741]将码位k分配给符号位y7，[1742]将码位h分配给符号位y2，[1743]将码位b2分配给符号位y9，[1744]将码位b3分配给符号位y(l，[1745]将码位b4分配给符号位y4，[1746]将码位b5分配给符号位y6，[1747]将码位b6分配给符号位y13，[1748]将码位b7分配给符号位y3，[1749]将码位b8分配给符号位y14，[1750]将码位b9分配给符号位y1(l，[1751]将码位b1(l分配给符号位y15，[1752]将码位bn分配给符号位y5，[1753]将码位b12分配给符号位y8，[1754]将码位b13分配给符号位y12，[1755]将码位b14分配给符号位yn，以及[1756]将码位b15分配给符号位yi。[1757]图153的B示例了在如下这种情况下按照图152的分配规则的码位替换第
例LDPC码为码长N为64，800比特并且编码率为2/3的LDPC码，此外，调制方法为256QAM 并且倍数b为2。根据图153的B，替换单元32按照图152的分配规则对从存储器31读取出的 8 X 2 ( = mb)个码位k至b15进行如下这种替换将码位bQ分配给符号位y7，将码位h分配给符号位y2，将码位b2分配给符号位yi，将码位b3分配给符号位y。，将码位b4分配给符号位y13，将码位b5分配给符号位y12，将码位b6分配给符号位y6，将码位b7分配给符号位y3，将码位b8分配给符号位y15，[1768]将码位b9分配给符号位yn，将码位b1Q分配给符号位y14，将码位bn分配给符号位y5，将码位b12分配给符号位y8，将码位b13分配给符号位y4，将码位b14分配给符号位y1Q，以及将码位b15分配给符号位y9。此处，图153的A以及图153的B中示例的码位bi到符号位yi的分配模式均遵 循了图152的分配规则(符合分配规则)。图154和图155示例了在如下这种情形中BER的仿真结果其中，进行上文中参照 图151至图153所述的恰当方法的替换处理。应当注意，在图154和图155中，横坐标轴表明Es/N。，以及纵坐标轴表明BER。进 一步地，在图154和图155中，调制方法为256QAM并且倍数b为2。图154示例了在如下这种情况下的BER(在图中用圆形标记表示)对推荐码进 行上文中参照图151至图153所述的恰当方法内图153的A的替换方法；以及在如下这种 情况下的BER (在图中用星号标记表示)对码长N为64，800比特且编码率为2/3并且在 DVB-S. 2标准中规定的LDPC码进行参照图60的C所述的替换处理(已有方法的替换处 理)。根据图154，可以认识到通过对推荐码进行恰当方法的替换处理，较之对标准码 进行已有方法的替换处理的替选情形，可以显著减小差错底值并且可以改进容错度。图155示例了在如下这种情况下的BER(在图中用圆形标记表示)对推荐码进行 恰当方法的替换处理；以及在如下这种情况下的BER(在图中用星号标记表示)对推荐码 进行以上参照图60的C所述的替换处理(已有方法的替换处理)。根据图155，可以认识到通过采用恰当方法的替换处理，较之采用已有方法的替 换处理的替选情形，可以减小差错底值并且可以改进容错度。本领域技术人员应当理解，根据设计需求和其它因素，可以出现各种修改、组合、 子组合和变换，只要它们在所附权利要求或其等同物的范围内。
权利要求
一种数据处理设备，其中在如下这种情况下在用于在行方向和列方向上存储码位的存储装置的所述列方向上写入码长为N个比特的低密度奇偶校验LDPC码的码位，并且，将在所述行方向上读取出的所述低密度奇偶校验LDPC码的码位的m个比特设置成一个符号，此外预定的正整数用b表示，所述存储装置在所述行方向上存储mb个比特，并且在所述列方向上存储N/(mb)个比特；所述低密度奇偶校验LDPC码的码位在所述存储装置的所述列方向上被写入，之后在所述行方向上被读取出；所述数据处理设备包括如下这种替换装置，其用于在将在所述存储装置的所述行方向上读取出的mb个码位设置为b个所述符号的情况下，替换所述mb个码位，以使得替换后的码位形成代表所述符号的符号位；所述低密度奇偶校验LDPC码是码长N为64,800比特且编码率为2/3并且在第二代卫星数字视频广播DVB-S.2或第二代地面数字视频广播DVB-T.2标准中规定的低密度奇偶校验LDPC码；所述整数b为2，而所述m个比特为8个比特；所述码位的8个比特作为一个所述符号被映射到256正交幅度调制QAM中规定的256个信号点中的任一个信号点；所述存储装置具有用于在行方向上存储8×2个比特的16个列并且在列方向上存储64,800/(8×2)个比特；所述替换装置用于在将自所述存储装置的行方向上读取出的8×2个码位的最高位起第i+1个比特表示成比特bi并将自连续两个所述符号的8×2个符号位的最高位起第i+1个比特表示成比特yi的情况下，进行如下这种替换将比特b0分配给比特y15，将比特b1分配给比特y7，将比特b2分配给比特y1，将比特b3分配给比特y5，将比特b4分配给比特y6，将比特b5分配给比特y13，将比特b6分配给比特y11，将比特b7分配给比特y9，将比特b8分配给比特y8，将比特b9分配给比特y14，将比特b10分配给比特y12，将比特b11分配给比特y3，将比特b12分配给比特y0，将比特b13分配给比特y10，将比特b14分配给比特y4，将比特b15分配给比特y2。
2. 一种数据处理方法，其中 在如下这种情况下在用于在行方向和列方向上存储码位的存储装置的所述列方向上写入码长为N个比 特的低密度奇偶校验LDPC码的码位，并且，将在所述行方向上读取出的低密度奇偶校验 LDPC码的码位的m个比特设置成一个符号，此外 预定的正整数用b表示，所述存储装置在所述行方向上存储mb个比特，并且在所述列方向上存储N/(mb)个比特；将所述低密度奇偶校验LDPC码的码位在所述存储装置的所述列方向上写入，之后在 所述行方向上读取出；所述数据处理方法包括如下这种替换步骤，其用于在将在所述存储装置的所述行方向上读取出的mb个码位设置为b个所述符号的情况下，替换所述mb个码位，以使得替换后的码位形成代表所述符号的符号位； 所述低密度奇偶校验LDPC码是码长N为64，800比特且编码率为2/3并且在第二代卫 星数字广播DVB-S. 2或第二代地面数字广播DVB-T. 2标准中规定的低密度奇偶校验LDPC 码；所述整数b为2，并且所述m个比特为8个比特；将所述码位的8个比特作为一个所述符号映射到256正交幅度调制QAM中规定的256 个信号点中的任一个信号点；所述存储装置具有用于在行方向上存储8X2个比特的16个列并且在列方向上存储 64，800/(8X2)个比特； 所述替换步骤用于在将自所述存储装置的行方向上读取出的8X2个码位的最高位起第i+1个比特表示 成比特h并将自连续两个所述符号的8X2个符号位的最高位起第i+1个比特表示成比特 Yi的情况下，进行如下这种替换 将比特k分配给比特y15， 将比特h分配给比特y7， 将比特b2分配给比特yi， 将比特b3分配给比特y5， 将比特b4分配给比特y6， 将比特b5分配给比特y13， 将比特b6分配给比特yn， 将比特b7分配给比特y9，将比特b8分配给比特y8， 将比特b9分配给比特y14， 将比特b1(l分配给比特y12， 将比特bn分配给比特y3， 将比特b12分配给比特yQ， 将比特b13分配给比特y1Q， 将比特b14分配给比特y4， 将比特b15分配给比特y2。
3. 一种用于通过低密度奇偶校验LDPC码进行编码的编码设备，包括 编码装置，用于通过码长为、64，800比特并且编码率为2/3的低密度奇偶校验LDPC码 进行编码；所述低密度奇偶校验LDPC码的校验矩阵，被配置成使得在列方向上以每360个列为 周期、对通过按照每360个列代表信息矩阵的值为1的元素的位置的校验矩阵初始值表所 决定的所述信息矩阵的值为1的元素进行排列，其中所述信息矩阵与所述校验矩阵的所述 码长以及对应于所述编码率的信息长度相对应； 校验矩阵初始值表根据如下内容形成 317 2255 2324 2723 3538 3576 6194 6700 9101 10057 12739 17407 21039 1958 2007 3294 4394 12762 14505 14593 14692 16522 17737 19245 21272 21379 127 860 5001 5633 8644 9282 12690 14644 17553 19511 19681 20954 21002 2514 2822 5781 6297 8063 9469 9551 11407 11837 12985 15710 20236 20393 1565 3106 4659 4926 6495 6872 7343 8720 15785 16434 16727 19884 21325 706 3220 8568 10896 12486 13663 16398 16599 19475 19781 20625 20961 21335 4257 10449 12406 14561 16049 16522 17214 18029 18033 18802 19062 19526 20748 412 433 558 2614 2978 4157 6584 9320 11683 11819 13024 14486 16860 777 5906 7403 8550 8717 8770 11436 12846 13629 14755 15688 16392 16419 409350456037724886339771 1026010809 11326 120721751619344 199382120264831553852688812258 1482115359 16378 164371779120614 21025108524345816715180509422 1088412728 15353 177331814018729 209208561690127876532735791514210 16615 18152 11494 14036 17470 2474 10291 10323 1778 6973 10739 4347 9570 18748 2189 11942 20666 3868 7526 17706 8780 14796 18268(160 16232 17399 1285 2003 18922 4658 17331 20361 2765 4862 5875 4565 5521 8759 3484 7305 15829 5024 17730 17879 7031 12346 15024 179 6365 (11352 2490 3143 5098 2643 3101 21259 4315 4724 13130 594 17365 18322 5983 8597 9627 10837 15102 20876 10448 20418 21478 3848 12029 15228 (708 5652 13146 5998 7534 16117 2098 13201 18317 9186 14548 17776 5246 10398 18597 3083 4944 21021 13726 18495 19921 6736 10811 17545 10084 (12411 14432 1064 13555 17033 679 9878 13547 3422 9910 20194 3640 3701 10046 5862 10134 11498 5923 9580 15060 1073 3012 16427 5527 20113 (20883 7058 12924 15151 9764 12230 17375 772 7711 12723 555 13816 15376 10574 11268 17932`15442 17266 20482 390 3371 8781 10512 12216 17180`43091406815783`39711167320009`92591427017199`2947585220101`3965972215363`1429568916771`6101684912781`3676934718761`350 1165918342`59611480316123`2113916313443`2155980812885`2861798811031`7309922020745`6834874211977`21331290814704`10170 13809 18153 13464 14787 14975 799 1107 3789`3571817610165`54331344615481`3351676712840`8950897411650`1430425021332`62831062815050`86321440416916`65091070216278`15900 16395 17995 8031 18420 19733 3747 4634 17087 4453 6297 16262 2792 3513 17031 14846 20893 21563 17220 20436 21337 275 4107 10497 3536 7520 10027·14089 14943 19455 1965 3931 21104 2439 11565 17932 154 15279 21414 10017 11269 16546 7169 10161 16928 10284 16791 20655 ·36 3175 8475 2605 16269 19290 8947 9178 15420 5687 9156 12408 8096 9738 14711 4935 8093 19266 2667 10062 15972 6389 ·11318 14417 8800 18137 18434 5824 5927 15314 6056 13168 15179 3284 13138 18919 13115 17259 17332。
4. 一种用于通过低密度奇偶校验LDPC码进行编码的编码设备的编码方法，包括 通过所述编码设备进行的步骤，其用于通过码长为64，800比特并且编码率为2/3的低 密度奇偶校验LDPC码进行编码；将所述低密度奇偶校验LDPC码的校验矩阵配置成使得在列方向上以每360个列为周 期、对通过按照每360个列代表信息矩阵的值为1的元素的位置的校验矩阵初始值表所决 定的所述信息矩阵的值为1的元素进行排列，其中所述信息矩阵与所述校验矩阵的所述码 长以及对应于所述编码率的信息长度相对应； 校验矩阵·初始值表根据如下内容形成·317 2255 2324 2723 3538 3576 6194 6700 9101 10057 12739 17407 21039 1958 2007 3294 4394 12762 14505 14593 14692 16522 ·17737 19245 21272 21379 127 860 5001 5633 8644 9282 12690 14644 17553 19511 19681 20954 21002 2514 2822 5781 6297 8063 ·9469 9551 11407 11837 12985 15710 20236 20393 1565 3106 4659 4926 6495 6872 7343 8720 15785 16434 16727 19884 21325 706 ·3220 8568 10896 12486 13663 16398 16599 19475 19781 20625 20961 21335 4257 10449 12406 14561 16049 16522 17214 18029 ·18033 18802 19062 19526 20748·412 433 558 2614 2978 4157 6584 9320 11683 11819 13024 14486 16860 777 5906 7403 8550 8717 8770 11436 12846 13629 14755 ·15688 16392 16419 4093 5045 6037 7248 8633 9771 10260 10809 11326 12072 17516 19344 19938`2120 2648 3155 3852 6888 12258 14821 15359 16378 16437 17791 20614 21025`1085 2434 5816 7151 8050 9422 10884 12728 15353 17733 18140 18729 20920`856 1690 12787`6532 7357 9151``4210 16615 18152`11494 14036 17470`2474 10291 10323`1778 6973 10739`4347 9570 18748`2189 11942 20666 `3868 7526 17706`8780 14796 18268`160 16232 17399`1285 2003 18922`4658 17331 20361`2765 4862 5875`4565 5521 8759`3484 7305 15829`5024 17730 17879`7031 12346 15024`179 6365 11352`2490 3143 5098`2643 3101 21259`4315 4724 13130`594 17365 18322`5983 8597 9627`10837 15102 20876`10448 20418 21478`3848 12029 15228`708 5652 13146`5998 7534 16117`2098 13201 18317`9186 14548 17776`5246 10398 18597`3083 4944 21021`13726 18495 19921`6736 10811 17545`10084 12411 14432`1064 13555 17033679 9878 13547 3422 9910 20194 3640 3701 10046 5862 10134 11498 5923 9580 15060 1073 3012 16427 5527 20113 20883 7058 12924 15151 9764 12230 17375 772 7711 12723 555 13816 15376 10574 11268 17932 15442 17266 20482 390 3371 8781 10512 12216 17180 4309 14068 15783 3971 11673 20009 9259 14270 17199 2947 5852 20101 3965 9722 15363 14295689 16771 6101 6849 12781 3676 9347 18761 350 11659 18342 5961 14803 16123 2113 9163 13443 2155 9808 12885 2861 7988 11031 7309 9220 20745 6834 8742 11977 2133 12908 14704 10170 13809 18153 13464 14787 14975 799 1107 3789 3571 8176 10165 5433 13446 15481 3351 6767 12840 8950 8974 1165014304250 21332·6283 10628 15050·8632 14404 16916·6509 10702 16278·15900 16395 17995·8031 18420 19733·3747 4634 17087·4453 6297 16262·2792 3513 17031·14846 20893 21563·17220 20436 21337·275 4107 10497·3536 7520 10027·14089 14943 19455·1965 3931 21104·2439 11565 17932·154 15279 21414·10017 11269 16546·7169 10161 16928·10284 16791 20655·36 3175 8475·2605 16269 19290·8947 9178 15420·5687 9156 12408·8096 9738 14711·4935 8093 19266·2667 10062 15972·6389 11318 14417·8800 18137 18434·5824 5927 15314·6056 13168 15179·3284 13138 18919·13115 17259 17332。
5. 一种数据处理设备，其中在如下这种情况下在用于在行方向和列方向上存储码位的存储装置的所述列方向上写入码长为N个比 特的低密度奇偶校验LDPC码的码位，并且，将在所述行方向上读取出的所述低密度奇偶校 验LDPC码的码位的m个比特设置成一个符号，此外 预定的正整数用b表示，所述存储装置在所述行方向上存储mb个比特，并且在所述列方向上存储N/(mb)个比特；所述低密度奇偶校验LDPC码的码位在所述存储装置的所述列方向上被写入，之后在 所述行方向上被读取出；所述数据处理设备包括如下这种替换装置，其用于 在将在所述存储装置的所述行方向上读取出的mb个码位设置为b个所述符号的情况下，替换所述mb个码位，以使得替换后的码位形成代表所述符号的符号位； 所述低密度奇偶校验LDPC码是码长N为64，800比特并且编码率为2/3的低密度奇偶 校验LDPC码；所述整数b为2，并且所述m个比特为8个比特；所述码位的8个比特作为一个所述符号被映射到256正交幅度调制QAM中规定的256 个信号点中的任一个信号点；所述存储装置具有用于在行方向上存储8X2个比特的16个列并且在列方向上存储 64,800/(8X2)个比特； 所述替换装置用于在将自在所述存储装置的行方向上读取出的8X2个码位的最高位起第i+Ι个比特表 示成比特h并将自连续两个所述符号的8X2个符号位的最高位起第i+Ι个比特表示成比 特Yi的情况下，进行如下这种替换 将比特b。分配给比特y7， 将比特h分配给比特y2， 将比特b2分配给比特y9， 将比特b3分配给比特y。， 将比特b4分配给比特y4， 将比特b5分配给比特y6， 将比特b6分配给比特y13， 将比特b7分配给比特y3， 将比特b8分配给比特y14， 将比特b9分配给比特y1Q， 将比特b1(l分配给比特y15， 将比特bn分配给比特y5， 将比特b12分配给比特y8， 将比特b13分配给比特y12， 将比特b14分配给比特yn， 将比特b15分配给比特y1;所述低密度奇偶校验LDPC码的校验矩阵被配置成使得在列方向上以每360个列为周 期、对通过按照每360个列代表信息矩阵的值为1的元素的位置的校验矩阵初始值表来决 定的所述信息矩阵的值为1的元素进行排列，其中所述信息矩阵与所述校验矩阵的所述码 长以及对应于所述编码率的信息长度相对应；校验矩阵初始值表根据如下内容形成`317 2255 2324 2723 3538 3576 6194 6700 9101 10057 12739 17407 21039 1958 2007 3294 4394 12762 14505 14593 14692 16522 `17737 19245 21272 21379 127 860 5001 5633 8644 9282 12690 14644 17553 19511 19681 20954 21002 2514 2822 5781 6297 8063 `9469 9551 11407 11837 12985 15710 20236 20393 1565 3106 4659 4926 6495 6872 7343 8720 15785 16434 16727 19884 21325 706 `3220 8568 10896 12486 13663 16398 16599 19475 19781 20625 20961 21335 4257 10449 12406 14561 16049 16522 17214 18029 `18033 18802 19062 19526 20748`412 433 558 2614 2978 4157 6584 9320 11683 11819 13024 14486 16860`777 5906 7403 8550 8717 8770 11436 12846 13629 14755 15688 16392 16419`4093 5045 6037 7248 8633 9771 10260 10809 11326 12072 17516 19344 19938`2120 2648 3155 3852 6888 12258 14821 15359 16378 16437 17791 20614 21025`1085 2434 5816 7151 8050 9422 10884 12728 15353 17733 18140 18729 20920`856 1690 12787`6532 7357 9151`4210 16615 18152`11494 14036 17470`2474 10291 10323`1778 6973 10739`4347 9570 18748`2189 11942 20666`3868 7526 17706`8780 14796 18268`160 16232 17399`1285 2003 18922`4658 17331 20361`2765 4862 5875`4565 5521 8759`3484 7305 15829`5024 17730 17879`7031 12346 15024`179 6365 11352`2490 3143 5098`2643 3101 21259`4315 4724 13130 `594 17365 18322`5983 8597 9627`10837 15102 20876`10448 20418 21478 3848 12029 15228 708 5652 13146 5998 7534 16117 2098 13201 18317 9186 14548 17776 5246 10398 18597 `3083 4944 21021 13726 18495 19921 6736 10811 17545 10084 12411 14432 1064 13555 17033 679 9878 13547 3422 9910 20194 `3640 3701 10046 5862 10134 11498 5923 9580 15060 1073 3012 16427 5527 20113 20883 7058 12924 15151 9764 12230 17375 772 `7711 12723 555 13816 15376 10574 11268 17932 15442 17266 20482 390 33 71 8781 10512 12216 17180 4309 14068 15783 3971 `11673 20009 9259 14270 17199 2947 5852 20101 3965 9722 15363 1429 5689 16771 6101 6849 12781 3676 9347 18761 350 11659 `18342 5961 14803 16123 2113 9163 13443 2155 9808 12885，2861 7988 11031 7309 9220 20745 6834 8742 11977 2133 12908 14704 10170 13809 18153 13464 14787 14975 799 1107 3789 3571 8176 10165 5433 ，，，13446 15481 3351 6767 12840 8950 8974 11650 1430 4250 21332 6283 10628 15050 8632 14404 16916 6509 10702 16278 15900 16395 17995 ，，8031 18420 19733 3747 4634 17087 4453 6297 16262 2792 3513 17031 14846 20893 21563 17220 20436 21337 275 4107 10497 3536 7520 10027 ，，14089 14943 19455 1965 3931 21104 2439 1156 5 17932 154 15279 21414 10017 11269 16546 7169 10161 16928 10284 16791 20655 36 3175 ，，8475 2605 16269 19290 8947 9178 15420 5687 9156 12408 8096 9738 14711 4935 8093 19266 2667 10062 15972 6389 11318 14417`8800 18137 18434`5824 5927 15314`6056 13168 15179`3284 13138 18919`13115 17259 17332。
6. 一种数据处理方法，其中在如下这种情况下在用于在行方向和列方向上存储码位的存储装置的所述列方向上写入码长为N个比 特的低密度奇偶校验LDPC码的码位，并且，将在所述行方向上读取出的所述低密度奇偶校 验LDPC码的码位的m个比特设置成一个符号，此外 预定的正整数用b表示，所述存储装置在所述行方向上存储mb个比特，并且在所述列方向上存储N/(mb)个比特；将所述低密度奇偶校验LDPC码的码位在所述存储装置的列方向上写入并在行方向上 读取出；所述数据处理方法包括如下这种替换步骤，其用于在将在所述存储装置的所述行方向上读取出的mb个码位设置为b个所述符号的情况下，替换所述mb个码位，以使得替换后的码位形成代表所述符号的符号位； 所述低密度奇偶校验LDPC码是码长N为64，800比特并且编码率为2/3的低密度奇偶 校验LDPC码；所述整数b为2，并且所述m个比特为8个比特；将所述码位的8个比特作为一个所述符号映射到256正交幅度调制QAM中规定的256 个信号点中的任一个信号点；所述存储装置具有用于在行方向上存储8X2个比特的16个列并且在列方向上存储 64, 800/(8X2)个比特； 在替换步骤处，用于在将自所述存储装置的行方向上读取出的8X2个码位的最高位起第i+Ι个比特表示 成比特h并将自连续两个所述符号的8X2个符号位的最高位起第i+Ι个比特表示成比特 Yi的情况下，进行如下这种替换 将比特b。分配给比特y7， 将比特h分配给比特y2， 将比特b2分配给比特y9， 将比特b3分配给比特y。， 将比特b4分配给比特y4， 将比特b5分配给比特y6， 将比特b6分配给比特y13， 将比特b7分配给比特y3，将比特b8分配给比特y14， 将比特b9分配给比特y1Q， 将比特b1(l分配给比特y15， 将比特bn分配给比特y5， 将比特b12分配给比特y8， 将比特b13分配给比特y12， 将比特b14分配给比特yn， 将比特b15分配给比特y1; 将所述低密度奇偶校验LDPC码的校验矩阵配置成使得在列方向上以每360个列为周 期、对通过按照每360个列代表信息矩阵的值为1的元素的位置的校验矩阵初始值表所决 定的所述信息矩阵的值为1的元素进行排列，其中所述信息矩阵与所述校验矩阵的所述码 长以及对应于所述编码率的信息长度相对应； 校验矩阵初始值表根据如下内容形成.317 2255 2324 2723 3538 3576 6194 6700 9101 10057 12739 17407 21039 .1958 2007 3294 4394 12762 14505 14593 14692 16522 17737 19245 21272 21379 .127 860 5001 5633 8644 9282 12690 14644 17553 19511 19681 20954 21002 .2514 2822 5781 6297 8063 9469 9551 11407 11837 12985 15710 20236 20393 .1565 3106 4659 4926 6495 6872 7343 8720 15785 16434 16727 19884 21325 .706 3220 8568 10896 12486 13663 16398 16599 19475 19781 20625 20961 21335 .4257 10449 12406 14561 16049 16522 17214 18029 18033 18802 19062 19526 .20748.412 433 558 2614 2978 4157 6584 9320 11683 11819 13024 14486 16860.777 5906 7403 8550 8717 8770 11436 12846 13629 14755 15688 16392 16419.4093 5045 6037 7248 8633 9771 10260 10809 11326 12072 17516 19344 19938.2120 2648 3155 3852 6888 12258 14821 15359 16378 16437 17791 20614 21025.1085 2434 5816 7151 8050 9422 10884 12728 15353 17733 18140 18729 20920.856 1690 12787.6532 7357 9151.4210 16615 18152.11494 14036 17470.2474 10291 10323.1778 6973 10739.4347 9570 18748.2189 11942 20666.3868 7526 17706.8780 14796 18268.160 16232 17399.1285 2003 18922.4658 17331 20361(2765 4862 5875 4565 5521 8759 3484 7305 15829 5024 17730 17879 7031 12346 15024 179 6365 11352 2490 3143 5098 2643 3101 21259 4315 4724 13130 594 17365 18322 5983 8597 9627 10837 15102 20876 10448 20418 21478 3848 12029 15228 708 5652 13146 5998 7534 16117 2098 13201 18317 9186 14548 17776 5246 10398 18597 3083 4944 21021 13726 18495 19921 6736 10811 17545 10084 12411 14432 1064 13555 17033 679 9878 13547 3422 9910 20194 3640 3701 10046 5862 10134 11498 5923 9580 15060 1073 3012 16427 5527 20113 20883 7058 12924 15151 9764 12230 17375 772 7711 12723 555 13816 15376 10574 11268 17932 15442 17266 20482 390 3371 8781 10512 12216 17180`4309 14068 15783 3971 11673 20009 9259 14270 17199 2947 5852 20101 3965 9722 15363`14295689 16771 6101 6849 12781 3676 9347 18761 350 11659 18342 5961 14803 16123 2113 9163 13443 2155 9808 12885 2861 `7988 11031 7309 9220 20745 6834 8742 11977 2133 12908 14704 10170 13809 18153 13464 14787 14975 799 1107 3789 3571 8176 `10165 5433 13446 15481 3351 6767 12840 8950 8974 11650` `14304250 21332 6283 10628 15050 8632 14404 16916 6509 10702 16278 15900 16395 17995 8031 18420 19733 3747 4634 17087 `4453 6297 16262 2792 3513 17031 14846 20893 21563 17220 20436 21337 275 4107 10497 3536 7520 10027 14089 14943 19455 `1965 3931 21104 2439 11565 17932。154 15279 21414 10017 11269 16546 7169 10161 16928 10284 16791 20655 36 3175 8475。26051626919290。8947917815420。5687915612408。8096973814711 。4935809319266。26671006215972。63891131814417。88001813718434。5824592715314。60561316815179。32841313818919。13115 17259 17332。
全文摘要
本发明涉及能够被配置为改进容错度的数据处理设备和数据处理方法以及编码设备和编码方法。对于码长为64,800比特且编码率为2/3并且在DVB-S.2中规定的LDPC码，替换其中的mb个码位，并且替换后的码位变成b个符号的符号位。在m为8并且b为2时，在将自两个连续符号的8×2个符号位和8×2个码位的最高位起第i+1个比特分别表示成比特bi和yi的情况下，进行如下这种替换将b0分配给y15，将b1分配给y7，将b2分配给y1，将b3分配给y5，将b4分配给y6，将b5分配给y13，将b6分配给y11，将b7分配给y9，将b8分配给y8，将b9分配给y14，将b10分配给y12，将b11分配给y3，将b12分配给y0，将b13分配给y10，将b14分配给y4，以及将b15分配给y2。本发明可以例如应用于用来传送LDPC码等的传送系统。
文档编号H03M13/19GK101874352SQ20088011848
公开日2010年10月27日 申请日期2008年11月25日 优先权日2007年11月26日
发明者冈田谕志, 山本真纪子, 横川峰志, 池谷亮志 申请人:索尼公司