专利名称：一种应用于双声道音频δ-∑数模转换器的插值滤波器的制作方法
技术领域：
本发明涉及一种数字滤波器，具体涉及应用于双声道音频Δ-Σ数模转换器 (DAC)的一种占用芯片面积小的数字插值滤波器。
背景技术：
Δ-Σ DAC由三大部分组成，插值滤波器、数字调制器和开关电容滤波器组成。插 值滤波器将以奈奎斯特采样率输入的数字信号进行插值，变换成过采样的数字信号送给 Δ-Σ调制器进行处理，从而得到Δ-Σ比特流。插值滤波器对输入信号进行升采样的同 时，使得信号的镜像频率升高，这样就降低了模拟的抗镜像滤波器(开关电容滤波器)的设 计难度。这种技术是通过数字处理技术来降低对模拟电路的要求，因此数字电路尤其是实 现过采样的插值滤波器部分消耗的面积和功耗都比较大。特别是在双声道应用时，由于音 频Δ - Σ DAC是双声道应用，且两个声道要求完全同步，如果采用两个插值滤波器同时处理 两个声道可以达到同步的要求，但两个插值滤波器会使音频Δ- Σ DAC芯片面积较大。
发明内容
本发明目的是为了减小双声道音频Δ- Σ DAC中数字部分占用的芯片面积，提供 了一种双声道复用结构的插值滤波器，极大程度的节省了音频DAC芯片的面积，从而减小 生产制造成本。为了实现上述功能，本装置主要包括有第一级半带滤波器、第二级半带滤波器2 和一个级联梳状CIC(Cascaded integrator comb)滤波器和两个相似的重新排序模块组 成。本发明的技术方案如下假设左右两个声道的输入为N bit的PCM数字信号，采样速率为fs，升采样率为 128。第一级半带滤波器的作用除了要完成2倍的升采样外，要有尽量陡峭的过渡带来 滤除升采样后的带外镜像信号，同时还要对带外的镜像信号给予足够的衰减，因此需要高 阶的滤波器来实现。高阶的滤波器需要大量的乘法器和加法器，硬件消耗很大。本发明的 第一级半带滤波器仅由一个乘法器、一个累加器、一个RAM、一个ROM实现；RAM和ROM的规 格较小，占用面积很小。为了实现双声道复用，进入第一级半带滤波器前，先将两个声道的 数据拼接成2Nbit，由于两个声道的读写地址完全相同，可以共用一个RAM。经过第一级半带滤波器插值后，采样速率升为2fs，2Nbit的数据重新分配给两个 声道。为了使两个声道可以复用第二级半带滤波器，首先将两个的声道的数据按“左右左 右…”的顺序合并成一路，同时采样速率要提高1倍为4fs，延时单元加倍分别存储左右两 个声道的数据。在第二级半带滤波器中除延时单元外，其它的电路都可以被两个声道复用， 节省了芯片的面积。输入被分为奇偶两路，奇支路完成滤波运算，偶支路对输入进行延时来 抵消奇支路的群延时，达到数据对齐的效果。由于两路的输入信号完全相同，把偶支路的延时单元去掉，通过复用奇支路的延时单元即可达到偶支路与奇支路数据对齐的效果，延时 单元的数量可减少1/3。 第三级CIC滤波器也通过延时单元加倍实现两个声道的复用。在双声道复用时，由于系统中存在速率变换，每次速率变换后都会打乱变换前的 “左右左右…”的排列顺序，本发明提供了一种重新排序模块，保证以较小的硬件来完成速 率变换时的双声道复用。本发明的优点及效果提供第一级半带滤波器和第二级半带滤波器的新结构，并 且通过两个声道复用整个插值滤波器来减小硬件消耗，所占用的芯片面积大大减小，从而 降低了生产成本。
图1本发明的结构框图；图2第一级半带滤波器的电路框图；图3第二级半带滤波器的电路框图；图4CIC滤波器的电路框图；图5(a)重新排序前第二级半带滤波器升采样后的输出；图5(b)重新排序后第二级半带滤波器升采样后的输出。 图6CI C滤波器完成32倍速率变换的重新排序结构中，1.第一级半带滤波器，2.第二级半带滤波器，3. CIC滤波器，4.重新排序1 模块，5.重新排序2模块，6.拼接模块，7.排序模块，11. RAM，12. ROM，13.乘法器，14.累加 器，141.寄存器，142.加法器，143. 7位计数器，144.选择器，145.寄存器，21.第二级半带 滤波器的延时单元组，22.第二级半带滤波器的乘法器和加法器，31. CIC滤波器的加法器 组，31. CIC滤波器的减法器组，33. CIC滤波器的32倍插值器，31. CIC滤波器的延时单元组， 41. Ibit计数器，42. 2bit计数器，51. 6bit计数器。
具体实施例方式以下结合附图详细说明本发明的实施例。本发明所涉及的Δ- Σ DAC的插值滤波器包含两级半带滤波器和一级CIC滤波 器，下面分别对各级滤波器的具体实施方式
作进一步详细描述。图1是插值滤波器的结构框图，图中N表示左右两个声道的输入信号为N bit的 PCM数字信号，输入信号的采样率为fs，经插值滤波器升采样和左右两个声道复用后，输出 信号的采样率为256fs。图2给出了第一级半带滤波器1的电路框图。实施例中第一级半带滤波器1的设 计指标为过渡带为0. 4535fs 0. 5465fs,阻带衰减大于90dB。由一个75阶的半带FIR 滤波器实现。设计中考虑到音频信号的采样速率fs较低，2倍升采样后第一级半带滤波器 1的工作速率也只有2f s (96KHz)，而整个芯片的主时钟mclk为256f s (12. 288MHz)，每128 个系统主时钟周期内，第一级半带滤波器1的输入数据才更新一次，因此对于75阶的滤波 器，可以采用一个RAMll和一个R0M12以及一个乘法器13和一个累加器14实现。通过写 控制信号(写控制信号为低电平时，写有效)控制，每隔128个时钟周期，RAMll执行一次写操作，写入一个新的数据，写入数据占用ι个时钟周期；之后的127个时钟周期执行75次 的读操作在时序上绰绰有余。读出的数据分别与各自的抽头系数(存储在R0M12内)相乘
L-I
进行FIR滤波运算。L阶FIR滤波器的输出可表示为VOO = I7^h O，L为滤波器
1=0
的阶数，h(i)为抽头系数。对于输入χ (η)，需要用到X(n)X (n-1) "I(Ii-L-I)即χ (η)经过 延时后的L-I个数据，与其相对应的抽头系数h(i)相乘并求和得到滤波运算后的y (η)。将χ(η)及其经过延时后的数据x(n-i)写入RAMll中，η为当前写地址，χ (η)为当 前向RAMll中写入的数据，h(i)为与x(n-i)相对应的第i个抽头系数；n_i为RAMll的读 地址，读出的数据和相应的h(i)相乘得到滤波器的输出y (η)。因此RAMll每执行一次写运 算写入χ(η)后，在之后的75个主时钟周期内，执行75次读运算将x(n-i)读出与R0M12中 的h(i)相乘，完成75次累加后得到滤波后的输出y(n)。累加器由7位计数器143的输出 控制，当计数器143的输出大于74时，累加器14输出保持上一个状态的值不变。Rst_n为 寄存器145的复位信号，连接至写控制信号，在每次写入新数据的同时对累加器14进行清 零。在具体实现时，左右两个声道的读写地址完全相同，因此可以将两个声道的数据由拼接 模块6拼接成40bit由一片RAMll中进行读写(拼接模块6在实现时可直接将两个声道的 数据拼接在一起，不占用硬件资源)。这样应用于双声道的第一级半带滤波器1可由一个 75 X 20bit (每个抽头系数采用20bit量化)的R0M12、一个75 X 40bit (DAC的输入数据为 20bit，两个声道拼接后为40bit)的RAMll和一个乘法器13、一个累加器14实现。实施例 采用0. 18μπι的CMOS工艺，一片76X40bit的RAMll仅占用面积为208μπιΧ183μπι。由 于R0M12的规格较小，可采用查找表(LUT)结构实现，综合后面积仅为2604 μ m2，比生成的 物理模型更节省芯片面积。请参阅图3所示，第二级半带滤波器2的作用主要是完成2倍升采样并滤除镜像 信号，不需要有非常陡峭的过渡带和大的阻带衰减。实施例中选取了 19阶FIR滤波器并加 hamming窗对升余弦加以改进，可以得到旁瓣更小的效果。由于滤波器的阶数较小，采用第 一级半带滤波器1的设计方法并不能有效的减小面积。输入被分为奇偶两路，奇支路完成 滤波运算，偶支路对输入进行延时来抵消奇支路的群延时，达到数据对齐的效果。考虑到两 路的输入信号完全相同，因此本发明中把偶支路的延时单元去掉，通过复用奇支路的延时 单元即可达到偶支路与奇支路数据对齐的效果，复用后使延时单元的数量减少1/3。此外， 第一级半带滤波器1的输出在送给第二级半带滤波器2之前，先通过排序模块7将左右两 个声道的数据按“左右左右…”的顺序进行排序，相应的第二级半带滤波器2中的延时单元 组21中的延时单元个数加倍来分别存储左右两个声道的数据(每一个延时单元由单声道 应用时的Z—1加倍为Z—2来分别存储两个声道的数据，Z—2表示两个延时单元)，这样在第二 级半带滤波器2中除了延时单元组21外，其它的电路22都可以被两个声道复用，节省了芯 片的面积。第二级半带滤波器2先将输入分为奇、偶两个支路，滤波运算在低速率2fs下完成，完成滤波运算后再将奇、偶两个支路的输出合并在一起完成2倍升采样(采样速率升至 4fs)。滤波运算在低速率下完成，保证第二级半带滤波器2有较低的功耗。对于双声道复用 的速率变换，如果采用图5(a)中的常规方法将奇、偶两个支路的输出合成一路(完成2倍 的升采样)，左右两个声道的排列顺序会被打乱，“左右左右…”的顺序变成“左左右右…”，使两个声道不能保持同步。图5(b)为本发明提供的重新排序模块，可将两个声道的输出合 成一路(完成2倍的升采样)的同时保证“左右左右…”的排列顺序不被改变，从而保证两 个声道同步。重新排序由一个2bit计数器42构成选择器和4个延时单元组成，图中Z—1表 示一个延时单元。当计数器42输出为“O”时，选择输出奇支路输出延时一拍后的数据；当 计数器42输出为“ 1”时，选择奇支路输出的数据；当计数器42输出为“2”时，选择偶支路 输出延时两拍后的数据；当计数器42输出为“3”时，选择偶支路输出延时一拍后的数据。请参阅图4所示，三级CIC滤波器3也通过延时单元加倍实现两个声道的复用。减 法器31和加法器32可以被两个声道复用，延时单元组34中的每个延时单元τγ加倍为Ζ_2 来分别存储两个声道的数据(Ζ_2表示两个延时单元)。32倍插值33是通过高倍时钟采低 速数据完成，不需要专门的硬件来实现，不占用硬件资源。
请参阅图6所示，与第二级半带滤波器2类似，CIC滤波器3完成32倍速率变换 后需要通过重新排序保持两个声道同步。重新排序2模块5与重新排序1模块4的结构类 似，6bit计数器51进行计数，按照0 31和32 63分为两组当6bit计数器51的输出 为0 31内的偶数时选择输入延时一拍后的数据，当6bit计数器51的输出为0 31内 的奇数时直接选择输入数据，当6bit计数器51的输出为32 63内的偶数时选择输入延 时两拍后的数据，当6bit计数器51的输出为32 63内的奇数时选择输入延时一拍后的 数据，即可使用最少的硬件资源完成两个声道的复用。
权利要求
一种应用于双声道音频Δ-∑数模转换器的插值滤波器，包括第一级半带滤波器(1)、第二级半带滤波器(2)、CIC滤波器(3)、重新排序模块一(4)、重新排序模块二(5)、拼接模块(6)和排序模块(7)；其特征在于所述的第一级半带滤波器(1)由一个乘法器(13)和一个累加器(14)实现，输入数据存储在RAM(11)中，L个抽头系数存储在ROM(12)中，RAM(11)每执行完一次写操作后，执行L次读操作，读出的数据依次与ROM(12)中的抽头系数相乘后并累加，完成滤波运算；通过复位信号，在每次写入新数据的同时对累加器进行清零；所述的拼接模块(6)将两个通道的数据拼接在一起，使两个声道可共享一片RAM(11)；所述的第二级半带滤波器(2)把偶支路的延时单元去掉，通过复用奇支路的延时单元使偶支路与奇支路数据对齐；先通过排序模块(7)将左右两个声道的数据按“左右左右...”的顺序进行排序，同时将延时单元加倍分别存储左右两个声道的数据，除延时单元外，其它的电路都可以被两个声道复用；所述的第二级半带滤波器(2)，重新排序模块一(4)通过完成2倍的升采样将两个声道的输出合成一路的同时保证“左右左右...”的排列顺序不被改变，从而保证两个声道同步；所述的CIC滤波器(3)，用加倍的延时单元分别存储左右两个声道的数据，除延时单元外，其它的电路都可以被两个声道复用；重新排序模块二(5)在32倍升采样后，对两个声道的输出数据进行重新排序。
2.根据权利要求1所述的一种应用于双声道音频Σ数模转换器的插值滤波器，其 特征在于所述的第一级半带滤波器(1)过渡带为0. 4535fs 0. 5465fs,阻带衰减大于 90dB,工作速率为2fs，由一个75阶的半带FIR滤波器实现。
3.根据权利要求1所述的一种应用于双声道音频Σ数模转换器的插值滤波器，其 特征在于所述的第二级半带滤波器(2)先将输入分为奇、偶两个支路，滤波运算在低速率 2fs下完成，完成滤波运算后再将奇、偶两个支路的输出合并在一起完成2倍升采样。
4.根据权利要求1所述的一种应用于双声道音频Σ数模转换器的插值滤波器，其 特征在于所述的CIC滤波器(3)通过延时单元加倍实现两个声道的复用，减法器(31)和 加法器(32)被两个声道复用，延时单元组(34)中的每个延时单元分别存储两个声道的数 据。
全文摘要
本发明一种应用于双声道音频Δ-∑数模转换器的插值滤波器，主要包含两级半带滤波器、一级CIC滤波器和两个重新排序模块。第一级半带滤波器仅由一个乘法器、一个累加器、一个RAM、一个ROM实现，占用面积很小。第二级半带滤波器采用偶支路复用奇支路的延时单元的结构，使延时单元的数量减少1/3。第二级半带滤波器和CIC滤波器采用双声道复用的结构，除了延时单元外，其它的电路都可以被两个声道复用。重新排序模块在每次采样速率变化后，对两个声道的输出数据进行重新排序，保障可使用最少的硬件资源完成两个声道的复用。本发明提供的结构极大程度的节省了音频DAC芯片的面积，从而减小生产制造成本。
文档编号H03M1/66GK101820287SQ200910089840
公开日2010年9月1日 申请日期2009年7月24日 优先权日2009年7月24日
发明者丁南菁, 刘素娟, 张特, 杨玥, 陈建新 申请人:北京工业大学