专利名称：模数转换器的制作方法
技术领域：
本发明，,及一种模数转换器。本发明特别涉及流水线(pipeline)型 及循环(cyclic)型的模数转换器。
背景技术：
近年来，移动电话等移动机器上，逐渐搭载了图像拍摄功能、图像再 生功能、动画摄影功能、及动画再生功能等各种各样的附加功能。随之而 来的是，对模数转换器(以下，称"AD转换器")的小型化和省电化的 要求也越来越高。作为这种AD转换器的规格，公知的有构成为循环型的 循环AD转换器(例如，参照专利文献l)。
图1表示现有的循环AD转换器的一例。在此AD转换器中，通过第 一开关SW1输入的模拟信号Vin，由采样保持电路11采样保持为与输入 信号等同的模拟信号的同时，通过AD转换电路12转换为数字值。首先， 取出高4位。由AD转换电路12转换得到的数字值，由DA转换电路13 转换为模拟值。减法电路14，从采样保持电路11中采样保持着的输入模 拟信号Vin中，将从DA转换电路13输入的模拟信号减去。减法电路14 的输出模拟信号，由第二放大电路15放大。放大后的模拟信号，通过第 二开关SW2反馈给采样保持电路11及AD转换电路12。由于从第二次循 环开始是取出3位，因此第二放大电路15，将输入信号放大8倍。通过将 此循环处理反复，获得10位的数字值。
上述的循环AD转换器和多级流水线型的AD转换器，在取出高位后 将与其对应的模拟信号减去。从而，必须根据后段AD转换电路要取出的 位数，将减法计算后的模拟信号放大。
6再有，在专利文献l中，公开了由包含循环型的转换部分的2段构成
的AD转换器。在专利文献l的第一图的循环型AD转换部分中，由于并 联型A / D转换器AD2进行3位的转换，因此在向并联型AD转换器AD2 进行下次输入前，必须以8倍这种较高的放大率将信号放大。由于与并联 型A / D转换器AD2并联设置的采样保持电路S / H3没有将信号放大， 因此必须用减法电路SUB2及采样保持电路S / H4放大8倍。
在上述专利文献l的第一图中，在前级段上设有采样保持电路S/H1 及具备放大功能的减法电路SUB1，在后级段上设有采样保持电路S / H3、 采样保持电路S / H4及具备放大功能的减法电路SUB2。.这里，采样保持 电路S / Hl及采样保持电路S / H3的增益，总共为1倍。此时，假定在 采样保持电路S/H1与采样保持电路S/H3中，使用同样的电路。
然而，放大电路中存在GB积(Gain Bandwidth product:增益带宽积) 的界限。即，若要获得较高的放大率将会降低放大电路的工作频率，难以 高速工作。特别是在循环型中，由于需要高于整体转换速度的工作速度， 因此放大电路妨碍了 AD转换器整体的高速化。另一方面，放大电路中存在输出电压范围，若使用这种输出电压范围、 或放大后可能产生偏差的这种范围中的输入电压，放大后的输出电压中会 产生偏差。从而，为了不产生增益误差，就得使用一定范围的输入电压， 因此难以使用低电压。
在上述图1所示的AD转换电路这种分为多次进行AD转换的电路中， 一般来说随着从高位开始进行的AD转换，对输入的模拟信号的要求精度 逐渐降低。从而，当在包含采样保持电路的、具有相同增益的放大电路中 使用相同的电路时，由于在其他的放大电路中也照搬使用与最要求精度的 放大电路相同的电路，因此就会变成超规格的设计。
专利文献特开平4 —26229号公报。
发明内容
本发明正是鉴于此状况所进行的发明，其目的在于实现AD转换器的 高速化。
本发明的另一目的在于实现循环型的AD转换器高速化。本发明的又一 目的在于同时实现循环型的AD转换器的高速化和低电压化这两个目标。
本发明的再一 目的在于避免超规格设计，提高AD转换器的设计效率。
本发明的第一技术方案，提供一种模数转换器，具有AD转换电路，其将输入模拟信号转换为规定位数的数字值；DA转换电路，其将AD转换电路的输出转换为模拟信号；第一放大电路，其与AD转换电路并联设置，将输入模拟信号以规定放大率进行放大；减法电路，其从第一放大电路的输出中，将以与第一放大电路进行放大的放大率实质相同的放大率进行放大的DA转换电路的输出减去；以及第二放大电路，其将减法电路的输出放大，并反馈到AD转换电路及第一放大电路的输入；生成所述DA转换电路的参考电位的基准电压范围、和生成所述AD转换电路的参考电位的基准电压范围之比，根据所述规定的放大率来设定。
在用AD转换电路输出规定位的数字值的期间，用第一放大电路将输入模拟信号以规定的放大率进行放大。将DA转换电路的输出，以第一放大电路的放大率放大，并从第一放大电路的输出中减去。第二放大电路，放大减法电路的输出，并反馈到AD转换电路及第一放大电路。这样，通过将用于循环型AD转换器中的第二循环以后的处理的模拟信号的放大，也由相当于现有的采样保持电路的第一放大电路实现，能够降低第二放大电路的放大率，从而能够令AD转换器整体高速化。
也可以在由AD转换电路及DA转换电路构成的部分中，以与第一放大电路进行放大的放大率实质相同的放大率进行放大。通过调整DA转换电路的基准电压范围和AD转换电路的基准电压范围之比，可以生成对应第一放大电路的放大率的DA转换电路的输出模拟信号。
减法电路及第二放大电路也可以为一体化的减法放大电路； 一体化的减法放大电路，以与第一放大电路进行放大的放大率实质相同的放大率，对AD转换电路的输出进行放大，并从第一放大电路的输出中进行减法放大。再有， 一体化的减法放大电路也可以包含运算放大电路；在运算放大电路中，连接有输入第一放大电路的输出的第一端子、和输入DA转换电路的输出的第二端子；第二端子和DA转换电路之间连接的电容、与第一端子和第一放大电路之间连接的电容之比，根据规定的放大率来设定。在减法放大电路中通过对DA转换电路的输出进行调整，能够生成对
应第一放大电路的放大率的DA转换电路的输出模拟信号。
本发明的第二技术方案，提供一种模数转换器，具有AD转换电路，其将输入模拟信号转换为规定位数的数字值；DA转换电路，其将AD转换电路的输出转换为模拟信号；第一放大电路，其与AD转换电路并联设置，将输入模拟信号以第一放大率进行放大；减法电路，其从第一放大电路的输出中，减去以与第一放大电路进行放大的放大率实质相同的放大率进行放大的DA转换电路的输出；以及第二放大电路，其将减法电路的输出以第二放大率放大，并反馈到AD转换电路。第一放大率及第二放大率的合计放大率，满足必要放大率；第一放大率的值为大于1的值，并且在第二放大率的值以下。例如，第一放大率的值，为第二放大率的值的1/2以下的值。
依据该技术方案，通过在构成循环型AD转换部分的2个放大电路内，将输入侧的放大电路的放大率设走为大于1的值，能够降低减法计算后的放大电路的放大率，从而提高此放大电路的速度。因此，能够令AD转换器整体高速化。同时，通过将输入侧的放大电路的放大率设定在减法计算后的放大电路的放大率以下，能够扩大输入侧的放大电路的输入电压范围，能够实现向此放大电路中输入的信号的低电压化。因此，能够令AD转换器整体低电压化。
优选第一放大率的值，为在第一放大电路中将期望的输入电压范围的全部输入信号收纳于输出电压范围中的最大值；第二放大率的值，为满足必要放大率的剩余的值。对于使用期望的低电压信号，可将最高速化的放大率设定于2个放大电路中。因此，能够令AD转换器整体高速化和低电压化。
在上述第二技术方案的模数转换器中，模数转换器是由多个级段构成的流水线型的模数转换器；多个级段中的至少一个级段包含上述模数转换器的循环型的级段。
这样，提高设计为流水线型，可以将高位的转换精度提高，并且能使循环部分提高速度，从而能够令AD转换器整体高速化。另外，通过确保循环部分的输入侧的放大电路的输入电压范围，能够令AD转换器整体低电压化。
第一放大率的值也可以为2。这样，将DA转换电路的输出也放大2倍，这2倍的放大能够比较容易地实现。例如，只要AD转换电路采用单极性输入，DA转换电路采用差动输出即可。AD转换电路和DA转换电路的基准电压范围之比为1:2，而没有必要生成额外的基准电压。
本发明的第三技术方案，提供一种模数转换器，具有AD转换电路，其将输入模拟信号转换为规定位数的数字值；DA转换电路，其将AD转换电路的输出转换为模拟信号；第一放大电路，其与AD转换电路并联设置，将输入模拟信号以第一放大率进行放大；减法电路，其从第一放大电路的输出中，减去以与第一放大电路进行放大的放大率实质相同的放大率放大的DA转换电路的输出；以及第二放大电路，将减法电路的输出以第二放大率放大，并反馈到AD转换电路。第一放大率及第二放大率的合计放大率，满足必要放大率；将第一放大率设定为与第二放大率的值接近的值。例如，第一放大率的值和第二放大率的值之间的关系为1/2以上2以下的关系。
依据该技术方案，若令构成循环型AD转换部分的2个放大电路的放大率接近，就可不使用必须有较大放大率的放大电路。因此，根据上述GB积的关系能够提高工作频率，从而提高放大电路的速度。因此，能够令AD转换器整体速度提高。另外，由于放大电路中使用的放大用单位电容值变得接近，也能提高电容的布局平衡性。
第一放大率的值与第二放大率的值也可以为实质相同的值。通过令其为实际相同的值，能够令2者搭配的放大电路的放大速度达到最高速，从而能令AD转换器整体达到最高速。另外，能够使用相同规格的放大电路，可以简化设计，提高效率。
在上述第三技术方案的模数转换器中，模数转换器是由多个级段构成的流水线型的模数转换器；多个级段中的至少一个级段包含上述模数转换器的循环型的级段。
这样，通过设计为流水线型，可以将高位的转换精度提高，而且能使循环部分提高速度，从而令AD转换器整体高速化。
第一放大率的值也可以为2。这样，将DA转换电路的输出也放大2倍，此2倍的放大比较容易实现。例如，只要在AD转换电路中采用单极
性输入，在DA转换电路中采用差动输出即可。AD转换电路和DA转换电路的基准电压之比为1:2，没有必要生成额外的基准电压。
本发明的第四技术方案，提供一种模数转换器，将输入的模拟信号分为多次转换为多位的数字信号，具有多个放大电路，该多个放大电路内，具有实质相同的放大率的2个以上放大电路，其电路常数及电路结构的至少一方不同。
分为多次转换为多位的数字信号的流水线型或循环型或二者混合型的模数转换器的多个放大电路，并不要求统一的精度。对接近高位部分进行放大的放大电路要求较高的精度；越接近低位在精度上的要求也就越松。依据该技术方案，即使在具有实质相同的放大率的放大率之间，由于对不同规格的电路常数及电路结构的至少一方进行选择，能够提高要求高精度的放大电路的电路常数及电路结构的至少一方的规格；降低不太要求精度的放大电路的电路常数及电路结构的至少一方的规格。从而，能够在确保精度的前提下尽可能实现省电和小面积化，并能对AD转换器整体进行有效设计。再者，所谓"实质相同的放大率"，包含虽然在放大电路等的理想性能上设计规格相同，但在实际上性能上的放大率有所差别的情况。再者，所谓"放大电路"，也包含l倍放大率、即采样保持电路。
优选，输入模拟信号最初输入的放大电路的电路常数及电路结构的至少一方，比其他放大电路的电路常数及电路结构的至少一方具有更高的规格。这样，能提高处理最大信号的放大电路的精度。再有，也可以按输入模拟信号在多个放大电路上传递的先后顺序，让该多个放大电路在电路常数及电路结构的至少一方上具有由高到低的规格。这样，随着从高位变换向低位变换的转移，对放大电路的精度要求也逐渐降低，从而提高设计效率。再者，所谓"高的规格"，包含提高放大电路的精度和速度等性能。
也可以是，多个放大电路包含运算放大器作为构成元件；运算放大器的电路结构，在具有实质相同的放大率的放大电路中各不相同。通过对构成运算放大器的晶体管数量、其连接方式、各晶体管的规格、电源电压等，可对放大电路的精度进行调节，从而实现将AD转换器整体设计得高效。
多个放大电路由开关电容运算放大器构成；开关电容运算放大器包含运算放大器、与该运算放大器的输入端子连接的1个以上的第一电容、以及在运算放大器的输入端子和输出端子间连接的1个以上的第二电容；第一电容及第二电容的电容值，在具有实质相同的放大率的放大电路中各不相同。若增大作为开关电容运算放大器的电路常数的第一电容及第二电容的电容值，则能降低由于第一电容的前段开关的电阻成分产生的热噪声。通过将第一电容及第二电容的电容值按各放大电路任意调整，可将
AD转换器整体设计得高效。再者，所谓"第一电容"及"第二电容"，
也可分别由多个电容构成。
也可以是，具有多个将输入的模拟信号转换为规定位数的数字值的级
段；多个级段内的1个以上的级段，包含多个放大电路之中的1个放大电路；l个放大电路，对输入的模拟信号、与将自身级段的转换数字值转换成模拟值之后的信号之差进行放大，并反馈到自身级段的输入中。这样，通过对由具备单级放大的循环级段的多个级段构成的流水线型AD转换器
的放大电路的电路常数及电路结构的至少一方任意选择，能够将AD转换器整体设计得高效。
也可以是，具有多个将输入的模拟信号转换为规定位数的数字值的级段；多个级段内的l个以上的级段，包含多个放大电路之中的2个放大电路；2个放大电路之中的第一放大电路，将输入的模拟信号以规定的放大率进行放大；2个放大电路之中的第二放大电路，将第一放大电路的输出模拟信号、与按实质相同于规定的放大率之放大率进行放大并将自身级段的转换数字值转换成模拟值之后的信号之间的差值，以规定的放大率进行放大，并反馈到自身级段的输入中。这样，通过对由具备两级放大的循环级段的多个级段构成的流水线型AD转换器的放大电路的电路常数级电路结构的至少一方任意选择，能够将AD转换器整体设计得高效。另外，所谓"第一放大电路"，包含l倍放大率、即采样保持电路。
也可以是，模数转换电路具有将输入的模拟信号转换为规定位数的数字值的AD转换电路、和将AD转换电路的输出转换为模拟信号的DA转换电路；多个放大电路之中的第一放大电路，将输入的模拟信号以规定的放大率进行放大；多个放大电路之中的第二放大电路，将第一放大电路的输出模拟信号、与按实质相同于规定的放大率之放大率进行的DA转换电路的输出模拟信号之间的差值，以规定的放大率进行放大，并输出给
AD转换电路及第一放大电路。这样，通过对循环型AD转换器的放大电路的电路常数级电路结构的至少一方任意选择，能够将AD转换器整体设计得高效。另外，所谓"第一放大电路"，包含l倍放大率、即采样保持电路。
再者，将以上构成要素的任意组合、及本发明的构成要素和表现，在方法、装置、系统等之间相互置换，也可以作为本发明的实施方式。
图1表示现有的循环型AD转换器的结构的图。图2表示第一实施方式中的流水线型、及循环型AD转换器的一部分结构的图。
图3表示第一实施方式中的循环型AD转换器的结构的图。图4表示第一实施方式的第一实施例中的AD转换电路及DA转换电路的结构的图。
图5表示第一实施方式的第二实施例中的减法放大电路的结构的图。图6表示第一实施方式的第二实施例中的减法放大电路的动作过程的时序图。
图7表示第二实施方式的第一实施例中的AD转换器的结构的图。图8表示当第二实施方式中的放大电路的输出电压范围不够宽时，与
输入电压相应的输出电压的特性的图。
图9表示第二实施方式的第二实施例中的AD转换器的结构的图。图IO表示第二实施方式的第三实施例中的AD转换器的结构的图。图ll表示第三实施方式的第一实施例中的AD转换器的结构的图。图12表示第三实施方式的第一实施例中的AD转换器的结构用另一
个设定值例的图。
图13表示第三实施方式的第二实施例中的AD转换器的结构的图。图14表示第三实施方式的第三实施例中的AD转换器的结构的图。图15表示第四实施方式的第一实施例中的AD转换器的结构的图。图16表示第四实施方式的第一实施例中的AD转换器的动作过程的
13时序图。
图17表示第四实施方式中的单端开关电容运算放大器的结构的图。 图18为，用于对第四实施方式中的开关电容运算放大器的动作进行 说明的时序图。
图19表示第四实施方式中的单端中的运算放大器的差动放大部分的 等价电路的图。
图20表示第四实施方式中的完全差动方式的开关电容运算放大器的
结构的图。
图21表示第四实施方式中的完全差动方式中的运算放大器的差动放
大部分的等价电路的图。
图22表示第四实施方式中的单端中的运算放大器的差动放大部分的 等价电路的第一变形例的图。
图23表示第四实施方式中的单端中的运算放大器的差动放大部分的 等价电路的第二变形例的图。
图24表示第四实施方式的第二实施例中的AD转换器的结构的图。
具体实施例方式
(第一实施方式)
首先，对本发明的第一实施方式的基本概念进行说明。图2表示用于 对本发明第一实施方式的基本概念进行说明的基本电路图。该基本电路， 为表示循环型及流水线型AD转换器的一部分的电路。输入模拟信号，被 输入到放大电路11及AD转换电路12中。AD转换电路12，将输入的模 拟信号转换为规定位数的数字值后，输出到图中未表示的编码装置中。AD 转换电路12中，设定有多个参考电位。参考电位的设定数，根据输出的 位数不同而不同。
DA转换电路13，将从AD转换电路12输出的规定位的数字值转换 为模拟信号。放大电路ll，将输入的模拟信号采样保持后进行放大。该放 大率为a倍。这里，令a为大于1的值。减法电路14，从放大电路11的输 出中，将DA转换电路13的输出减去。这里，放大电路ll的输出，为输 入模拟信号的a倍。与此对应，DA转换电路13的输出也必须放大cc倍。这样，就生成了去除掉了用AD转换电路12输出的位成分的模拟信号。
放大a倍的具体结构，在后文详述。
这样，能向在图中未表示的后段的放大电路和AD转换电路中，送去 将去除了用AD转换电路12输出的位成分的模拟信号放大后的信号。从 而，能够减轻后续的处理。另外，在循环型中，也能减小图中未表示的反 馈电路中的放大电路的放大率。
图3表示使用图2所示的基本结构电路的循环型的AD转换器的一个 构成例的图。输入模拟信号Vin，通过第一开关SW1输入到第一放大电路 11及AD转换电路12中。这里，输入模拟信号Vin中，包含作为前段或 者后段的各单元的输出信号的模拟信号。AD转换电路12，将输入的模拟 信号转换为最大4位的数字值后，输出到图中未表示的编码器中。第一次 循环，输出高4位(D9 D6)。
DA转换电路13，将从AD转换电路12输出的最大4位的数字值转 换为模拟信号。第一放大电路11，将输入的模拟信号Vin采样保持后进行 放大。该放大率为2倍。减法电路14，从第一放大电路11的输出中，将 DA转换电路13的输出减去。这样，生成去除了高4位成分的模拟信号。 这里，第一放大电路11的输出为输入模拟信号Vin的2倍。与此对应， 必须令DA转换电路13的输出也放大2倍。放大2倍的具体结构，在后 文详述。再者，当用第一放大电路11以2倍以外的放大率进行放大时， 也使DA转换电路13的输出与该放大率对应。
第二放大电路15，将减法电路14的输出以4倍的放大率进行放大。 然后，将输出通过第二开关SW2反馈给第一放大电路11及AD转换电路 12。若以AD转换电路12的参考电位相同为前提，为了在第二次循环中 取出3位(D5 D3)，必须将去除高4位成分之后的模拟信号实际上扩 大为8 (2的3次方)倍。因此，通过第一放大电路l (X2)及第二放大 电路15 (X4)实际扩大为8倍。
AD转换电路12，在第二次循环中将3位(D5 D3)输出给图中未 表示的编码器。DA转换电路13，将从AD转换电路12输出的3位(D5 D3)数字值转换为模拟信号。以下，与第一次循环的处理相同反复。
归纳一下，在第一阶段，第一开关SW1为导通、第二开关SW2为关断，AD转换电路12，生成最后要转换出的10位的高位第1 4位的值 (D9 D6)。第二、 3阶段中，第一开关SW1为关断、第二开关SW2为 导通，并生成10位中的从最高位开始的第5 7位的值(D5 D3)、和 第8 10位的值(D2 D0)。
再者，若在第二次循环以后AD转换电路12每2位进行输出，就必 须再有l次循环。此时，第一放大电路11及第二放大电路15，就不是合 计放大8倍而是合计放大4倍。
在上述的说明中，虽然对减法电路14及第二放大电路15单独进行了 说明，但也可使用具备减法功能的减法放大电路16以代之。这样，能够 令电路简化。另外如后文所述，能够对来自第一放大电路11的输出、与 来自DA转换电路13的输出之比进行调整。 (第一实施方式的第一实施例)
下面，对将DA转换电路的输出扩大a倍的方法进行说明。图4表示 图2、 3所示的AD转换器中的AD转换电路以及DA转换电路的电路图。 AD转换电路12，为全并列比较、即快闪(flash)方式。AD转换电路12， 具备n个电阻R和1个电阻Rx、及n个电压比较元件Dl Dn。电压比较 元件Dl Dn的输出，被输入到DA转换电路13及图中未表示的编码器 中。
电阻Rl n及电阻Rx，串联连接于施有高电位侧基准电压VRT的高 电位侧节点、与施有低电位侧基准电压VRB的低电位侧节点N32之间。 这里，将低电位侧节点N32和高电位侧节点N31之间的n个电阻Rl Rn 中夹着的、以及最低位的电阻R1和低电位侧节点N32中夹着的各个节点 N41 N4n的电位，分别设定为参考电位VR (1) VR (n)。电阻R1 Rn，具有相同的阻值，并生成等间隔的参考电位VR (1) VR (n)。
AD转换电路12由于是单一输入，其基准电压范围也是单一的(高电 位侧基准电压VRT—低电位侧基准电压VRB)。由于DA转换电路13为 差动输出，其基准电压范围，是将I高电位侧基准电压VRT—低电位侧基 准电压VRB I 、与I低电位侧基准电压VRB —高电位侧基准电压VRT | 合在一起的。从而，即使在没有连接电阻Rx的状态下，若像这样只令AD 转换电路12为单一输入，采用差动结构的DA转换电路13的基准电压范围，也能设置为AD转换电路12的基准电压范围的2倍。
电阻Rx，为用于对高电位侧基准电压VRT进行降压的电阻。若想将 DA转换电路13的输出放大4倍，就要将高电位侧基准电压VRT降压到 1/2。此时，设定电阻Rl Rn的合成电阻值、与电阻Rx的阻值相等。 若想将DA转换电路13的输出放大8倍，就要将高电位侧基准电压VRT 降压为1/4。另外，若令电阻Rx为可变电阻，就能对AD转换电路12 的基准电压范围进行任意变更。以上，是令AD转换电路12为单一输入、 DA转换电路13为差动输入的情况的示例。当然，令这二者都为单一、或 者差动输入的情况，也能应用电阻Rx。此时，由于插入电阻Rx， DA转 换电路13的基准电压范围就不是4倍、8倍的放大率，而分别是2倍、4 倍。
向各电压比较元件Dl Dn的同相输入端中，输入模拟信号Vin。另 夕卜，向各电压比较元件Dl Dn的反相输入端中，施与各个节点N41 N4n 的参考电位VR (1) VR (n)。
这样，各电压比较单元Dl Dn的输出信号VDl VDn，分别当模拟 信号Vin比参考电位VR (1) VR (n)高时变为高电平，分别当模拟信 号Vin比参考电位VR (1) VR (n)低时变为低电平。
图中未表示的编码器，将各电压比较单元Dl Dn的输出信号VD1 VDn进行编码，并输出与电压比较单元Dl Dn的个数对应的位数的数字 信号Dout。
DA转换电路13，为电容阵列式DA转换电路。DA转换电路13，由 阵列状连接的各n个正侧VRT开关El En、负侧VRT开关Fl Fn、正 侧VRB开关Gl Gn、负侧VRB开关Hl Hn、 n个正侧电容Bl Bn、 及n个负侧电容Cl Cn构成。
正侧电容Bl Bn、负侧电容Cl Cn，全都具有相同的电容值c。从 正侧电容Bl Bn—个端子(以下，称作输出端子)输出差动正侧输出电 压VDA ( + )。从负侧电容Cl Cn—个端子(以下，称作输出端子)输 出差动负侧输出电压VDA (—)。再者，正侧电容Bl Bn，负侧电容 Cl Cn的另一个端子称作输入端子。
正侧VRT开关El En的一个端子与高电位侧节点N31连接，另一个端子与正侧电容Bl Bn的输入端子连接。负侧VRT开关Fl Fn的一 个端子与高电位侧节点N31连接，另一个端子与负侧电容Cl Cn的输入 端子连接。正侧VRB开关Gl Gn的一个端子与低电位侧节点N32连接， 另一个端子与正侧电容Bl Bn的输入端子连接。负侧VRB开关Hl Hn 的一个端子与低电位侧节点N32连接，另一个端子与负侧电容Cl Cn的 输入端子连接。
正侧VRT开关El En、负侧VRT开关Fl Fn、正侧VRB开关Gl Gn、负侧VRB开关Hl Hn，分别由同一型号的开关构成4连开关。例 如，正侧VRT开关E1、负侧VRT开关F1、正侧VRB开关G1、负侧VRB 开关H1为一连；正侧VRT开关En、负侧VRT开关Fn、正侧VRB开关 Gn、负侧VRB开关Hn也为一连。然后，正侧VRT开关El En、负侧 VRT开关Fl Fn、正侧VRB开关Gl Gn、负侧VRB开关Hl Hn，分 别根据各电压比较元件Dl Dn的输出电平进行导通关断(on/off)动作。 例如，当电压比较元件Dn的输出为高电平时，正侧VRT开关En、负侧 VRB开关Hn导通，正侧VRB开关Gn，负侧VRT开关Fn关断。相反， 当电压比较元件Dn的输出为低电平时，正侧VRT开关En、负侧VRB开 关Hn关断，正侧VRB开关Gn，负侧VRT开关Fn导通。
下面，对DA转换电路13的动作进行说明。在初始条件下，各正侧 电容Bl Bn、各负侧电容Cl Cn的输入端子及输出端子的电位实际上 全部为0V。正侧VRT开关El En、负侧VRT开关Fl Fn、正侧VRB 开关Gl Gn、负侧VRB开关Hl Hn，全部为关断状态。从而，在初始 条件下，全部的正侧电容Bl Bn、负侧电容Cl Cn中蓄积的电荷Ql二 0。
这里，当n个电压比较单元Dl Dn之中m个输出为高电平时，正侧 VRT开关El En之中有m个导通、(n—m)个关断，正侧VRB开关 Gl Gn之中(n_m)个导通、m个关断。根据此正侧VRT开关El En、 正侧VRB开关Gl Gn的导通关断动作，所有的正侧电容Bl Bn中蓄积 的电荷Q2如下式(Al)所示。
Q2=m{VRT—VDA ( + ) }c+ (n—m) {VRB—VDA ( + ) }c... (Al) 根据电荷守恒定律，Q1=Q2。从而，模拟信号VDA ( + )，如下式
18(A2)所示。
VDA ( + ) =VRB+m (VRT—VRB) /n …(A2) 另一方面，当n个电压比较单元Dl Dn之中m个输出为高电平时， 负侧VRB开关Hl Hn之中有m个导通、(n—m)个关断，负侧VRT 开关Fl Fn之中(n—m)个导通、m个关断。根据此负侧VRB开关Hl Hn、负侧VRT开关Fl Fn的导通关断动作，所有的负侧电容Cl Cn中 蓄积的电荷Q3如下式(A3)所示。
Q3= (n—m) {VRT—VDA ( — ) }c+m{VRB — VDA ( — ) 〉c…(A3) 根据电荷守恒定律，Q1=Q3。从而，模拟信号VDA ( — )，如下式 (A4)所示。
VDA ( —) 二VRT—m (VRT—VRB) /n …(A4) 从而，根据上式(A2) 、 (A4)，差动模拟信号VDA如下式(A5) 所示。
VDA=VDA ( + ) +VDA ( — )
=VRB—VRT+2m (VRT—VRB) /n …(A5)
这样，通过将提供给AD转换电路12的基准电压范围(VRT— (由 电阻Rx产生的压降部分)一VRB}、与提供给DA转换电路13的基准电 压范围{ I VRT—VRB i } X2设定为规定的比率，就能将DA转换电路 13的输出以规定的倍率进行放大。这里，当AD转换电路12为单一输入、 DA转换电路13为差动输入时，即使不连接电阻Rx也能获得2倍的放大 率。还有，连接电阻Rx能够对AD转换电路12的基准电压进行变更。另 外，在DA转换电路13中，若连接图中未表示的电阻，也能对DA转换 电路13的基准电压进行变更。这样，由于能够对AD转换电路12及DA 转换电路13的任何一个基准电压范围进行任意变更，因此能够对这两者 的基准电压范围之比进行任意设定。通过设定此基准电压之比，能够对应 第一放大电路11的放大率，对DA转换电路13的输出进行放大。 (第一实施方式的第二实施例)
第一实施方式的第二实施例为，将提供给AD转换电路12的基准电 压范围和提供给DA转换电路13的基准电压范围保持为相同、并在减法 放大电路16中将DA转换电路13的输出放大a倍的示例。图5表示减法
19放大电路的电路图。另外，图5为，用于对减法放大电路的动作进行说明 的时序图。减法放大电路16，为完全差动方式的减法放大电路。
图5中，运算放大电路20的同相输入端与+输入侧节点Na连接，反 相输入端子与一输入侧节点Nb连接。另外，运算放大电路20的反相输出 端子，与+输出侧节点N01连接，同时还通过+侧的反馈电容2a与同相 输入端子连接。同相输出端子，与一输出侧节点N02连接，同时还通过 一侧的反馈电容2b与反相输入端连接。
十输入侧节点Na通过第三开关SW11与自动零(auto zero)电位连 接， 一输入测节点Nb通过第四开关SW12与自动零电位连接。另外，+ 输入侧节点Na，通过+ Vin用电容3a与+ Vin节点N11连接、并且通过 屮VDA用电容4a与+VDA节点N12连接。 一输入侧节点Nb，通过一Vin 用电容3b与一Vin节点N21连接、并且通过一VDA用电容4b与一VDA 节点N22连接。第五开关SW13、第六开关SW14，以与第三开关SWll、 第四开关SW12相同的时刻进行动作。再者，第三开关SWll及第五开关 SW13也可不与自动零电位连接，而用与+输入侧节点Na和+输出侧节 点NOl连接的开关代之。对于第四开关SW12及第六开关SW14来说也 是同样的。
向+Vin节点N11中输入从Vin ( + )变为Va的电压，向+VDA节 点N12中输入从Vb变为VDA( + )的电压。向一Vin节点N21中输入从 Vin( — )变为Va的电压，向一VDA节点N22中输入从Vb变为VDA( — ) 的电压。Va、 Vb为任意设定的电压。从+输出侧节点N01输出电压Vout (+ )，从一输出侧节点N02输出电压Vout (—)。屮输出侧节点NOl、 —输出侧节点N02之间的差分电压Vout如下式(A6)所示。 Vout二Vout ( + ) —Vout (—) …(A6)
接下来，参照图6对图5的减法放大电路的动作进行说明。这里，分 别设反馈电容2a、 2b的电容值为C、分别设Vin用电容3a、 3b的电容值 为KC。分别设VDA用电容4a、 4b的电容值为XKC。 K为常数。X为可 任意设定的变量。另外，设自动零用电位为Vag。
首先，令第三 第六开关SW11 SW14为导通。然后，向+Vin节点 Nil输入电压Vin ( + )，向+VDA节点N12输入设定电压Vb，向一Vin节点N21输入电压Vin (_)，向一VDA节点N22输入设定电压Vb。 + 输出侧节点NOl、 一输出侧节点N02为自动零电位Vag。此时，+输入 侧节点Na的电荷QAA如下式(A7)所示。
QAA= {Vag—Vin ( + ) } KC+ (Vag—Vb) XKC…(A7) 另外，一输入侧节点Nb的电荷QAB如下式(A8)所示。 QAB二 (Vag—Vin ( — ) } KC+ (Vag—Vb) XKC…(A8) 然后，令第三 第六开关SW11 SW14为关断。然后，向+Vin节点 Nll输入设定电压Va，向+VDA节点N12输入电压VDA ( + )，向_ Vin节点N21输入设定电压Va，向一VDA节点N22输入电压VDA ( — )。 令+输出侧节点NOl、一输出侧节点N02的电压分别为Vout ( + )及 Vout (—)。此时，十输入侧节点Na的电荷QBA如下式(A9)所示。 QBA= (Vag—Va)KC屮{Vag—VDA( + )} XKC + {Vag—Vout ( + ) }C
…(A9)
另外， 一输入侧节点Nb的电荷QBB如下式(A10)所示。 QBB 二 ( Vag—Va) KC + {Vag—VDA ( — )} XKC + {Vag—Vout ( — )} C
…(A10)
由于+输入侧节点Na、一输入侧节点Nb中没有电荷逃出的路径，因 此根据电荷守恒定律就有QAA:QBA及QAB:QBB，下式(All)、 (A12)成立。
Vout ( +) = Vag+ {Vin ( + ) —VDA ( + ) X—Va+VbX}K ."(All) Vout ( — ) = Vag+ {Vin(— ) 一VDA( — )X—Va+VbX}K ... (A12) 从而，电压差Vout如下式(A13)所示。 Vout = Vout ( + ) —Vout ( — )
={Vin ( + ) _VDA ( + ) X—Va+VbX}K—{Vin ( — ) —VDA (—)X—Va+VbX}K
二(Vin ( + ) —VDA ( + ) X}K—{Vin ( —) —VDA ( — ) X}K =[{Vin ( + ) —Vin ( —) }—X{VDA ( + ) —VDA ( — ) }]XK
…(A13)
艮口，从差动输入模拟信号Vin中，减去将来自DA转换电路13的差 动模拟信号VDA放大了 X倍的值，并将该值放大K倍。从而，通过将与VDA用电容4a、 4b的电容值C相乘的变量X设定 为期望值，就能够对从DA转换电路13输入的VDA ( + ) 、 VDA (—) 的值进行调整。这样，例如令第一放大电路ll的放大率为2倍时，即使 向DA转换电路13、供给与向AD转换电路12供给的基准电压范围相同 的基准电压范围，若令变量X为2倍从而令VDA用电容4a、 4b的电容值 扩大为2倍，也能获得将DA转换电路13的输出放大2倍的相同的结果。
本实施方式的第二实施例，由于不依赖于AD转换电路12及DA转 换电路13的基准电位，因此放大率的自由度较高。S卩，不受到由外部输 入的高电位侧基准电压VRT和低电位侧基准电压VRB生成的基准电压范
围的约束。另外，也可将本实施方式的第一实施例和第二实施例进行组合。 即，可对来自调整后的DA转换电路13的模拟信号VDA，用减法放大电
路的电容进行调整。
以上，对第一实施方式以实施例为基础进行了说明。此实施例为示例， 其各构成要素和各处理过程的组合可以成为各种变形例。另外，这种变形 例也在本实施方式的范围内，作为本领域的技术人员应可以理解。
本实施方式的各实施例所述的AD转换电路的转换位数和其分配、放 大电路的放大率、电容值等参数也不过是一个示例，在变形例中这些参数 也可采用其他的数值。
第一实施例中，为了令AD转换电路的基准电压范围和DA转换电路 的基准电压范围为规定比，在AD转换电路中设置了降低高电位侧基准电 压VRT的电阻。关于这点，也可在AD转换电路及DA转换电路这两方 都设置降压用的电阻，通过这两方的电阻之比来进行调整。另外，为了令 AD转换电路的基准电压范围和DA转换电路基准电压范围为规定比，也 可使用其他的电压调整方法。
(第二实施方式) (第二实施方式的第一实施例)
图7表示第二实施方式的第一实施例中的循环型AD转换器的结构 图。此AD转换器，通过循环将IO位的数字值分为3次进行转换。最初 阶段，第一开关SW201为导通状态，第二开关SW202为关断状态。输入模拟信号Vin，通过第一开关SW201输入到第一放大电路2011及AD转 换电路2012中。AD转换电路2012，将输入的模拟信号转换为最大4位 的数字值后，输出到图中未表示的编码器中。首先，输出10位中的高4 位(D9 D6)。
DA转换电路2013，将从AD转换电路2012输出的最大4位的数字 值转换为模拟信号。第一放大电路2011，将输入的模拟信号Vin釆样保持 后进行放大。该放大率为a倍。减法电路2014，从第一放大电路2011的 输出中，减去DA转换电路2013的输出。这样，生成去除了高4位的成 分的模拟信号。这里，第一放大电路2011的输出为输入模拟信号Vin的oc 倍。与此对应，DA转换电路2013的输出也必须为a倍。
这里，对将DA转换电路2013的输出放大a倍的方法进行简单说明。 AD转换电路2012及DA转换电路2013中，供给有高电位侧基准电压VRT 和低电位侧基准电压VRB。 AD转换电路2012，利用基于高电位侧基准电 压VRT和低电位侧基准电压VRB生成的基准电压范围生成参考电压。在 电容阵列方式中，DA转换电路2013，通过向图中未表示的多个设置的各 个电容中，根据来自AD转换电路2012控制，选择性地供给高电位侧基 准电压VRT和低电位侧基准电压VRB，获得输出电压。DA转换电路2013 的基准电压范围，也基于高电位侧基准电压VRT和低电位侧基准电压 VRB生成。此时，可将AD转换电路2012的基准电压范围、和DA转换 电路2013的基准电压范围之比，设定为l:a。例如，当第一放大电路2011 的放大率为2倍时，将AD转换电路2012的基准电压范围、和DA转换 电路2013的基准电压范围之比设定为1:2。
第二放大电路2015，将减法电路2014的输出以(3倍的放大率进行放 大。这里，减法电路2014及第二放大电路2015，也可为一体化的减法放 大电路2016。这样，能够简化电路。
在此阶段中，令第一开关SW201变为关断状态、第二开关SW202变 为导通状态。第二放大电路2015，将放大后的信号，通过第二开关SW202 反馈给第一放大电路2011及AD转换电路2012。若以AD转换电路2012 的参考电位相同为前提，为了取出接下来的3位(D5 D3)，就必须将 去除高4位成分之后的模拟信号实际上放大8 (2的3次方)倍。因此，第一放大电路2011的放大率a及第二放大电路2015的放大率P合起来的合 计放大率必须实际上为8倍。
AD转换电路2012,在第二次循环中将3位(D5 D3)输出到图中 未表示的编码器中。DA转换电路2013，将从AD转换电路2012输出的3 位(D5 D3)的数字值转换为模拟信号。以下，与第一循环的处理同样 地重复。
归纳起来，在第一阶段中，第一开关SW201为导通、第二开关SW202 为关断，AD转换电路2012，对最终要转换出的10位的高1 4位的值 (D9 D6)进行转换。在第二、 3阶段中，令第一开关SW1为关断、第 二开关SW2为导通，AD转换电路2012，对10位中从高位开始的第5 7 位的值(D5 D3)、和第8 10位的值(D2 D0)进行转换。
接下来，对设定第一放大电路2011的放大率a及第二放大电路2015 的放大率P的示例进行说明。可将第一放大电路2011的放大率，设定为超 过1倍的值。这样，能够降低第二放大电路2015的放大率，从而能够令 第二放大电路2015高速化。因此，能令AD转换器整体高速化。另外， 由于放大了第一放大电路2011的输出信号，因此提高了抗随机噪声等性 能。也就是说，由于向第二放大电路2015中输入了较大的信号，热噪声 对策也变得容易，同时也是为了减小了第二放大电路2015的放大用电容 值。另外，由于向减法电路2014中输入了较大的信号，也能降低对减法 电路2014的绝对精度要求、例如开关部的噪声抑制要求等。还有，在DA 转换电路2013的输出信号即使有些许误差也能使影响较小。
然后，能将第一放大电路2011的放大率设定为2倍，第二放大电路 2015的放大率设定为4倍。这样，若将第一放大电路20U的放大率设定 在第二放大电路2015的放大率以下，就能实现令第一放大电路2011的输 入电压范围变宽，令输入到第一放大电路2011中的模拟信号的电压变低。
图8表示在放大电路的输出电压范围不充分的情况下的输入电压对输 出电压的特性。这样，放大电路中有输出电压范围，存在有无法确保与输 入电压对输出电压的线性特性的区域。从而，由此输出电压范围和放大率， 决定出了保证工作的输入电压范围。因此，通过降低第一放大电路2011 的放大率，能够增宽第一放大电路2011的输入电压范围。这样，即使低电压的输入也能保证工作。由于向第二放大电路2013中，输入第一放大
电路2011的输出、与通过AD转换电路2012及DA转换电路2013进行 转换出的信号之差，因此输入到第二放大电路2015中的信号的电压范围， 要窄于第一放大电路2011的电压范围。因此，可增宽第一放大电路2011 一方的输入电压范围。另外，第一放大电路2011 —方，由于进行接近于 高位的电压的放大，因此要求精度。
根据以上说明，为了不但能低电压工作且能最大限度高速化而对第一 放大电路201及第二放大电路2015的放大率进行设定的方法，如以下所 述。设定期望的输入电压范围的全部输入信号能收纳于第一放大电路2011 的输出电压范围中的最大的放大率，并将剩余的放大率设定为第二放大电 路2015的放大率。
(第二实施方式的第二实施例)
图9表示包含第二实施方式的第二实施例中的循环型AD转换部分的 流水线型AD转换器的结构图。本实施例中，用前段的第一AD转换电路 2022转换4位，并用后段的循环型第二 AD转换电路2027通过分为3次、 每次3位进行转换，转换出共13位的AD转换器。
最初阶段，第一开关SW201为导通状态、第二开关SW202为关断状 态。输入模拟信号Vin，输入到第一放大电路2021及第一 AD转换电路 2022中。第一 AD转换电路2022，将输入的模拟信号转换为数字值，并 将高4位(D12 D9)输出给图中未表示的编码器。第一 DA转换电路2023， 通过第一AD转换电路2022，将转换后的数字值转换为模拟值。第一放大 电路2021，将输入的模拟信号采样并放大2倍后输出到第一减法电路 2024。从第一放大电路2021的输出中，将第一DA转换电路2023的输出 减去。第二放大电路2025，将第一减法电路2024的输出放大4倍。这里， 第一DA转换电路2023的输出，对应第一放大电路2021的放大率，被放 大2倍。再者，第一减法电路2024及第二放大电路2025，也可为一体化 的减法放大电路。
通过第一开关SW201输入的模拟信号，输入到第三放大电路2026及 第二 AD转换电路2027中。第二 AD转换电路2027，将输入的模拟信号 转换为数字值，并将从高位开始的第5 7位(D8 D6)输出给图中未表示的编码器。第二DA转换电路2028，将由第二 AD转换电路2027转换 出的数字值转换为模拟值。
第三放大电路2026，将输入的模拟信号放大2倍，并输出给第二减法 电路2029。第二减法电路2029，从第三放大电路2026的输出中将第二 DA转换电路2028的输出减去。第二DA转换电路2028的输出，对应第 三放大电路2026的放大率被放大2倍。第四放大电路2030，将第二减法 电路2029的输出放大4倍。再者，第二减法电路2029及第四放大电路 2030，也可为一体化的减法放大电路。
此阶段中，第一开关SW201变为关断状态、第二开关SW202变为导 通状态。在第四放大电路2030中放大的模拟信号，通过第二开关SW202 反馈给第三放大电路2026及第二 AD转换电路2027。若以第二 AD转换 电路2027的参考电位相同为前提，要想取出下面这3位(D5 D3)，就 必须将去除了高7位成分之后的模拟信号扩大为实际8 (2的3次方)倍。 因此，用第三放大电路2026及第四放大电路2030放大实际8倍。以下， 重复上述的处理，第二 AD转换电路2027，取出从高位开始的第8 10位 (D5 D3)、从高位开始的第11 13位(D2 D0)。这样，就获得了 13位的数字值。通过循环结构获得从高位开始的第5 13位(D8 D0)。
在上述说明中，对于令第三放大电路2026为2倍及第四放大电路2030 的放大率为4倍的设定示例进行了说明。关于这一点，放大率的组合并不 限定于此，只要第三放大电路2026及第四放大电路2030的总计放大率为 8倍、且第三放大电路2026的放大率在第四放大电路2030的放大率以下， 可以对放大率进行任意的设定。
另外，为了不但能实现低工作电压还能最大限度高速化而对第一放大 电路2021及第二放大电路2025的放大率进行的设定方法，可如下所述。 设定期望的输入电压范围的所有输入信号收纳于第一放大电路2021的输 出电压范围中的最大放大率，并将剩余的放大率设定为第二放大电路2025
的放大率。
再者，若令第二 AD转换电路2027的第二次以后的转换位数为每次2 位，则第三放大电路2026及第四放大电路2030的合计放大率为实际4 (2 的2次方)倍。这样通过本实施例，将需要较高精度的高位转换在前段进行、将不需 要那么高精度的中位到低位的位转换采用循环型AD转换电路进行，通过 将此循环型AD转换部分的各放大电路的设定放大率进行上述设定，能够
在确保转换精度的同时实现AD转换器整体的高速化及低电压化。
(第二实施方式的第三实施例)
图IO表示第二实施方式的第三实施例中的、包含多段循环型AD转 换部分的流水线型的AD转换器的结构图。本实施例是通过由前段的循环 型的第一 AD转换电路2022转换最初4位、接下来转换3位，由后段的 循环型的第二 AD转换电路2027分3次每次转换3位，从而共计转换16 位的AD转换器的示例。
最初的阶段，第一开关SW2011为导通状态、第二开关SW2012为关 断状态。输入模拟信号Vin，输入到第一放大电路2021及第一AD转换电 路2022中。第一 AD转换电路2022，将输入的模拟信号转换为数字值， 并将高4位(D15 D12)输出给图中未表示的编码器。第一 DA转换电 路2023，将通过第一 AD转换电路2022转换出的数字值转换为模拟值。 第一放大电路2021，将输入模拟信号放大2倍并在规定的时刻输出到第一 减法电路2024中。第一减法电路2024，从第一放大电路2021的输出中， 将第一DA转换电路2023的输出减去。第一DA转换电路2023的输出， 对应第一放大电路2021的放大率放大2倍。第二放大电路2025，将第一 减法电路2024的输出放大4倍。再者，第一减法电路2024及第二放大电 路2025,也可为一体化的减法放大电路。
在此阶段中，第一开关SW2011变为关断状态、第二开关SW2012变 为导通状态、第三开关SW2013变为导通状态、第四开关SW2014变为关 断状态。第二放大电路2025的输出模拟信号，通过第二开关SW2012输 入到第一放大电路2021及第一 AD转换电路2022中。
第一AD转换电路2022为了取出下面这3位(D11 D9)，必须放 大为上次输入的模拟信号的实际8 (2的3次方)倍。因此，将第一放大 电路2021的放大率及第二放大电路2025的放大率合起来的合计放大率设 定为8倍。第一 AD转换电路2022，将输入的模拟信号再次转换为数字值， 并将16位中的从高位开始的第5 7位(D11 D9)输出到图中未表示的
27编码器中。
另一方面，第二放大电路2025的输出模拟信号，通过开关SW2013 同时输入到第三放大电路2026及第二 AD转换电路2027中。第二 AD转 换电路2027，将输入的模拟信号转换为数字值，并将16位中的从高位开 始的第8 10位(D8 D6)输出给图中未表示的编码器。第二 DA转换 电路2028，将由第二 AD转换电路2027转换出的数字值转换为模拟值。
第三放大电路2026,将输入的模拟信号放大2倍后，输出到第二减法 电路2029中，第二减法电路2029，从第三放大电路2026的输出中将第二 DA转换电路2028的输出减去。第二DA转换电路2028的输出，对应第 三放大电路2026的放大率被放大2倍。第四放大电路2030，将第二减法 电路2029的输出放大4倍。再者，第二减法电路2029及第四放大电路 2030，也可为一体化的减法放大电路。
在此阶段中，第三开关SW2013变为关断状态、第四开关SW2014变 为导通状态。第四放大电路2030中放大后的模拟信号，通过第四开关 SW2014反馈给第三放大电路2026及第二 AD转换电路2027。若以第二 AD转换电路2027的参考电位相同为前提，为了取出下面3位(D5 D3)， 必须放大为上次输入的模拟信号的实际8 (2的3次方)倍。以下，重复 上述的处理，第二AD转换电路2027，取出从高位开始的第11 13位(D5 D3)、从高位开始的第14 16位(D2 D0)。这样，从前段的循环型的 第一 AD转换电路2012，取出16位中的从高位开始的第1 7位(D15 D9);从后段的循环型的第二 AD转换电路2027，取出16位中的从高位 开始的第8 16位(D8 D0)，获得共计16位的数字值。
对于第一放大电路2021的放大率及第二放大电路2025的放大率的设 定示例，用2倍、4倍的示例进行说明。关于这一点，放大率的组合并不 限于此，只要第一放大电路2021及第二放大电路2025的合计放大率为8 倍、第一放大电路2021的放大率比第二放大电路2025的放大率低，可以 任意设定放大率。
为了不但可以低电压工作还能最大限度的高速化而对第一放大电路 2021及第二放大电路2025的放大率进行设定的方法，如下所述。设定期 望的输入电压范围的所有输入信号收纳于第一放大电路2021的输出电压
28范围中的最大放大率，并将剩余的放大率设定为第二放大电路2025的放大率。
另外，此第一放大电路2021的放大率及第二放大电路2025的放大率 的设定关系，可照搬到第三放大电路2026的放大率及第四放大电路2030 的放大率的设定关系中。
这样通过本实施例，能实现包含多段循环型AD转换部分的流水线型 AD转换器的高速化及低电压化。
以上，以第二实施方式为基础进行了说明。此实施例为示例，其各构 成要素或各处理过程的组合可有各种各样的变形例。另外，这样产生的变 形例也在本实施方式的范围中，作为本领域技术人员应该可以理解。
第一放大电路2011 、 2021及第二放大电路2015、 2025的合计放大率， 一般以2X (X为整数)规定，若将第一放大电路2011、 2021的放大率规 定为2倍，第二放大电路2015、 2025的放大率就为2X—W咅。若令第一放 大电路2011、 2021的放大率为2倍，AD/DA转换通路的输出也放大2 倍，这2倍的放大能比较容易地进行。这个设定关系，可以照搬到第三放 大电路2026的放大率及第四放大电路2030的放大率的设定关系中。
本实施方式的各实施例中所述的AD转换电路的转换位数及其分配方 式、放大电路的放大率、流水线的级段数等参数不过是一个示例，在变形 例中这些参数也可以采用其他的数值。
(第三实施方式) 其目的就在于令循环型的AD转换器高速化这一点。
发明内容
第三实施方式的一个方式，为模数转换器。此模数转换器，具有将 输入模拟信号转换为规定位数的数字值的AD转换电路；将AD转换电路 的输出转换为模拟信号的DA转换电路；与AD转换电路并联设置，将输 入模拟信号以第一放大率进行放大的第一放大电路；减法电路，其功能是 从第一放大电路的输出中，减去以与由第一放大电路放大的放大率实质相 同的放大率放大的DA转换电路的输出；以及，将减法电路的输出以第二放大率放大后，反馈给AD转换电路的第二放大电路。第一放大率及第二 放大率的合计放大率，满足必要放大率；将第一放大率设定为与第二放大
率的值接近的值。例如，第一放大率的值和所述第二放大率的值的关系，
可为1 / 2倍以上2倍以下的关系。
通过本方式，若令构成循环型AD转换部分的2个放大电路的放大率 接近，就可不使用必须有较大放大率的放大电路。因此，根据上述GB积 的关系能够提高工作频率，从而提高放大电路的速度。因此，能够令AD 转换器整体速度提高。另外，由于放大电路中使用的放大用单位电容值变 得接近，也能提高电容的布局平衡性。
第一放大率的值与所述第二放大率的值为实际相同的值。通过令其为 实际相同的值，能够令2者搭配的放大电路的放大速度达到最高速，从而 能令AD转换器整体达到最高速。另外，能够使用相同规格的放大电路， 可以简化设计，提高效率。
第三实施方式的另一个方式，也是模数转换器。此模数转换器，是由 多个级段构成的流水线型的模数转换器，其特征在于，多个级段中的至少 1个级段，是包含上述任一项所述方式的模数转换器的循环型的级段。
通过本方式，不但设计为流水线型能提高高位的转换精度，而且能用 循环部分提高速度，从而令AD转换器整体高速化。
第一放大率的值可为2。这样，将DA转换电路的输出也放大2倍， 此2倍的放大比较容易实现。例如，在AD转换电路中采用单极性输入， 在DA转换电路的采用差动输出。AD转换电路和DA转换电路的基准电 压之比，为1:2，不必生成额外的基准电压。
(第三实施方式) (第三实施方式的第一实施例)
图11表示第三实施方式的第一实施例中的循环型AD转换器的结构 图。此AD转换器，通过循环将10位的数字值分为3次进行转换。最初 的阶段，第一开关SW301为导通状态、第二开关SW302为关断状态。输 入模拟信号Vin，通过第一开关SW301输入到第一放大电路3011及AD 转换电路3012中。AD转换电路3012，将输入的模拟信号转换为最大4位的数字值后，输出给图中未表示的编码器。最初，输出10位中的高4
位(D9 D6)。
DA转换电路3013，将从AD转换电路3012输出的最大4位的数字 值转换为模拟信号。第一放大电路30U，将输入的模拟信号Vin采样保持 后进行放大。该放大率为oc倍。减法电路3014，从第一放大电路3011的 输出中，将DA转换电路3013的输出减去。这样，生成去除了高4位成 分的模拟信号。这里，第一放大电路3011的输出为模拟信号Vin的a倍。 与其对应，DA转换电路3013的输出也必须为a倍。
这里，对将DA转换电路3013的输出放大a倍的方法进行简单说明。 AD转换电路3012及DA转换电路3013中，供给有高电位侧基准电压VRT 和低电位侧基准电压VRB。 AD转换电路3012，利用基于高电位侧基准电 压VRT和低电位侧基准电压VRB生成的基准电压范围生成参考电压。在 电容阵列方式中，DA转换电路3013，通过向图中未表示的多个设置的各 个电容中，根据来自AD转换电路3012控制，选择性地供给高电位侧基 准电压VRT和低电位侧基准电压VRB，获得输出电压。DA转换电路3013 的基准电压范围，也基于高电位侧基准电压VRT和低电位侧基准电压 VRB生成。此时，可将AD转换电路3012的基准电压范围、和DA转换 电路3013的基准电压范围之比，设定为l:a。例如，当第一放大电路3011 的放大率为2倍时，将AD转换电路3012的基准电压范围、和DA转换 电路3013的基准电压范围之比设定为1:2。
第二放大电路3015，将减法电路3014的输出以P倍的放大率进行放 大。这里，减法电路3014及第二放大电路3015，也可为一体化的减法放 大电路3016。
在此阶段中，令第一开关SW301变为关断状态、第二开关SW302变 为导通状态。第二放大电路3015，将放大后的信号，通过第二开关SW302 反馈给第一放大电路3011及AD转换电路3012。若以AD转换电路3012 的参考电位相同为前提，为了取出接下来的3位(D5 D3)，就必须将 去除高4位成分之后的模拟信号放大实际8 (2的3次方)倍。因此，第 一放大电路3011的放大率a及第二放大电路3015的放大率P合起来的合计 放大率必须为实际8倍。
31AD转换电路3012，在第二次循环中将3位(D5 D3)输出到图中 未表示的编码器中。DA转换电路3013，将从AD转换电路3012输出的3 位(D5 D3)的数字值转换为模拟信号。以下，与第一循环的处理同样 地重复。
归纳起来，在第一阶段中，第一开关SW301导通、第二开关SW302 关断，AD转换电路3012，对最终要转换出的IO位的高位的第1 4位的 值(D9 D6)进行转换。在第2、 3阶段中，令第一开关SW1关断、第 二开关SW2导通，AD转换电路3012，对10位中的从高位开始的第5 7 位的值(D5 D3)、和第8 10位的值(D2 D0)进行转换。
接下来，对设定第一放大电路3011的放大率a及第二放大电路3015 的放大率(3的示例进行说明。可将第一放大电路3011的放大率，设定为超 过1倍的值。这样，由于放大了第一放大电路30U的输出信号，因此提 高了抗随机噪声等的性能。也就是说，由于向第二放大电路3015中输入 了较大的信号，热噪声对策也变得容易，同时也是为了减小第二放大电路 2015的放大用电容值。另夕卜，由于向减法电路3014中输入了较大的信号， 也能降低对减法电路3014的绝对精度要求，例如开关部的噪声抑制要求 等。还有，在DA转换电路3013的输出信号即使有些许误差也能使影响 较小。
然后，可将第一放大电路3011的放大率设定为2.5倍、将第二放大电 路3015的放大率设为3.2倍。这样，由于若将两者的放大率的关系设定为 1/2倍以上、2倍以下，就不必需要较大放大率的放大电路，因此能令 AD转换器整体高速化。另外，由于提高了在第一放大电路3011和第二放 大电路3015中使用相同规格的放大电路的可能性，因此简化了设计从而 提高了效率。另外，由于第一放大电路3011及第二放大电路3015中使用 的放大用单位电容值也变得接近，因此也提高了电容的布局平衡性。
然后，可将第一放大电路3011的放大率设定为2倍、将第二放大电 路3015的放大率设定为4倍。另外，可将第一放大电路30U的放大率设 定为4倍、将第二放大电路3015的放大率设定为2倍。这样，若将两者 的放大率设定为2的倍数关系，在决定第一放大电路3011及第二放大电 路3015中使用的放大用单位电容值时，能够简化设计提高效率。即，由于第一放大电路3011及第二放大电路3015的合计放大率，在转换2位时 为4倍、在转换3位时为8倍、在转换4位时为16倍，因此若将这两者 的放大率设定为2的倍数，改良等也变得容易，并且简化了设计，提高了 效率。 .
此外，还可将第一放大电路30U的放大率设定为2V2倍、将第二放 大电路3015的放大率设定为2 V2倍。这样，将两者的放大率设定为相同， 可以令AD转换器整体的速度达到最快。另外，在第一放大电路3011和 第二放大电路3015中能够使用相同规格的放大电路。还有，在第一放大 电路3011及第二放大电路3015中使用的电容的布局也相同了。
图12表示将本实施例中的循环型的AD转换器的结构用另一个设定 值例表示的图。此例中，通过循环将10位的数据值分为4次进行转换的 示例。AD转换电路3012为在第二次转换以后、每次转换2位时，第一放 大电路3011及第二放大电路3015的合计放大率，不是8倍而是4倍。此 时，也能对第一放大电路3011的放大率oc及第二放大电路3015的放大率(3 进行任意设定。
(第三实施方式的第二实施例)
图13表示包含第三实施方式第二实施例中的循环型AD转换部分的 流水线型AD转换器的结构图。本实施例为通过用前段的第一 AD转换电 路3022转换4位；用后段的第二 AD转换电路3027分为3次每次转换3 位，共计转换13位的AD转换器的一例。
最初的阶段，第一开关SW301为导通状态、第二开关SW302为关断 状态。输入模拟信号Vin，输入到第一放大电路3021及第一AD转换电路 3022中。第一 AD转换电路3022，将输入的模拟信号转换为数字值，并 将高4位(D12 D9)输出到图中未表示的编码器中。第一DA转换电路 3023，将由第一 AD转换电路3022转换出的数字值转换为模拟值。第一 放大电路3021，将输入的模拟信号采样并在规定的时刻输出给第一减法电 路3024。第一放大电路3021，不对模拟信号进行放大。第一减法电路3024， 从第一放大电路3021的输出中，将第一DA转换电路3023的输出减去。 第二放大电路3025，将第一减法电路3024的输出放大8倍。再者，第一 减法电路3024及第二放大电路3025，也可为一体化的减法放大电路。通过第一开关SW301输入的模拟信号，输入到第三放大电路3026及 第二AD转换电路3027中。第二AD转换电路3027，将输入的模拟信号 转换为数字值，并将从高位开始的第5 7位(D8 D6)输出给图中未表 示的编码器。第二DA转换电路3028，将由第二 AD转换电路3027转换 出的数字值转换为模拟值。
第三放大电路3026，将输入的模拟信号放大a倍，并输出给第二减法 电路3029。第二减法电路3029，从第三放大电路3026的输出中减去第二 DA转换电路3028的输出。第二DA转换电路3028的输出，被放大a倍。 第四放大电路3030，将第二减法电路3029的输出放大P倍。再者，第二减 法电路3029及第四放大电路3030，也可为一体化的减法放大电路。
此阶段中，第一开关SW301变为关断状态、第二开关SW302变为导 通状态。在第四放大电路3030中放大的信号，通过第二开关SW302反馈 给第三放大电路3026及第二 AD转换电路3027。若以第二 AD转换电路 3027的参考电位相同为前提，为了取出下面3位(D5 D3)，必须将去 除了高7位成分之后的模拟信号扩大为实际8 (2的3次方)倍。因此， 第三放大电路3026的放大率a及第四放大电路3030的放大率p合起来的合 计放大率必须为8倍。以下，重复上述处理，第二AD转换电路27，取出 从高位开始的第8 10位(D5 D3)、从高位开始的第11 13位(D2 DO)。这样，获得13位的数字值。从高位开始的第5 13位(D8 D0) 通过循环结构获得。
接下来，对第三放大电路3026的放大率a及第四放大电路3030的放 大率(3的设定示例进行说明。首先，可将第三放大电路3026的放大率，设 定为超过l的值。另外，可令第三放大电路3026的放大率为2.5倍、第四 放大电路3030的放大率为3.2倍，这样将两者的放大率的关系设定为1 / 2以上2倍以下。另外，可令第三放大电路3026的放大率为2倍，第四放 大电路3030的放大率为4倍，或第三放大电路3026的放大率为4倍，第 四放大电路3030的放大率为2倍，这样将两者的放大率的关系设定为2 的倍数。另外，可令第三放大电路3026的放大率为2V2倍、第四放大电 路3030的放大率为2V2倍这样，将两者设为相同的放大率。这些设定效 果，与本实施方式的第一实施例中所述相同。再者，在图13中，也可令第一放大电路3021的放大率为2倍、第二 放大电路3025的放大率为4倍。这样，能令前段高速化，加快向AD转 换电路3027的输入。还有，若将第二 AD转换电路3027的参考电压，设 定为第一 AD转换电路3022的参考电压的1 / 2的话，可将第二放大电路 3025的放大率设定为2倍，从而进一步提高速度。
这样通过本实施例，将需要较高精度的高位转换用前段进行、将不需 要那么高精度的中位到低位转换用循环型的AD转换电路进行，通过对这 些AD转换器的各放大电路的设定放大率如上述进行设定，能够令AD转 换器整体高速化，并提高转换精度。同时，也能获得本实施方式的第一实 施例中说明的简化设计、提高效率的效果。 (第三实施方式的第三实施例)
图14表示第三实施方式的第三实施例中的包含多段循环型AD转换 部分的流水线型AD转换器的结构图。本实施例中，用前段的循环型第一 AD转换电路3022首先转换4位，然后转换3位；用后段的循环型第二 AD转换电路3027，分为3次每次转换3位，共计转换16位的AD转换 器的示例。
在最初的阶段，第一开关SW3011为导通状态、第二开关SW3012为 关断状态。输入模拟信号Vin，输入到第一放大电路3021及第一 AD转换 电路3022中。第一AD转换电路3022，将输入的模拟信号转换为数字值， 并将高4位(D15 D12)输出给图中未表示的编码器。第一 DA转换电 路3023，将由第一 AD转换电路3022转换出的数字值转换为模拟值。第 一放大电路3021 ，将输入的模拟信号放大2倍后在规定的时刻输出给第一 减法电路3024。第一减法电路3024，从第一放大电路3021的输出中，将 第一DA转换电路3023的输出减去。第一DA转换电路3023的输出，被 放大2倍。第二放大电路3025，将第一减法电路3024的输出放大4倍。 再者，第一减法电路3024及第二放大电路3025，也可为一体化的放大电 路。
此阶段中，第一开关SW3011变为关断状态、第二开关SW3012变为 导通状态，第三开关SW3013变为导通状态，第四开关SW3014变为关断 状态。第二放大电路3025的输出模拟信号，通过第二开关SW3012输入到第一放大电路3021及第一 AD转换电路3022中。
第一AD转换电路3022为了取出下面的3位(D11 D9)，必须放 大为上次输入的模拟信号的实际8 (2的3次方)倍。因此，令第一放大 电路3021为放大率2倍及令第二放大电路3025为放大率4倍，将合计放 大率设定为8倍。第一AD转换电路3022，将输入的模拟信号再次转换为 数字值，并输出16位中的从高位开始的第5 7位(D11 D9)到图中未 表示的编码器中。
另一方面，第二放大电路3025的输出模拟信号，通过第三开关 SW3013同时输入到第三放大电路3026及第二 AD转换电路3027中。第 二AD转换电路3027，将输入的模拟信号转换为数字值，并将16位中的 从高位开始的第8 10位(D8 D6)输出到图中未表示的编码器中。第 二 DA转换电路3028，将由第二 AD转换电路3027转换出的数字值转换 为模拟值。
第三放大电路3026，将输入的模拟信号放大2倍，输出给第二减法电 路3029。第二减法电路3029，从第三放大电路3026的输出中减去第二 DA转换电路3028的输出。第二 DA转换电路3030，将第二减法电路3029 的输出放大4倍。再者，第二减法电路3029及第四放大电路3030，也可 为一体化的减法放大电路。
此状态中，第三开关SW3013变为关断状态，第四开关SW3014变为 导通状态。第四放大电路3030中放大的模拟信号，通过第四开关SW3014 反馈给第三放大电路3026及第二 AD转换电路3027。若以第二 AD转换 电路3027的参考电位相同为前提，为了取出下面3位(D5 D3)，必须 放大为上次输入的模拟信号的实际8 (2的3次方)倍。因此，。令第三 放大电路3026的放大率为2倍及令第四放大电路3030的放大率为4倍， 将合起来的合计放大率设定为8倍。以下，重复上述处理，第二AD转换 电路3027，取出从高位开始的第U 13位(D5 D3)、从高位开始的第 14 16位(D2 D0)。这样，从前段的循环型的第一 AD转换电路3012 中，取出16位中的高1 7位(D15 D9);从后段的循环型的第二AD 转换电路3027中，取出16位中的从高位开始的第S 16位(D8 D0)， 获得共计16位的数字值。对第一放大电路3021的放大率及第二放大电路3025的放大率的设定 示例，用2倍、4倍的示例进行说明。关于这点，也可将第一放大电路3021 的放大率设定为4倍、将第二放大电路3025的放大率设定为2倍。这些， 都是将两者的放大率关系设定为2的倍数。另外可令第一放大电路3021 的放大率为2.5倍、第二放大电路3025的放大率为3.2倍，这样将两者的 放大率的关系设定为1/2以上2倍以下。另外，可令第一放大电路3021 的放大率为2V2倍、第二放大电路3025的放大率为2V2倍这样，将两 者设为相同的放大率。这些设定效果，与本实施方式的第一实施例中所述 相同。当然，若将第一放大电路3021的放大率，设定为大于1的值，可 以获得高速化的效果。另外，这些第一放大电路3021的放大率及第二放 大电路3025的放大率的设定关系，可以照搬到第三放大电路3026的放大 率及第四放大电路3030的放大率设定关系中。
这样通过本实施例，也能够实现包含多个循环型AD转换部分的流水 线型AD转换器的高速化。同时，还能获得如本实施方式的第一实施例中 说明的简化设计，提高效率的效果。
以上，对第三实施方式以实施例为基础进行说明。此实施例为示例， 其各构成要素和各处理过程的组合可以有各种各样的变形例。另外，这样 的变形例也在本实施方式的范围中，这点作为本领域的技术人员可以理 解。
第一放大电路3011、 3021及第二放大电路3015、 3025的合计放大率， 一般以2X (X为整数)来规定，若将第一放大电路3011、 3021的放大率 设定为2倍，第二放大电路3015、 3025的放大率就为2X—'倍。虽然若将 第一放大电路3011、 3021的放大率设定为2倍，AD/DA转换通路的输 出也得放大2倍，但这2倍的放大能比较容易地实现。此设定关系，可照 搬到第三放大电路3026的放大率及第四放大电路3030的放大率的设定关 系中。本实施方式的各实施例所述的AD转换电路的转换位数及其分配、 放大电路的放大率、流水线的级段数的参数都只是示例，在变形例中也可 以采用这些参数以外的数值。
本实施方式的各实施例所述的AD转换电路的转换位数及其分配、放 大电路的放大率、流水线的级段数等参数不过是一个示例，在变形例中也
37可采用这些参数之外的其他数值。
(第四实施方式) (第四实施方式的第一实施例) 第四实施方式的第一实施例为用非循环型的前段转换4位；用循环 型的后段每次转换2位，并通过让后段循环3次输出共计10位的AD转 换器的示例。
图15表示第四实施方式的第一实施例中的AD转换器的结构图。在 此AD转换器中，首先，对前段级进行说明。输入的模拟信号Vin，输入 到第一放大电路4011及第一 AD转换电路4012中。第一 AD转换电路 4012，为快闪型，其分辨率即转换位数为4位。第一 AD转换电路4012， 将输入的模拟信号转换为数字值，取出高4位(D9 D6)，并输出到图 中未表示的编码器及第一 DA转换电路4013中。第一 DA转换电路4013， 将由第一 AD转换电路4012转换出的数字值转换为模拟值。第一放大电 路4011，将输入的模拟信号采样保持后，在规定的时刻输出给第一减法电 路4014。第一放大电路4011，不对模拟信号进行放大，只有采样保持电 路的功能。第一减法电路4014，从第一放大电路4011的输出中，将第一 DA转换电路4013的输出减去。第二放大电路4015，将第一减法电路4014 的输出放大2倍。再者，第一减法电路4014及第二放大电路4015，也可 为一体化的第一减法放大电路4016。这样，能够简化电路。
然后，对后段级进行说明。第一开关SW401及第二开关SW402，为 交替导通/关断的开关。当第一开关SW401为导通状态、第二开关SW402 为关断状态，通过第一开关SW401从前段输入的模拟信号，输入到第三 放大电路4019及第二AD转换电路4017中。第二 AD转换电路4017，也 为快闪型，其分辨率、即包含1个冗余位的位数为3位。另外，供给构成 第二 AD转换电路4017的电压比较单元的参考电压，设定为供给构成第 一 AD转换电路4012的电压比较单元的参考电压的1/2。第二 AD转换 电路4017，为了转换2位，必须将由第一 AD转换电路4012转换后的模 拟信号放大实际4 (2的2次方)倍。然而，由于第二放大电路4015的放 大率为2倍，通过将参考电压变为1/2，来进行调整。第二AD转换电路
384017，将输入的模拟信号转换为数字值，取出从高位开始的第5、6位(D5 D4)，并输出给图中未表示的编码器及第二DA转换电路4018。第二DA 转换电路4018，将由第二 AD转换电路4017转换出的数字值转换为模拟 值。
第三放大电路4019，将输入的模拟信号放大2倍，并输出到第二减法 电路4020。第二减法电路4020，从第三放大电路4019的输出之中，将第 二DA转换电路4018的输出减去后，输出到第四放大电路4021。这里， 第二 DA转换电路4018的输出放大实际2倍。这可以通过将第二 AD转 换电路4017的基准电压范围、与第二 DA转换电路4018的基准电压范围 之比设定为l:2来实现。例如，将第二AD转换电路4017的输入以单一输 入进行，将第二DA转换电路4018的输出以差动构成，就能设定为1:2。
第四放大电路4021，将第二减法电路4020的输出放大2倍。此阶段 中，第一开关SW401变为关断状态、第二开关SW402变为导通状态。在 第四放大电路4021中被放大的模拟信号，通过第二开关SW402反馈给第 三放大电路4019及第二AD转换电路4017。再者，第二减法电路4020及 第四放大电路4021，也可为一体化的第二减法放大电路4022。以下，重 复上述处理，第二 AD转换电路4017，取出从高位开始的第7、 8位(D3 D2)及从高位开始的第9、 10位(D1 D0)。这样，获得10位数字值。 从高位开始的第5 10位通过循环型的后级段获得。
图16表示本实施方式第一实施例中的AD转换器的工作过程的时序 图。以下，从图的上端开始依次进行说明。3个信号波形表示，第一时钟 信号CLK1、第二时钟信号CLK2及开关信号CLKSW。第一时钟信号 CLK1，控制第一放大电路4011、第二放大电路4015、第一AD转换电路 4012及第一DA转换电路4013的工作。第二时钟信号CLK2，控制第三 放大电路4019、第四放大电路4021、第二 AD转换电路4017及第二DA 转换电路4018的工作。开关信号CLKSW，控制第一开关SW401及第二 开关SW402的导通关断。
第二时钟信号CLK2的频率，为第一时钟信号CLK1的频率的3倍。 第二时钟信号CLK2，也可基于第一时钟信号CLK1采用PLL进行倍增而 生成。第二时钟信号CLK2，其上升沿与第一时钟信号CLK1的上升沿同步之后，之后的第二个下降沿与第一时钟信号CLK1接下来的下降沿同步; 然后再之后的第二个上升沿与第一时钟信号CLK1接下来的上升沿同步。
由于第二时钟信号CLK2的频率是第一时钟信号CLK1的频率的3倍，因 此后级段的转换处理速度也是前级段转换处理速度的3倍。由于较高位的 转换处理中的减法和放大等模拟处理的精度对整体转换精度有较大影响， 因此对承担此任务的前级段的精度要求也更高。因此，在本实施例的结构 中，不像前级段那样要求处理精度的后级段，其转换处理速度可以比前级 段处理速度更高。
第一放大电路4011及第一 AD转换电路4012，在第一时钟信号CLK1 的上升沿，对输入模拟信号Vin进行采样(Sample)。第一放大电路40U， 在第一时钟信号CLK1为高电平时将采样的模拟信号保持(Hold)，并在 第一时钟信号为低电平时自动清零(AZ)。第二放大电路4015，在第一 时钟信号CLK的下降沿，对输入的模拟信号进行采样。第一时钟信号 CLK1为低电平时将采样的模拟信号放大后，输出给第三放大电路4019 及第二 AD转换电路4017，并当第一时钟信号CLK1为高电平时自动清零。 第一 AD转换电路4012，当第一时钟信号CLK1为高电平时进行转换(IN OPERATION (COMP))并输出数字值D9 D6，当第一时钟信号CLK1 为低电平时自动清零。第一DA转换电路4013，当第一时钟信号CLK1为 低电平时保持转换确定数据(IN OPERATION (CONVERTED))，当第 一时钟信号CLK1为高电平时变为不定状态。
第一开关SW401，当开关信号CLKSW为高电平时导通，当开关信号 CLKSW为低电平时关断。第二开关SW402，当开关信号为低电平时导通， 当开关信号CLKSW为高电平时导通。
第三放大电路4019及第二 AD转换电路4017，在第二时钟信号CLK2 的上升沿，对输入的模拟信号进行采样。第三放大电路4019，当第二时钟 信号CLK2为高电平时将采样的信号放大，并当第二时钟信号CLK2为低 电平时自动清零，在第二 AD转换电路4017转换最低位D1 D0的期间， 不进行放大。第四放大电路4021，在第二时钟信号CLK2的下降沿，对输 入的模拟信号进行采样。当第二时钟信号CLK2为低电平时将采样的模拟 信号放大，并当第二时钟信号CLK2为高电平时自动清零，在第二AD转换电路4017将D1 D0转换后的下半个时钟期间，不进行放大。
第二 AD转换电路4017，当第二时钟信号CLK2为高电平时进行转换 并去除冗余位部分输出2位，当第二时钟信号CLK2为低电平时自动清零。 第二DA转换电路4018，当第二时钟CLK2为低电平时保持转换确定数据； 当第二时钟信号CLK2为高电平时变为不定状态，第二 AD转换电路4017 的输出为D1 D0时不进行转换。
第一放大电路4011、第二放大电路4015、第三放大电路4019、第四 放大电路4021、第一 AD转换电路4012及第二 AD转换电路4017的自动 清零期间，为对输入的信号采样中的状态。如图所示，在第二AD转换电 路4017转换D5 D4及D3 D2的期间，第一 AD转换电路4012同时对 接下来输入的输入模拟信号Vin进行转换。通过这种流水线处理，从AD 转换器整体来看，能以第一时钟信号CLK1为基准，1周期输出1次、1 次输出IO位数字值。
下面，对第一放大电路4011、第二放大电路4015、第三放大电路4019 及第四放大电路4021的详细结构进行说明。图17表示用单端的开关电容 运算放大器来构成这些放大电路时的图。图18表示对开关电容运算放大 器的工作进行说明的时序图。图17中，运算放大器40100的反相输入端 中，连接有输入用电容C401，输入电压Vinl通过Vinl用开关SW4012 输入进来，输入电压Vin2通过Vin2用开关SW4013输入进来。再者，输 入电压Vinl，相当于输入模拟信号Vin或者从前段输入的模拟信号；输入 电压Vin2，相当于第一 DA转换电路4013及第二 DA转换电路4018的输 出模拟信号或者参考电压。运算放大器40100的输出端，通过反馈用电容 C402与反相输入端连接。另外，其外侧连接有自动清零用开关SW4011， 构成为可以将运算放大器40100的输出端与反相输入端短路。
下面，参照图18对图17所示的单端的开关电容运算放大器的工作进 行说明。首先，为了令自动清零电位为Vag，让自动清零用开关SW4011 为导通。在此状态下，输入侧节点N401及输出侧节点N402，都是自动清 零电位Vag。为了对输入电压Vinl进行采样，令Vinl用开关SW12为导 通，令Vin2用开关SW4013为关断。此时，输入侧节点N401的电荷QA 如下式(A14)。QA = C401 (Vinl—Vag) ...... (A14)
接下来，通过虚地来进行放大，令自动清零用开关SW4011关断。之 后，为了减去输入电压Vin2，将Vinl用开关SW4012关断，并令Vin2 用开关SW4013导通。此时，输入侧节点N401的电荷QB如下式(A15) 所示c
QB = C401 (Vin2—Vag) +C402 (Vout—Vag) ...... (A15)
由于输入侧节点401上没有电荷逃出的路径，因此根据电荷守恒定律 有QA二QB，即下式(A16)成立，
Vout=C401/C402 (Vinl—Vin2) +Vag ...... (A16)
从而，若认为自动清零电位Vag为理想地电位，该单端的开关电容运 算放大器，可将输入电压Vinl与输入电压Vin2的差，按输入用电容C401 与反馈用电容C402的电容比，进行放大。当然，即使自动清零电位Vag 不是理想地电位，也能获得其近似值。
接下来，对用CMOS (Complementary Metal-Oxide Semiconductor:互 补金属氧化物半导体)芯片构成运算放大器的示例进行说明。图19表示 单端中的运算放大器40100的差动放大部分的等价电路图。运算放大器 40100具备P沟道型MOS (Metal-Oxide Semiconductor:金属氧化物半 导体)场效应晶体管(以下称作PMOS晶体管)M403、 M404， N沟道型 MOS场效应晶体管(以下称作NMOS晶体管)M401、 M402，以及恒定 电流源40101。
一对PMOS晶体管M403、 M404，漏极上施加了电源电压Vdd，栅极 上施加了偏置电压。 一对PMOS晶体管M403、 M404，构成电流镜电路， 两方的源极上流有相等的漏极电流。 一对NMOS晶体管M401、 M402， 漏极分别与一对PMOS晶体管M403、 M404相连接，源极与恒定电流源 40101连接。栅极上施加差动输入IN1、 IN2。然后，从PMOS晶体管M404 与NMOS晶体管M402的连接点得到输出OUT。由NMOS晶体管M401、 M402及PMOS晶体管M403、 M404的互导及输出电阻决定增益。在恒定 电流源40101上，可以使用NMOS晶体管。在该NMOS晶体管的栅极上 施加偏置电压，在饱和区域工作。
图20表示由完全差动方式的开关电容运算放大器构成时的图。完全差动方式，与单端方式相比，抗噪声性好、输出振幅大。图20中，运算
放大器40110的同相输入端上，连接有输入用电容C401a，输入电压Vinl (+ )通过Vinl用开关SW4012a输入进来，输入电压Vin2 ( + )通过 Vin2用开关SW4013a输入进来。在运算放大器40100的反相输入端上， 连接有输入用电容C401b，输入电压Vinl ( — )通过Vinl用开关SW4012b 输入进来，输入电压Vin2 ( — )通过Vin2用开关SW4013b输入进来。运 算放大器40110的反相输出端和同相输入端，通过反馈用电容C402a连接 起来。运算放大器40110的同相输出端和反相输入端，通过反馈用电容 C402b连接起来。另外，输入侧节点N401a、 N401b及输出侧节点N402a、 N402b上，连接有自动清零用开关SW4011a d。自动清零用开关 SW4011a d在相同时刻动作，导通时输入侧节点N401a、 N401b及输出 侧节点N402a、 N402b的电位，为自动清零电位Vag。
下面，对图20的该完全差动方式的开关电容运算放大器的工作进行 说明。动作时序，与图18所示的时序相同。首先，为了成为自动清零电 位Vag，令自动清零用开关SW4011a d为导通。在此状态下，输入侧节 点N401a、 b及输出侧节点N402a、 b，都为自动清零电位Vag。为了对输 入电压Vinl进行采样，令Vinl用开关SW4012a、 b导通，令Vin2用开 关SW4013a、 b关断。此时，输入侧节点N401a的电荷QAA如下式(A17) 所示，输入侧节点N401b的电荷QAB如下式(A18)所示。
QAA=C401 {Vinl ( + ) —Vag)…(A17)
QAB = C401 {Vinl ( —) —Vag) …(A18)
接下来，通过成为虚地状态进行放大，令自动清零用开关SW4011a d关断。之后，为了减去输入电压Vin2，令Vinl用开关SW4012a、 b关 断，并令Vin2用开关SW4013a、 b导通。此时，输入侧节点N401a的电 荷QBA如下式(A19)所示，输入侧节点N401b的电荷QBB如下式(A20) 所示。
QBA二C401 (Vin2( + ) —Vag} +C402 {Vout ( + ) —Vag}…(A19) QBB = C401 (Vin2 ( —) —Vag} + C402 {Vout ( — ) —Vag} ... (A20) 由于输入侧节点N401中没有电荷逃出的路径，因此根据电荷守恒定 律有QAA二QBA以及QAB二QBB，所以下式(A21) 、 (A22)成立，Vout( + ) 二C401 /C402(物l ( + ) — Vin2( + ) } +Vag …(A21) Vout( —) =C401 /C402(Vinl ( —) —Vin2( —) )+Vag …(A21) 2个输出侧节点N402a、 N402b的电压差Vout如下式(A23)所示。 Vout=Vout ( + ) —Vout ( —) =C401/C402 [ {Vinl ( + ) —Vinl (一)} + (Vin2 ( + ) —Vin2 ( — ) }] …(A23)
从而，完全差动方式的开关电容运算放大器，能将输入电压Vinl与
输入电压Vin2之差，按输入用电容C401和反馈用电容C402的电容比，
进行放大。
图21表示完全差动方式中的运算放大器40110的差动放大部分的等 价电路图。基本上与图19说明的相同。从PMOS晶体管M403与NMOS 晶体管M401的连接点，及PMOS晶体管M404和NMOS晶体管M402 的连接点，获得差动输出0UT1、 2。另外，从电源侧向接地侧流有贯电流。
构成图15所示的AD转换器的多个放大电路4011、 4015、 4019、 4021 中，要求的精度， 一般以模拟信号传输的路径的顺序排列。即，第一放大 电路4011 —第二放大电路4015 —第三放大电路4019 —第四放大电路 4021。这是因为对越接近高位的位进行转换时，要求的精度越高。对放大 电路40U、 4015、 4019、 4021的要求精度若降低，其偏置(offset)和DC 增益等的要求也降低。这里的偏置是指构成放大电路的运算放大器的输入 端子间的电压。若此值过大，会破坏运算放大器的虚地状态，导致精度恶 化。
图15中，构成4个放大电路4011、 4015、 4019、 4021的运算放大器、 电容值、开关尺寸等，可根据要求精度改变。另外，根据对各放大电路的 要求精度，也可将放大率实质相同、实现相同功能的放大电路的电路常数 设定为不同的值，并且可将这些放大电路设计为各不相同的电路结构。艮口， 即使对多个放大电路以相同的放大率规格进行设计，例如为2倍或4倍， 但实际上由于与各放大电路等的性能相关，也会产生1%、 0.1%的精度误 差。这里，所谓实际相同的放大率意思是，虽然放大电路等理想性能的设 计规格相同，但在实际性能上放大率有所不同，但也视为相同。
下面，对具有实际相同的放大率的放大电路中，设置较高规格的放大 电路和较低规格的放大电路的示例进行说明。这里，所谓较高规格，为提高放大电路的性能。所谓性能，主要指精度性能和速度性能。首先，对精 度性能进行说明。如上所述，有时虽然放大率的规格相同但精度规格却不 同。当然，比起抑制1%的误差，抑制0.1%的误差在设计上困难更大。此 时，由于要成为上述的较高规格，则必须为高精度的规格。就放大电路来 说，若提高开环增益，就能达到高精度。下面，对速度性能进行说明。除 了精度，若负荷不同的话放大率的规格即使相同，放大电路所要求的速度 规格也会改变。此时，由于为了成为上述的较高规格，必须为高速的规格。 就放大电路来说，提高通过速率，就能达到高速化。
下面，对调整电路常数、电路结构以调整放大率以外的规格的具体方 法进行说明。所谓电路常数，为晶体管的尺寸、电阻值、电容值等设定值。
首先，图17及图20所示的运算放大器40100、 40110的开环增益的特性， 影响放大电路4011、 4015、 4019、 4021的特性。即，运算放大器40100、 40110的开环增益如果下降，放大电路4011、 4015、 4019、 4021的虚地就 会崩溃，导致精度恶化。因此，若将构成图17或图20所示的运算放大器 40100、 40110的各种PMOS晶体管M403、 M404, NMOS晶体管M401、 M402的栅宽设计得较宽，流过较大得漏极电流，增益也就较大。从而， 提高放大电路4011、 4015、 4019、 4021的精度。
若栅宽较大，自然电路面积也会增大。因此，也可只将构成要求精度 较高的放大电路的晶体管的栅宽设计得较大，并将构成不要求精度那么高 的放大电路的晶体管的栅宽设计得较小。例如在图15中，可根据要求精 度的顺序，以第一放大电路4011 —第二放大电路4015 —第三放大电路 4019—第四放大电路4021的顺序依次减小栅宽。这样，能够实现高精度 化、小面积化及省电化，从而将AD转换器整体设计得高效。
接下来，图17及图20所示的输入用电容C401及反馈用电容C402 的电容值，也影响放大电路4011、 4015、 4019、 4021的特性。图17及图 20所示的放大电路4011、 4015、 4019、 4021，通过输入用电容C401及反 馈用电容C402的电容比，来调整增益。从而，对于输入用电容C401及反 馈用电容C402的电容的绝对值，不必特别考虑。
这一点，对于Vinl用开关SW4012及Vin2用开关SW4013的导通电 阻等电阻成分的热噪声，影响输入用电容C40i电容值的绝对值。由此电
45阻成分与输入用电容C401形成的RC电路的噪声电平约为kT/C401。这 里，常数k为玻耳兹曼常数，变量T为绝对温度。不难看出，若减小输入 用电容C401的电容值，电阻成分的热噪声就会变大；若增加该电容值， 该热噪声就会减小。这种热噪声，会使在信号采样时，在向输入用电容 C401的输入电压上产生误差，从而使放大电路4011、 4015、 4019、 4021
的精度恶化。
若增大输入用电容C401的电容值，还增大反馈用电容C402的电容值， 电路面积自然也会增大。另外，流水线型的AD转换器这种多个级段串联 连接的结构中，电容值的增加，也会导致放大电路的负荷电容的增加，并 增加电流。因此，将要求精度较高的放大电路的电容值设定得较大；将精 度不要求那么高得放大电路的电容值设定得较小。例如图15所示，根据 要求精度的顺序，以第一放大电路4011—第二放大电路4015—第三放大 电路4019—第四放大电路4021的顺序依次减小电容值。这样，能够实现 高精度化、小面积化及省电化，从而将AD转换器整体设计得高效。
再者，若减小Vinl用开关SW4012及Vin2用开关SW4013的尺寸， 虽然导通电阻变小了，但对热噪声没有影响。但是，由于缩小了上述RC 电路的时间常数，能降低因该RC电路的低通滤波器效果产生的输入用电 容C401的输入电压延迟。
然后，图19和图21所示的运算放大器40100、40110的电源电压Vdd， 也影响放大电路4011、 4015、 4019、 4021的特性。电源电压Vdd，也可 设定为5V、 3.3V、 2.5V之类的各种电压。例如，可将要求精度较高的放 大电路的电源电压Vdd设定得较高，将精度要求不那么高的放大电路的电 源电压Vdd设定得较低。这样，可以同时实现高精度化和省电化，从而将 AD转换器整体设计得高效。
其次，运算放大器40100、 40110如图19和图21所示，由各种晶体 管构成，不一定要和NMOS晶体管M401、 M402的特性相同。NMOS晶 体管M401、M402的栅极电压的阈值上若有偏移，会对运算放大器40100、 40110的虚地产生影响，从而令4011、 4015、 4019、 4021的特性恶化。栅 极的面积越大，由于能够抑制一对NMOS晶体管M401、 M402间的特性 的不一致性，该偏移就会变小。因此，可将构成要求精度较高的放大电路
46的晶体管的栅极面积设计得较大，将构成精度不要求那么高的放大电路的 晶体管的栅极面积设计得较小。这样，能够同时实现高精度化、小面积化 及省电化，从而将AD转换器整体设计得高效。
这些电路常数，也可以照搬到具有实际相同的增益的放大电路中。如
图15所示，第二放大电路4015、第三放大电路4019及第四放大电路4021 的放大率为2倍。但是，要求得精度却不相同。因此，以第二放大电路4015 —第三放大电路4019—第四放大电路4021的顺序依次减小栅宽，并且依 次增大输入用电容C401及反馈用电容C402的电容值。这样，将AD转换 器整体设计得高效。
再来，对电路结构进行说明。如上所述，图17及图20所示的运算放 大器40100、 40110的开环增益的特性如果恶化，放大电路4011、 4015、 4019、 4021的精度也会恶化。因此，若增加图19及图21所示的运算放大 器40100、 40110的开环增益，则能提高放大电路4011、 4015、 4019、 4021 的精度。
图22表示单端中的运算放大器40100的差动放大部分的等价电路的 第一变形例的图。图22所示的运算放大器40100，在图19所示的运算放 大器40100上添加连接了一对PMOS晶体管M405、 M406及一对NMOS 晶体管M407、 M408构成。在PMOS晶体管M405、 M406及NMOS晶体 管M407、 M408的栅极上，施加规定的偏置电压。
两对PMOS晶体管M403 M406，构成级联(cascade)的源极中流 有相等的漏极电流。两对NMOS晶体管M401、 M402、 M407、 M408，也 分别级联连接。添加了这些元件的图22的运算放大器40100，与图19的 运算放大器40100相比，由于添加的PMOS晶体管M406及NMOS晶体 管M408的互导及输出电阻，使得电路整体的互导及输出电阻增大，增益 也增大。这样，若增加构成运算放大器40100的晶体管的数量，就能增大 增益。但是，由于添加了 PMOS晶体管M405、 M406及NMOS晶体管 M407、 M408，使得应确保的过载电压用范围也会增大，从而会使电路整 体的输出允许电压范围变窄。此输出允许电压范围，若提高电源电压Vdd， 就能变大。此时，耗电量也会增加。
图23表示单端中的运算放大器40100的差动放大部分的等价电路的第二变形例的图。图23所示的运算放大器40100，是在图19所示的运算 放大器40100上又连接了级联连接的PMOS晶体管M409、 NMOS晶体管 M4010、 M4011构成。在PMOS晶体管M409、 NMOS晶体管M4010、 M4011的栅极上施加有规定的偏置电压。NMOS晶体管M4011起到恒定 电流源的作用。
从NMOS晶体管M402的漏极取出的输出，输入到PMOS晶体管M409 的漏极中并放大。然后，图23所示的电路整体的输出OUT，从NMOS晶 体管M4010的漏极取出。通过这种电路，能够获得与图22所示的电路相 同的增益。并且，输出允许电压范围，也能确保为与图19所示的电路的 输出允许电压范围相同的范围。但是，电路输出OUT，由于添加了上述级 联连接的PMOS晶体管M409、 NMOS晶体管M4010、 M4011，会产生延 迟。另外，耗电量也会增加。
这样，运算放大器40100，可为各种电路结构。上述的变形例之外， 例如还可增加晶体管的数量、增加级段数量甚至增加增益。通过这些电路 结构，能改变增益、输出允许电压范围、速度及耗电量等性能参数。在本 实施例中，根据4个放大电路4011、 4015、 4019、 4021各自的用途和要 求精度，灵活运用这些电路结构。
例如在图15中，根据要求的精度的顺序， 一般来说为第一放大电路 4011 —第二放大电路4015 —第三放大电路4019—第四放大电路4021 。因 此，第一放大电路4011，采用上述的级联结构以增大增益。另外，由于输 入了最大的信号，因此采用输出电压范围较大的结构。由于能够获得较长 的工作时间，因此只要确保一定以上的速度就可以。第四放大电路4021， 由于没有输入较大的信号，精度要求也不是太高，因此没必要为了增大增 益、扩大输出允许范围，而增加晶体管的数量、提高电源电压Vdd。这里 为了提高AD转换器整体的效率，采用简洁的电路结构，从而控制电路面 积和耗电量。
这些电路结构，也可以照搬到具有实际相同的增益的放大电路中。图 15中，第二放大电路4015、第三放大电路4019及第四放大电路4021的 放大率为2倍。但是，要求的精度却各不相同。因此，可以按第二放大电 路一第三放大电路4019—第四放大电路4021这种顺序，采用简洁的电路结构。这样，能够将AD转换器整体设计得高效。 (第四实施方式的第二实施例)
第四实施方式的第二实施例，为循环型的AD转换器，是首先转换4 位，之后循环3次每次转换2位，并输出共计10位的示例。
图24表示本第二实施例中的AD转换器2的结构。第一开关SW403 及第二开关SW404，为交替导通关断的开关。在初始状态下，第一开关 SW403为导通状态、第二开关SW404为关断状态。输入模拟信号Vin， 通过第一开关SW403 ，输入到第一放大电路4031及AD转换电路4032中。 AD转换电路4032，为快闪型，其最大分辨率、即转换位数为4位。AD 转换电路4032，将通过第一开关SW403输入的模拟信号转换为数字值， 取出高4位(D9 D6)，并输出到图中未表示的编码器及DA转换电路 4033中。DA转换电路4033，将由AD转换电路4032转换出的数字值转 换为模拟值。第一放大电路4031，将输入的模拟信号放大2倍，并输出给 减法电路4034。减法电路4034，从第一放大电路4031的输出中，将DA 转换电路4033的输出减去。这里，DA转换电路4033的输出，被放大实 际2倍。这可以通过将AD转换电路4032的基准电压范围、和DA转换 电路4033的基准电压范围设定为l:2来实现。第二放大电路4035，将减 法电路4034输出放大2倍。再者，减法电路4034及第二放大电路4035， 也可为一体化的减法放大电路4036。这样，能够简化电路。
在此阶段中，第一开关SW403变为关断状态、第二开关SW404变为 导通状态。第二放大电路4035的输出模拟信号，通过第二开关SW404， 反馈给第一放大电路4031及AD转换电路4032。 AD转换电路4032，将 通过第二开关SW404输入的模拟信号，除1位冗余之外转换为2位，并 取得从高位开始的第5、 6 (D5 D4)位，并输出到图中未表示的编码器 及DA转换电路4033中。DA转换电路4033、第一放大电路4031、减法 电路4034及第二放大电路4035的动作，与第一次转换时相同。AD转换 电路4032由于在第二次以后转换2位，因此第一放大电路4031及第二放 大电路4035，总计放大实际4 (2的2次方)倍。以下，重复上述处理， AD转换电路4032，取出从高位开始的第7、 8位(D3 D2)及从高位幵 始的第9、 10位(D1 D0)。这样，获得10位的数字值。对于第一放大电路4031及第二放大电路4035的详细结构，与本实施 方式的第一实施例说明的相同。另外，第一放大电路4031及第二放大电 路4035这两个电路的电路常数、电路结构的设定、设计也和本实施方式 的第一实施例说明的基本相同。第二放大电路4035，为比第一放大电路 4031更简洁的电路结构，电路常数的设定也可更宽松。
以上，基于实施例对本实施方式进行了说明。此实施例为示例，其各 构成要素和处理过程的组合可以成为各种变形例。另外，这些变形例也在 本实施方式的范围中，这点作为本领域技术人员可以理解。
本实施方式的各实施例所述的AD转换电路的转换位数及其分配、放 大电路的放大率的参数也不过是一个示例，在变形例中也可釆用这些参数 以外的其他数值。另外，级段数，也不限于1段和2段，也可采用3段以 上。另外，这些级段的一段以上可为循环型的结构。
本实施方式的第一实施例中，也可去除第一放大电路4011。如果对第 二放大电路4015或者第一减法放大电路4016的输入模拟信号Vin采样时 刻进行调整，或对构成第一 AD转换电路4012的电压比较元件的输入模 拟信号Vin和参考电压之间的输入时刻进行切换，即使去除第一放大电路 4011也能保证AD转换器整体的工作。这样，能够减小电路面积。此时， 一般来说精度要求的顺序为第二放大电路4015 —第三放大电路4019—第 四放大电路4021。另外同样地，也可去除第三放大电路4019。此时，一 般来说，精度要求的顺序为第一放大电路4011 —第二放大电路4015—第 四放大电路4021。
另外，在本实施方式的各实施例中，为了改善输入信号的釆样时刻， 对用开关电容运算放大器构成各放大电路的示例进行了说明。关于这一 点，放大电路并不限于此，也可为主要使用电阻的一般的放大电路。
还有，在本实施方式的各实施例中，对用CMOS工艺构成的示例进行 了说明。关于这一点，也可用TTL (Transistor Transistor Logic (晶体管一 晶体管逻辑))工艺构成。
权利要求
1、一种模数转换器，其特征在于，具有AD转换电路，其将输入模拟信号转换为规定位数的数字值；DA转换电路，其将所述AD转换电路的输出转换为模拟信号；第一放大电路，其与所述AD转换电路并联设置，将所述输入模拟信号以第一放大率进行放大；减法电路，其从所述第一放大电路的输出中，减去以与所述第一放大电路进行放大的放大率实质相同的放大率进行放大的所述DA转换电路的输出；以及第二放大电路，其将所述减法电路的输出以第二放大率放大，并反馈到所述AD转换电路；所述第一放大率及所述第二放大率的合计放大率，满足必要放大率；所述第一放大率的值为大于1的值，并且在所述第二放大率的值以下。
2、 根据权利要求1所述的模数转换器，其特征在于，所述第一放大 率的值为所述第二放大率的值的1 / 2以下的值。
3、 根据权利要求1所述的模数转换器，其特征在于， 所述第一放大率的值，为在所述第一放大电路中将期望的输入电压范围的全部输入信号收纳于输出电压范围中的最大值；所述第二放大率的值，为满足所述必要放大率的剩余的值。
4、 根据权利要求1 3中任一项所述的模数转换器，其特征在于， 所述模数转换器是由多个级段构成的流水线型的模数转换器； 所述多个级段中的至少一个级段包含权利要求1 3中任一项所述的模数转换器的循环型的级段。
5、 根据权利要求1 3中任一项所述的模数转换器，其特征在于，所 述第一放大率的值为2。
6、 一种模数转换器，其特征在于，具有-AD转换电路，其将输入模拟信号转换为规定位数的数字值； DA转换电路，其将所述AD转换电路的输出转换为模拟信号； 第一放大电路，其与所述AD转换电路并联设置，将所述输入模拟信号以第一放大率进行放大；减法电路，其从所述第一放大电路的输出中，减去以与所述第一放大电路进行放大的放大率实质相同的放大率放大的所述DA转换电路的输 出；以及第二放大电路，将所述减法电路的输出以第二放大率放大，并反馈到 所述AD转换电路；所述第一放大率及所述第二放大率的合计放大率，满足必要放大率； 将所述第一放大率设定为与所述第二放大率的值接近的值。
7、 根据权利要求6所述的模数转换器，其特征在于，所述第一放大 率的值和所述第二放大率的值之间的关系为1 / 2以上2以下的关系。
8、 根据权利要求6或7所述的模数转换器，其特征在于， 所述第一放大率的值与所述第二放大率的值为实质相同的值。
9、 根据权利要求6或7所述的模数转换器，其特征在于，所述模数 转换器是由多个级段构成的流水线型的模数转换器；所述多个级段中的至少一个级段包含权利要求6或7所述的模数转换 器的循环型的级段。
10、 根据权利要求6或7所述的模数转换器，其特征在于，所述第一 放大率的值为2。
11、 一种模数转换器，将输入的模拟信号分为多次转换为多位的数字 信号，其特征在于，-具有多个放大龟路，该多个放大电路内，具有实质相同的放大率的2 个以上放大电路，其电路常数及电路结构的至少一方不同。
12、 根据权利要求ll所述的模数转换器，其特征在于， 所述输入模拟信号最初输入的放大电路的电路常数及电路结构的至少一方，比其他放大电路的电路常数及电路结构的至少一方具有更高的规 格。
13、 根据权利要求ll所述的模数转换器，其特征在于， 以所述输入模拟信号在所述多个放大电路上传递的先后顺序，让该多个放大电路在电路常数及电路结构的至少一方上具有由高到低的规格。
14、 根据权利要求11 13中任一项所述的模数转换器，其特征在于，所述多个放大电路包含运算放大器作为构成元件；所述运算放大器的电路结构，在所述具有实质相同的放大率的放大电 路中各不相同。
15、 根据权利要求11 13中任一项所述的模数转换器，其特征在于，所述多个放大电路由开关电容运算放大器构成；所述开关电容运算放大器包含运算放大器、与该运算放大器的输入 端子连接的1个以上的第一电容、以及在所述运算放大器的输入端子和输 出端子间连接的1个以上的第二电容；所述第一电容及所述第二电容的电容值，在所述具有实质相同的放大 率的放大电路中各不相同。
16、 根据权利要求11 13中任一项所述的模数转换器，其特征在于， 具有多个将输入的模拟信号转换为规定位数的数字值的级段； 所述多个级段内的1个以上的级段，包含所述多个放大电路之中的1个放大电路；.所述l个放大电路，对所述输入的模拟信号、与将自身级段的转换数 字值转换成模拟值之后的信号之差进行放大，并反馈到自身级段的输入 中。
17、 根据权利要求11 13中任一项所述的模数转换器，其特征在于， 具有多个将输入的模拟信号转换为规定位数的数字值的级段； 所述多个级段内的1个以上的级段，包含所述多个放大电路之中的2个放大电路；所述2个放大电路之中的第一放大电路，将输入的模拟信号以规定的 放大率进行放大；所述2个放大电路之中的第二放大电路，将所述第一放大电路的输出 模拟信号、与按实质相同于所述规定的放大率之放大率进行放大并将自身 级段的转换数字值转换成模拟值之后的信号之间的差值，以规定的放大率 进行放大，并反馈到自身级段的输入中。
18、 根据权利要求11 13中任一项所述的模数转换器，其特征在于， 所述模数转换电路具有将输入的模拟信号转换为规定位数的数字值的AD转换电路、和将所述AD转换电路的输出转换为模拟信号的DA转换电路；所述多个放大电路之中的第一放大电路，将所述输入的模拟信号以规定的放大率进行放大；所述多个放大电路之中的第二放大电路，将所述第一放大电路的输出 模拟信号、与按实质相同于所述规定的放大率之放大率进行的所述DA转 换电路的输出模拟信号之间的差值，以规定的放大率进行放大，并输出给 所述AD转换电路及所述第一放大电路。
全文摘要
本发明提供一种模数转换器，将输入模拟信号输入到放大电路(11)及AD转换电路(12)中。AD转换电路(12)，将输入的模拟信号转换为规定位数的数字值，并输出给图中未表示的编码器。DA转换电路(13)，将从AD转换电路(12)输出的规定位数的数字值转换为模拟信号。放大电路(11)，对输入的模拟信号进行采样后放大α(大于1的值)倍。减法电路(14)，从放大电路(11)的输出之中，将放大α倍的DA转换电路(13)的输出减去。通过这种结构，提高循环型AD转换器的速度。
文档编号H03M1/44GK101521509SQ20091012807
公开日2009年9月2日 申请日期2005年2月5日 优先权日2004年2月5日
发明者儿岛则章, 和田淳, 小林重人, 谷邦之 申请人:三洋电机株式会社