专利名称：一种响度控制系统及控制方法
技术领域：
本发明涉及一种数字音频信号处理技术，特别是一种响度控制系统及控制方法。
背景技术：
响度由气压迅速变化的振幅(声压)大小决定。但人耳对强度的主观感觉与客观 的实际强度并不一致，人耳对声音的感觉，不仅和声压有关，还和频率有关。声压级相同，频 率不同的声音，听起来响亮程度也不同。结合声压、频率和人耳的感觉得到的曲线关系称 "等响度曲线"，如图l所示。通过"等响度曲线"可以知道，人耳其实对高频与低频都不是 特别敏感，但对中频非常敏感，尤其是3K和5K之间的音频，这也是人说话时的声音。
例如电视节目的播出，当两个节目切换时声音可能很突然而且很响亮，这样会让 人受到惊吓或感到不舒服，尤其是电视节目中间插播的直销广告，基本上是对白，而这也是 人耳最敏感的音频，总是让人觉得声音太大。让受众感到不适、烦躁甚至惊吓。由图l不难 看出，只要控制了 3K到5K这个频段的声音就能达到控制音频响度的目的。过去对响度的控 制方法主要是利用分立的电阻、电容和电感元件组成的控制系统。由于这样的系统过于简 单，不能调整参数，对动态范围大的音频信号处理效果不好，影响人们对电视节目的欣赏。
发明内容
为解决现有技术存在的上述问题，本发明的目的是要针对电视节目播出中不可预 知的响度跳变，提供一种控制灵活、可以对动态范围大的音频信号进行良好处理的响度控 制系统及控制方法。 为了实现上述目的，本发明的技术方案如下一种响度控制系统建立在FPGA芯片
基础上，包括输入模块、音频特征值提取模块、系数产生模块、延时模块、输出模块，所述的 输入模块、音频特征值提取模块、系数产生模块、输出模块依次串联，所述的延时模块连接
在输入模块和输出模块之间；所述的输入模块的功能是将要处理的串行音频数据转换成并 行的24bit音频数据；所述的音频特征值提取模块的功能是将每个24bit音频数据经过带 通滤波，并多次累加，再将累加和取平均值，得到这一音频数据的响度值；所述的系数产生 模块的功能是根据音频数据的响度值和预设的门限值、比率值经过一系列运算产生系数； 所述的延时模块的功能是在FPGA芯片内部做一个存储区，将并行的24bit音频数据存储起 来；所述的输出模块的功能是将延时的音频数据与产生的系数相乘，产生处理后的音频数 据，并将并行的24bit数据，再经过并串转换产生出最后经过处理的音频数据流输出。
—种响度控制方法包括以下步骤 A、由输入模块将要处理的串行音频数据转换成并行的24bit音频数据采样点，并 同时传送到音频特征值提取模块和延时模块； B、由音频特征值提取模块将每个24bit音频数据经过带通滤波，并多次累加，再
将累加和取平均值，得到这一音频数据的响度值并传送到系数产生模块； C、由系数产生模块根据音频数据的响度值和预设的门限值、比率值经过一系列运算得出系数，并传送到输出模块； D、由延时模块将并行的24bit音频数据存储起来并传送到输出模块； E、由输出模块将延时模块传送来的音频数据与系数产生模块传送来的系数相乘，
产生处理后的音频数据，并将并行的24bit数据再经过并串转换产生出经过处理的音频数
据流输出。 本发明步骤C所述的系数计算公式如下 当LD《TH时，系数P = 1 ; 当LD > TH时，系数P = 10—(((LD—加*翻)- ; 式中，LD为上一步算出的音频数据的响度值，TH为预设的门限值，RA为比率且 RA《1。 与现有技术相比，本发明具有以下有益效果 1、由于本发明基于FPGA芯片进行设计，控制参数可由用户自己设置，实现了控制 灵活。 2、由于本发明对响度特征值进行了提取并处理，对动态范围大的信号的处理效果 良好。 3、由于本发明的算法是基于FPGA芯片实现的，而FPGA芯片又是技术成熟、易于开 发、价格低廉的芯片，从而縮短了开发周期，降低了开发成本。
本发明共有附图3张，其中 图l是等响度曲线。 图2是响度控制系统组成示意图。 图3是声音响度的控制方法流程框图。 图中1、输入模块，2、音频特征值提取模块，3、系数产生模块，4、输出模块，5、延时模块。
具体实施例方式
下面结合附图对本发明进行进一步地描述。如图2所示，一种响度控制系统建立 在FPGA芯片基础上，包括输入模块1、音频特征值提取模块2、系数产生模块3、延时模块5、 输出模块4，所述的输入模块1、音频特征值提取模块2、系数产生模块3、输出模块4依次串 联，所述的延时模块5连接在输入模块1和输出模块4之间；所述的输入模块l的功能是 将要处理的串行音频数据转换成并行的24bit音频数据；所述的音频特征值提取模块2的 功能是将每个24bit音频数据经过带通滤波，并多次累加，再将累加和取平均值，得到这一 音频数据的响度值；所述的系数产生模块3的功能是根据音频数据的响度值和预设的门限 值、比率值经过一系列运算产生系数；所述的延时模块5的功能是在FPGA芯片内部做一个 存储区，将并行的24bit音频数据存储起来；所述的输出模块4的功能是将延时的音频数据 与产生的系数相乘，产生处理后的音频数据，并将并行的24bit数据，再经过并串转换产生 出最后经过处理的音频数据流输出。
如图3所示，一种响度控制方法包括以下步骤
A、由输入模块1将要处理的串行音频数据转换成并行的24bit音频数据，并同时 传送到音频特征值提取模块2和延时模块5 ; B、由音频特征值提取模块2将每个24bit采样点经过带通滤波，并多次累加，再将
累加和取平均值，得到这一音频数据的响度值并传送到系数产生模块3 ; C、由系数产生模块3根据音频数据的响度值和预设的门限值、比率值经过一系列
运算得出系数，并传送到输出模块4 ; D、由延时模块5将并行的24bit音频数据采样点存储起来并传送到输出模块4 ;
E、由输出模块4将延时模块5传送来的音频数据与系数产生模块3传送来的系数 相乘，产生处理后的音频数据，并将并行的24bit数据再经过并串转换产生出经过处理的 音频数据流输出。 本发明步骤C所述的系数计算公式如下
当LD《TH时，系数P = 1 ; 当LD > TH时，系数P = 10—(((LD—加*翻)- ; 式中，LD为上一步算出的音频数据的响度值，TH为预设的门限值，RA为比率且 RA《1。 本发明的工作原理如下 1、将串行的需要处理的音频数据和与之同步的时钟信号接入FPGA芯片，首先完 成串并转移，将串行的数据流转变成并行的24bit的音频数据，便于接下来的处理和运算； 一个24bit音频数据对应一个音频的采样点(我们听的声音就是由若干个连续的采样点组 成)。 2、将连续的串并转移后的24bit音频数据采样值，送入FPGA内部的FIR数字滤波 器，提取我们所要的响度音频数值(音频数据中3K 5K的数据)；同时将表示响度特征的 音频数据做1024次累加，再取其平均值；这样做的目的是能够更准确的提取响度特征值。 我们把提取出的这个响度值作为接下来实施响度控制的依据。 3、将提取出来的响度特征值与设定好的压縮门限值做比较，当响度特征值大于门 限值时，系统启动音频压縮功能，并根据压縮比率产生一个压縮系数；同时由于上面对音频 采样数据滤波、累加再计算其平均值需要一定的运算时间，也就是说在这一段时间内的音 频采样数据是不能输出的，这就需要在FPGA内部做一个RAM将这段音频采样数据存储，等 待压縮系数产生以后再将存储区的音频采样数据提取出来，并与压縮系数相乘。这样就得 出了我们想要的音频数据；同时为了使输出的音频数据听起来感觉更好，在此增加了两个 效果处理的时间，即跟踪时间和释放时间。跟踪时间就是在压縮功能启动后，在音频采样数 据乘以压縮系数并达到最后稳定输出的时间，而释放时间正好与之相反是在压縮过程中， 当响度特征值小于压縮门限时，要关闭压縮功能，从关闭到最后稳定的时间就是释放时间。 这两个时间是根据需要自己设定，目的就是在启动压縮和撤销压縮的时候保证信号不会突 变，使最后输出的效果更佳。 4、将处理好的24bit音频数据，根据系统时钟再转换成串行的数据从FPGA输出。
权利要求
一种响度控制系统，其特征在于所述的系统建立在FPGA芯片基础上，包括输入模块(1)、音频特征值提取模块(2)、系数产生模块(3)、延时模块(5)、输出模块(4)，所述的输入模块(1)、音频特征值提取模块(2)、系数产生模块(3)、输出模块(4)依次串联，所述的延时模块(5)连接在输入模块(1)和输出模块(4)之间；所述的输入模块(1)的功能是将要处理的串行音频数据转换成并行的24bit音频数据；所述的音频特征值提取模块(2)的功能是将每个24bit音频数据经过带通滤波，并多次累加，再将累加和取平均值，得到这一音频数据的响度值；所述的系数产生模块(3)的功能是根据音频数据的响度值和预设的门限值、比率值经过一系列运算产生系数；所述的延时模块(5)的功能是在FPGA芯片内部做一个存储区，将并行的24bit音频数据存储起来；所述的输出模块(4)的功能是将延时的音频数据与产生的系数相乘，产生处理后的音频数据，并将并行的24bit数据，再经过并串转换产生出最后经过处理的音频数据流输出。
2. —种响度控制方法，其特征在于包括以下步骤A、 由输入模块(1)将要处理的串行音频数据转换成并行的24bit音频数据，并同时传送到音频特征值提取模块(2)和延时模块(5);B、 由音频特征值提取模块(2)将每个24bit数据经过带通滤波，并多次累加，再将累加和取平均值，得到这一音频数据的响度值并传送到系数产生模块(3);C、 由系数产生模块(3)根据音频数据的响度值和预设的门限值、比率值经过一系列运算得出系数，并传送到输出模块(4);D、 由延时模块(5)将并行的24bit音频数据存储起来并传送到输出模块(4);E、 由输出模块(4)将延时模块(5)传送来的音频数据与系数产生模块(3)传送来的系数相乘，产生处理后的音频数据，并将并行的24bit数据再经过并串转换产生出经过处理的音频数据流输出。
3. 根据权利要求2所述的响度控制方法，其特征在于步骤C所述的系数计算公式如下当LD《TH时，系数P = 1 ;当LD〉TH时，系数P = lo-加*臉加-加/加；式中，LD为上一步算出的音频数据的响度值，TH为预设的门限值，RA为比率且RA《1 。
全文摘要
本发明公开了一种响度控制系统和控制方法，所述的系统建立在FPGA芯片基础上，包括输入模块、音频特征值提取模块、系数产生模块、延时模块、输出模块，所述的方法包括以下步骤输入模块将要处理的串行音频数据转换成并行的24bit音频数据；音频特征值提取模块产生音频数据的响度值；系数产生模块产生系数；延时模块将并行的24bit音频数据存储；输出模块产生处理后的音频数据，并将并行的24bit数据再经过并串转换产生出经过处理的音频数据流输出。由于本发明基于FPGA芯片进行设计，控制参数可由用户自己设置，控制灵活，对动态范围大的信号的处理效果良好，开发周期短，开发成本低。
文档编号H03G7/00GK101694987SQ20091018799
公开日2010年4月14日 申请日期2009年10月20日 优先权日2009年10月20日
发明者曹智博, 程鹏 申请人:大连捷成实业发展有限公司;