专利名称：滤波整形电路、驱动电路以及非晶硅栅极电路的制作方法
技术领域：
本发明涉及整波电路设计领域，尤其涉及一种用于液晶面板中非晶硅栅极 (Amourphors Silicon Gate, ASG)电路以及驱动电路、滤波整形电路。
背景技术：
现有的液晶显示屏(TFT IXD)在工作时，其TFT阵列上的栅扫描线以及列数据线 均需要驱动电路进行驱动才能工作。驱动电路功能较为复杂，因此在显示屏的面板上都会 集成驱动芯片以满足需求。对于低分辨率的小尺寸液晶显示屏，由于其TFT阵列的行数以 及列数相对较少，因此栅扫面线的驱动电路以及列数据线的驱动电路可以集成在一颗驱动 芯片中；而对于高分辨率的大尺寸液晶显示屏，就必须分别使用专用的栅扫面线驱动芯片 以及列数据线驱动芯片，甚至是多颗此类芯片相组合。在非晶硅基板液晶显示屏中，面板上可以集成非晶硅栅极电路，用于取代专用的 栅扫面线驱动芯片的功能，从而减少液晶显示屏上的芯片数目，进一步降低面板成本，同时 对于减少外围电路区域布线时所占用的屏幕宽度也有很好的效果。因此非晶硅栅极技术 愈发成为液晶显示屏制造领域的重要部分，具有广泛的应用前景。应对于不同的显示屏需 求，非晶硅栅极电路结构具有复杂多样性，其工作稳定性成为影响液晶显示屏质量的重要 因素。现有的非晶硅栅极电路虽然其内部结构可能各不相同，但大多都采用一种通行的 基本架构，图1为所述现有非晶硅栅极电路的基本架构示意图。如图1所示，非晶硅栅极电 路在工作时，任意一个重复单元100，接收前一个重复单元100的触发信号，然后操作本单 元的电路输出指定的驱动信号，用以驱动本行栅扫描线101 ；同时输出与前述相同性质的 触发信号，提供给下一个重复单元100。多个此类重复单元依序排列，即组成非晶硅栅极电 路10，可为多级栅扫面线依序提供驱动信号。影响非晶硅栅极电路工作稳定性的因素包括如下几个方面(1)在各重复单元100相对应扫描线输出的驱动信号波形中，波幅漂移以及噪声 问题较为严重，如图加所示，输出波形中存在的毛刺可能误驱动栅扫描线，将影响TFT阵列 的逐行扫描、有序工作。(2)重复单元前后级之间的触发信号同样存在上述波幅漂移以及噪声问题，如图 2b所示，存在的波幅漂移以及噪声毛刺现象在长期工作后，将导致TFT阵列中晶体管阈值 电压漂移，并进一步引起触发无效的逻辑错误。(3)各重复单元100相对应扫描线输出波形的驱动能力不足，波幅太小，在大的RC 负载情况下，将导致输出波形的严重失真变形。因为非晶硅栅极电路具有上述影响非晶硅栅极电路工作稳定性的因素，因此现有 的非晶硅栅极电路的工作稳定性较差。
发明内容
本发明解决的问题是提供一种工作稳定性高的非晶硅栅极电路，同时还提供可应 用于上述非晶硅栅极电路的滤波整形电路以及驱动电路。本发明所述的非晶硅栅极电路，包括重复单元和滤波整形电路；所述重复单元，接 收前一个重复单元的触发信号，然后输出相应的驱动信号，同时该重复单元还输出相同性 质的触发信号，提供给下一个重复单元；所述驱动电路连接滤波整形电路，所述驱动信号经 由滤波整形电路滤波整形后输出。可选的，所述非晶硅栅极电路进一步包括连接滤波整形电路的驱动电路，该驱动 电路增强所述滤波整形电路输出的驱动信号。可选的，所述各重复单元使用同一个滤波整形电路对输出的驱动信号进行滤波整 形。可选的，所述各重复单元使用各自相应的滤波整形电路对输出的驱动信号进行滤波整形。本发明所述的滤波整形电路，包括反相器、整形单元以及输出单元；还包括高位 电源线以及低位电源线，为上述各单元提供高电平以及低电平；所述反相器连接输入端，将输入信号反相；所述整形单元连接反相器，对反相端的信号进行整形；所述输出单元连接输入端以及反相端，并根据输入信号以及反相端的经过整形的 信号，在输出端输出由高电平和低电平组成的信号，所述输出端的信号与输入信号同相。可选的，所述输出单元包括类型相同的第一输出单元场效应晶体管以及第二输出 单元场效应晶体管；其中第一输出单元场效应晶体管的栅极连接输入端，第二输出单元场 效应晶体管的栅极连接反相端；所述第一输出单元场效应晶体管与第二输出单元场效应晶 体管相串联，串联节点作为输出端，而第一输出单元场效应晶体管相对串联节点的另一端 连接高位电源线，第二输出单元场效应晶体管相对串联节点的另一端连接低位电源线。可选的，所述整形单元包括类型相同的第一整形单元场效应晶体管以及第二整形 单元场效应晶体管；其中第一整形单元场效应晶体管的栅极连接反相端，第二整形单元场 效应晶体管的栅极连接输入端；所述第一整形单元场效应晶体管与第二整形单元场效应晶 体管相串联，第一整形单元场效应晶体管相对于串联节点的另一端连接高位电源线，第二 整形单元场效应晶体管相对于串联节点的另一端连接低位电源线。可选的，所述反相器包括驱动管以及负载管，所述驱动管以及负载管为NMOS晶体 管，其中驱动管的栅极与输入端连接，负载管的栅极与其漏极连接；驱动管的漏极以及负载 管的源极与反相端连接；驱动管的源极连接所述第一整形单元场效应晶体管与第二整形单 元场效应晶体管的串联节点；负载管的漏极与高位电源线连接。可选的，所述反相器包括驱动管以及负载管，所述驱动管以及负载管为PMOS晶体 管，其中驱动管的栅极与输入端连接，负载管的栅极与其源极连接；驱动管的源极以及负载 管的漏极与反相端连接；驱动管的漏极连接所述第一整形单元场效应晶体管与第二整形单 元场效应晶体管的串联节点；负载管的源极与高位电源线连接。所述反相器中，驱动管的跨导大于负载管的跨导。可选的，所述驱动管的沟道宽长 比为72 6，负载管的沟道宽长比为6 6。本发明提供的驱动电路，包括输入端、输出端以及至少两个反相单元，且各级反相 单元相串联，所述反相单元包括类型相同的驱动管、负载管、第一增强场效应晶体管以及第二增强场效应晶体管，还包括高位电源线以及低位电源线；其中驱动管与负载管串联，驱 动管的栅极与输入端或者上一级反相单元连接，负载管的栅极与该负载管相对于串联节点 的另一极连接；第一增强场效应晶体管与第二增强场效应晶体管串联，第一增强场效应晶 体管的栅极与驱动管以及负载管的串联节点连接，第二增强场效应晶体管的栅极与驱动管 的栅极连接，所述第一增强场效应晶体管以及第二增强场效应晶体管的串联节点与输出端 或者下一级反相单元连接；高位电源线根据反相单元的类型与负载管以及第一增强场效应 晶体管的源极或漏极连接，而低位电源线根据反相单元的类型与驱动管以及第二增强场效 应晶体管的源极或漏极连接。可选的，所述反相单元中，驱动管与负载管的沟道宽长比相同；第一增强场效应晶 体管以及第二增强场效应晶体管的沟道宽长比也相同，且使得线性区沟道电流能满足后级 反相单元的负载充电需求。所述后一级的反相单元中增强场效应晶体管的沟道宽长比大于 前一级的反相单元中增强场效应晶体管的沟道宽长比。所述驱动电路根据反相单元的级数分为奇数级驱动电路以及偶数级驱动电路，所 述奇数级驱动电路的输出信号与输入信号反相，偶数级驱动电路的输出信号与输入信号同 相。可选的，所述驱动电路包括两级反相单元，第一级反相单元中，第一增强场效应晶 体管以及第二增强场效应管的沟道宽长比为360 6，第二级反相单元中，第一增强场效应 晶体管以及第二增强场效应管的沟道宽长比为1000 6。与现有技术相比较，本发明的非晶硅栅极电路包括滤波整形电路，使得重复单元 所输出的驱动信号，先进行滤波整形后输出到对应的扫描线。由于驱动信号经过了滤波整 形，去除了驱动信号中的毛刺，因而不会误驱动扫描线，影响TFT阵列的逐行扫描、有序工 作；进一步，所述非晶硅栅极电路还包括驱动电路，驱动信号经过了滤波整形后又经过增强 驱动能力后，驱动信号的电压幅值较大，因而提高输出信号的负载能力，该非晶硅栅极电路 工作稳定性得到进一步提高。
图1是现有非晶硅栅极电路的基本架构示意图；图加是现有非晶硅栅极电路输出的驱动信号波形示意图；图2b是现有非晶硅栅极电路中触发信号波形示意图；图3是本发明非晶硅栅极电路基本架构示意图；图4是本发明图3所示滤波整形电路具体实施例电路示意图；图5是本图3所示驱动电路反相单元的具体实施例电路示意图；图6是本发明所述具有两级反相器的驱动电路具体实施例电路示意图；图7是本发明所述滤波整形电路输入、输出信号的波形时序图。
具体实施例方式根据背景技术可知，现有技术中非晶硅栅极电路产生的驱动信号存在波形噪声严 重，负载能力不足的问题，因此本发明所述非晶硅栅极电路在现有的非晶硅栅极电路基础 上，增加滤波整形电路以及驱动电路，从而对驱动信号进行滤波整形并增强驱动能力，提高非晶硅栅极电路的工作稳定性。图3为本发明所述非晶硅栅极电路的基本架构示意图。结 合具体实施例，对所述非晶硅栅极电路做进一步介绍。如图3所示，本发明所述的非晶硅栅极电路。包括重复单元300、滤波整形电路302 以及驱动电路303。所述一个重复单元300，接收前一个重复单元300的触发信号，然后输出 指定的驱动信号，所述驱动信号先经由滤波整形电路302滤波整形后，再经由驱动电路303 增强其驱动能力，最后提供给相应行的栅扫描线301 ；同时该重复单元300输出与相同性质 的触发信号，提供给下一个重复单元300。其中各重复单元300可以共用一个滤波整形电 路302对输出的驱动信号进行滤波整形，也可以每个重复单元300各自使用相应的滤波整 形电路302对输出的驱动信号进行滤波整形。在上述非晶硅栅极电路的工作过程中，滤波整形电路302主要对驱动信号消除噪 声毛刺以及波幅漂移的影响，而驱动电路303可以将驱动信号的电压波幅放大，从而增强 其驱动能力。最终产生波形平整、负载能力强的驱动信号，满足液晶显示屏中栅扫描线的驱 动需求。进一步的，本发明还提供了可用于上述非晶硅栅极电路的滤波整形电路，所述滤波整形电路包括反相器、整形单元以及输出单元；还包括高位电源线以 及低位电源线，为上述各单元提供高电平以及低电平；所述反相器连接输入端，将输入信号反相；所述整形单元连接反相器，对反相端的信号进行整形；所述输出单元连接输入端以及反相端，并根据输入信号以及反相端的经过整形的 信号，在输出端输出由高电平和低电平组成的信号，所述输出端的信号与输入信号同相。图4是本发明所述滤波整形电路的一个具体实施例电路示意图；在图4所示实施例中，滤波整形电路包括6个场效应晶体管，为便于讨论，以所述 场效应晶体管的类型均为NMOS晶体管为例。(后述内容中，关于晶体管的类型均指代NMOS 晶体管或PMOS晶体管)所述反相器包括负载管Ml以及驱动管M2，其中负载管Ml的栅极与其漏极相连接， 使得负载管Ml在工作时始终处于饱和状态；而驱动管M2的栅极与输入端201连接，驱动管 M2的漏极与负载管Ml的源极相连接，连接的节点作为反相端202 ；由于负载管Ml以及驱动 管M2均为NMOS晶体管，上述负载管Ml与驱动管M2构成了一个基本的NMOS反相器电路， 其工作原理为公知技术，此处不再详述。本实施例中将负载管Ml的漏极连接至高位电源线 Vdd上，而驱动管M2的源极则需要连接至电势相对较低的低位电源线Vss(图示中驱动管 M2的源极通过整形单元的第二整形单元场效应晶体管M3连接至低位电源线Vss，后续另行 说明)。进一步的，如果负载管Ml与驱动管M2均为PMOS晶体管，两者将构成基本的PMOS 反相器电路，与本实施例相比较只需将负载管Ml以及驱动管M2的源漏极反接即可。众所周知在基本的反相器电路中，驱动管M2的跨导应当大于负载管M1，因此应当 根据需要，分别选择合适的沟道宽长比，调整两者的跨导比。本实施例中，驱动管M2的沟道 宽长比为72 6，而负载管Ml的沟道宽长比为6 6。经过上述反相器，反相端102的信号波形应当与输入端201的信号波形反相，即在 输入端201输入一个信号后，在反相端202能够获得逻辑相反的信号。但由于电路性质所 限，仅通过上述反相器，在反相端202所获得的实际信号波形并不是理想的与输入端201输入的信号波形互反，可能存在波形失真，幅值漂移的现象。因此本发明所述滤波整形电路还 包括整形单元。所述整形单元包括第一整形单元场效应晶体管M4以及第二整形单元场效应晶体 管M3，其中第一整形单元场效应晶体管M4的栅极连接反相端202，第二整形单元场效应晶 体管M3的栅极连接输入端201，且第一整形单元场效应晶体管M4与第二整形单元场效应晶 体管M3串联(即两者之间源漏极相连接，使得两者均开启时能够形成导电通路)，本实施例 中，第一整形单元场效应晶体管M4以及第二整形单元场效应晶体管M3均为NMOS晶体管， 因此将第一整形单元场效应晶体管M4的源极与第二整形单元场效应晶体管M3的漏极相连 接，且两者的连接点同时连接反相器中驱动管M2的源极；而第一整形单元场效应晶体管M4 的漏极与高位电源线Vdd连接，第二整形单元场效应晶体管M3的源极与Vss连接。具体的，由于第二整形单元场效应晶体管M3的栅极与输入端201连接，而第一整 形单元场效应晶体管M4的栅极与反相端202连接，因此第二整形单元场效应晶体管M3与 第一整形单元场效应晶体管M4理论上也拥有始终相反的开启或关闭状态；另一方面，第二 整形单元场效应晶体管M3与第一整形单元场效应晶体管M4的串联节点与反相器的驱动管 M2源极连接。反相端202的电位在决定第一整形单元场效应晶体管M4开启或关闭状态的 同时，也决定了第二整形单元场效应晶体管M3的开启或关闭状态，从而影响第二整形单元 场效应晶体管M3与第一整形单元场效应晶体管M4的串联节点的电位，进一步通过驱动管 M2返回来影响自身的电位，形成反馈机制。例如本实施例中，当反相端202处于低电位时，第一整形单元场效应晶体管M4关 闭，而第二整形单元场效应晶体管M3与之状态相反为开启状态，同时驱动管M2由于栅极与 第二整形单元场效应晶体管M3的栅极均连接至输入端201，因此也处于开启状态，使得反 相端202与低位电源线Vss之间直接导通，虽然反相端202也可以通过处于饱和状态的负 载管Ml与高位电源线Vdd连接，但由于负载管Ml的跨导远小于驱动管M2，因此反相端202 与低位电源线Vss电势基本相等，从而修正反相端202的低电位电势，达到整形目的。当反 相端202处于高电位时，第一整形单元场效应晶体管M4开启，而第二整形单元场效应晶体 管M3与之状态相反为关闭状态，同时驱动管M2也处于关闭状态，反相端202与低位电源线 Vss隔绝，仅能通过负载管Ml与高位电源线Vdd连接，因此反相端202与高位电源线Vdd电 势基本相等，从而修正反相端202的高电位电势，达到整形的目的。根据上述反馈机制，当反相器与整形单元达到稳定状态时，反相端202的电位将 严格地与输入端201的电位相反，即可保证在输入端201输入信号后，反相端202上能够获 得理想的反相信号。输出单元包括第一输出单元场效应晶体管M5以及第二输出单元场效应晶体管 M6，其中第一输出单元场效应晶体管M5的栅极连接输入端201，第二输出单元场效应晶体 管M6的栅极则连接反相端202，第一输出单元场效应晶体管M5与第二输出单元场效应晶 体管M6串联(即两者之间源漏极相连接，使得两者均开启时能够形成导电通路)。由于本 实施例中，第一输出单元场效应晶体管M5与第二输出单元场效应晶体管M6均为NMOS晶体 管，因此第一输出单元场效应晶体管M5的源极与第二输出单元场效应晶体管M6的漏极相 连接，连接的节点作为输出端203 ；此外，将第一输出单元场效应晶体管M5的漏极与高位电 源线Vdd连接，而第二输出单元场效应晶体管M6的源极与低位电源线Vss连接。
由于输入端201与反相端202的电位始终相反，因此第一输出单元场效应晶体管 M5与第二输出单元场效应晶体管M6也拥有始终相反的开启或关闭状态，两者仅有一个处 于导通，使得输出端203只能与高位电源线Vdd或者低位电源线Vss连接，选择输出高电平 或者低电平。又第一输出单元场效应晶体管M5的栅极连接输入端201，因此当输入端201 输入高电平，即输入逻辑为1时，第一输出单元场效应晶体管M5导通，输出端203连通高位 电源线Vdd，输出逻辑视为1 ；同理当输入端201输入低电平时，反相端202输出高电平，第 二输出单元场效应晶体管M6导通，输出端203连通低位电源线Vss，输出逻辑视为0。通过 上述描述可知，输出端203的输出逻辑与输入端201的输入逻辑保持一致。上述滤波整形电路能够将输入端201的输入逻辑映射为输出端203的输出逻辑， 且逻辑上保持一致，而在输出端203上获得的输出波形波幅仅与高位电源线Vdd以及低位 电源线Vss所提供的高低电平有关，与输入波形的波幅无关，最终实现对输入信号整形并 输出的功能。在本发明滤波整形电路中，各场效应晶体管工作的必要条件是各自栅极上的电压 需大于各自的阈值电压。一方面，根据场效应晶体管转移特性曲线的非线性特点，低于阈值 电压的栅压变化只会引起10_12量级(电流单位安培)的沟道电流变化，而大于阈值电压的 栅压变化会引起10_3量级(电流单位安培)的沟道电流变化，差异较为显著；另一方面，由 于各场效应晶体管在工作时均存在一定的本征延迟，所述延迟大约为10_6量级(时间单位 秒)；因此当输入端201所输入的信号波形中存在毛刺等信号波动现象时，只要所述信号波 动的电压变化幅度未超过场效应晶体管的阈值电压，或者即使超过阈值电压但持续时间短 于场效应晶体管的本征延迟，则上述信号波动均不能引起滤波整形电路输出端的信号波形 发生变化，从而实现对输入信号的滤波功能。综上所述，无论输入端的信号是否存在波幅不足、包含杂波毛刺或者逻辑跳变边 缘因RC延迟影响而圆滑的情况，本发明所述滤波整形电路输出端的信号波形均可以保持 方正工整。上述滤波整形电路的具体实施例为了实现快速精确响应，降低电路延迟以及减小 自身功耗等目的，因此输出端所输出的驱动信号波幅有限，在某些大驱动负载要求下，如果 需要获得更强的信号放大以及驱动负载能力，还可以在滤波整形电路后级接驱动电路，以 增强放大经过滤波整形后的驱动信号的负载能力。因此基于上述需求，本发明还提出了一 种驱动电路，使用多级反相单元，对输入的驱动信号进行增强放大使其获得大负载能力。本发明所述驱动电路包括输入端、输出端以及至少两个反相单元，且各级反相单 元相串联。图5为所述反相单元的基本电路的一个具体实施例示意图。为简化说明，所述 反相单元中各晶体管为NMOS晶体管。如图5所示，所述反相单元包括驱动管M8、负载管M7、第一增强场效应晶体管M9 以及第二增强场效应晶体管MlO ；上述各晶体管的类型均为NMOS晶体管，且驱动管M8与负 载管M7规格相同(即材质、沟道尺寸以及晶体管的基本参数等均相同)，而第一增强场效应 晶体管M9与第二增强场效应晶体管MlO的规格也相同。其中驱动管M8与负载管M7串联(即两者之间源漏极相连接，使得两者均开启时 能够形成导电通路，本实施例中驱动管M8的漏极与负载管M7的源极连接)，驱动管M8的栅 极可以与输入端或者上一级反相单元连接，负载管M7的栅极与其漏极连接；第一增强场效应晶体管M9与第二增强场效应晶体管MlO串联(即两者之间源漏极相连接，使得两者均开 启时能够形成导电通路，本实施例中第一增强场效应晶体管M9的源极与第二增强场效应 晶体管MlO的漏极连接)；所述第一增强场效应晶体管M9的栅极与驱动管M8以及负载管 M7的串联节点连接，而第二增强场效应晶体管MlO的栅极则与驱动管M8的栅极连接；第一 增强场效应晶体管M9与第二增强场效应晶体管MlO的串联节点与输出端或者下一级反相 单元连接；第一增强场效应晶体管M9的漏极连接至高位电源线Vdd，第二增强场效应晶体 管MlO的源极连接至低7位电源线Vss。需要指出的是，图5所示的反相单元为独立电路，除应用于本发明所述驱动电路， 还可以应用至其他需要反相输出的电路中，因此上述输入端、输出端、高位电源线Vdd以及 低位电源线Vss，无需与前述非晶硅栅极电路中所涉及的各连接端相混淆，特此说明。在图5中，驱动管M8与负载管M7也构成了基本的NMOS反相器，与滤波整形电路前 述实施例中的反相器工作原理类似。所述驱动管M8以及负载管M7所构成基本的NMOS反 相器存在以下问题由于负载管M7的栅极与其漏极连接，因此负载管M7始终工作在饱和状 态，沟道电流趋于稳定，增大源漏之间的电压已不能明显增大沟道电流，因此跨导较小，等 效阻抗较大。例如，当输入端电压为低电平而需要在驱动管M8与负载管M7的串联节点处， 即本实施例中负载管M7的源极输出高电平时，在高位电源线Vdd与负载管M7的源极之间， 也即负载管M7的源、漏极之间会存在一个较为可观的压降，导致负载管M7的源极上的输出 电压幅度不足。而在逻辑工作电路中，前一级的输出电压幅度不足将导致下一级的逻辑判 断困难，进一步导致输出信号的波幅降低，上述持续波幅降低现象将随着各级依次积累，直 至引起整个电路的逻辑错误。假设为了提高可输出电压的幅度，即增强输出信号的负载驱动能力，需要尽可能 增大驱动管M8与负载管M7的跨导比，使得驱动管M8的沟道宽长比大于负载管M7的沟道 宽长比，且越大越好。但受于器件面积尺寸的限制，上述措施作用有限。因此在本发明所提 供的驱动单元中，负载管M7以及驱动管M8的沟道宽长比均使用常规规格且相等，而在负载 管M7、驱动管M8后增设宽长比较大的第一增强场效应晶体管M9以及第二增强场效应晶体 管 M10。由于第一增强场效应晶体管M9以及第二增强场效应晶体管MlO在工作时均处于 线性区，跨导极大，源、漏极之间的压降损失可忽略。根据栅极的连接位置，容易推得第一增 强场效应晶体管M9以及第二增强场效应晶体管MlO的开启关闭状态也始终相反，当第一增 强场效应晶体管M9开启时，高位电源线Vdd与该反相单元的输出端之间直接导通，输出电 压大小等于高位电源线Vdd所提供的高电平电压减去第一增强场效应晶体管M9上的压降； 而当第二增强场效应晶体管MlO开启时，低位电源线Vss与该反相单元的输出端之间直接 导通，输出电压大小等于低位电源线Vss所提供的低电平电压加上第二增强场效应晶体管 MlO上的压降。本发明所述驱动电路中，反相单元目的在于增大输出信号的驱动负载能力，因此 对于第一增强场效应晶体管M9以及第二增强场效应晶体管MlO的沟道宽长比也有所要求， 必须使得线性区沟道电流满足下一级负载也即后级反相单元的负载充电需求。向上述驱动电路输入较小的输入信号，经过多级反相单元放大后，即可获得较大 驱动负载能力的输出信号。考虑到反相单元本身存在寄生电容，且所述寄生电容的大小与反相单元中第一增强场效应晶体管以及第二增强场效应晶体管的沟道宽度成正比。因此对 于多级反相单元的组合应当遵循各级反相单元中第一增强场效应晶体管以及第二增强场 效应晶体管的沟道宽长比依次增大的组合规则。综上所述，在驱动电路的实际应用中，对于一个输入信号很弱的输入端和一个需 求大后级负载的输出端而言，应当使得输入信号先经过一个具有较小的增强场效应晶体 管沟道宽长比的反相单元，再经过后级具有较大的增强场效应晶体管沟道宽长比的反相单 元，逐级放大最终输出满足后级负载需求的较强信号。具体的反相单元级数则根据需要进 行选择。如图6所示，本发明提供了一种具有两级反相单元的驱动电路的具体实施例。其 中，第二级反相单元II与第一级反相单元I相串联，第一级反相单元I的输入端作为驱动 电路的输入端，而第二级反相单元II的输出端作为驱动电路的输出端。为简化说明，在该 驱动电路中，所有场效应晶体管均为NMOS晶体管，且第一级反相单元I的负载管M7、驱动管 M8以及第二级反相单元II的负载管Mil、驱动管M12的规格均相同，沟道宽长比均为6 6； 而第一级反相单元I中，第一增强场效应晶体管M9以及第二增强场效应晶体管MlO的沟道 宽长比均为360 6 ；第二级反相单元II中，第一增强场效应晶体管M13以及第二增强场 效应晶体管M14的沟道宽长比均为1000 6。各级反相单元中第一增强场效应晶体管的漏 极均连接至高位电源线Vdd，而第二增强场效应晶体管的源极均连接至低位电源线Vss。同样，图6所示的驱动电路也为独立电路，所述输入端、输出端、高位电源线Vdd以 及低位电源线Vss，无需与前述非晶硅栅极电路中所涉及的各连接端相混淆。在驱动电路工 作时，输出端将得到与输入端输入信号逻辑相同或者相反，但电压幅度放大的输出信号。上述反相单元中，各晶体管也可以选择为PMOS晶体管，区别仅在于晶体管源、漏 极的连接方式，本领域技术人员应当可以根据上述实施例推得具体的接法，此处不再详述。另外需要指出的是，驱动电路根据级数不同可以分为偶数级驱动电路以及奇数级 驱动电路，其中偶数级驱动电路，经过偶数次反相后，输出端的信号应当与输入端信号同 相，仅起到驱动放大的作用；而奇数级驱动电路，经过奇数次反相后，输出端的信号与输入 端信号反相。因此应当可以根据栅扫描线驱动的不同需要，进行级数的选择，灵活使用驱动 电路。进一步的，由于上述奇数级驱动电路同样具有反相输出的功能，所述奇数级驱动 电路还可以应用至本发明所述的滤波整形电路中，作为反相器使用，使得滤波整形电路也 具有一定的增强输出端上输出信号的驱动负载能力。如图7所示，为经过本发明所述滤波整形电路以及驱动电路，输入、输出的驱动信 号波形时序图。从图示中可知，从重复单元产生而输入滤波整形电路的驱动信号在经过滤 波整形以及驱动能力增强后，在驱动电路的输出端所获得的驱动信号方正工整，已过滤掉 原信号中的毛刺；同时在可控的延迟时间内，输出逻辑与输入逻辑保持一致(驱动电路为 偶数级驱动电路，最终输出的驱动信号和初始驱动信号同相)；同时输出的驱动信号波幅 具有较大的提升，负载能力较强。因此本发明非晶硅栅极电路中所产生的驱动信号完成了 滤波、整形、放大的过程。虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术 人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
权利要求
1.一种非晶硅栅极电路，包括多个重复单元，所述重复单元，接收前一个重复单元的触 发信号，然后输出相应的驱动信号，同时该重复单元还输出相同性质的触发信号，提供给下 一个重复单元，其特征在于，所述非晶硅栅极电路进一步包括滤波整形电路，所述驱动信号 经由滤波整形电路滤波整形后输出。
2.如权利要求1所述的非晶硅栅极电路，其特征在于，所述非晶硅栅极电路进一步包 括连接滤波整形电路的驱动电路，该驱动电路增强所述滤波整形电路输出的驱动信号。
3.如权利要求1或2中任一项所述的非晶硅栅极电路，其特征在于，所述各重复单元使 用同一个滤波整形电路对输出的驱动信号进行滤波整形。
4.如权利要求1或2中任一项所述的非晶硅栅极电路，其特征在于，所述各重复单元使 用各自相应的滤波整形电路对输出的驱动信号进行滤波整形。
5.一种滤波整形电路，其特征在于，包括反相器、整形单元以及输出单元；还包括高 位电源线以及低位电源线，为上述各单元提供高电平以及低电平；所述反相器连接输入端， 将输入信号反相；所述整形单元连接反相器，对反相端的信号进行整形；所述输出单元连接输入端以及反相端，并根据输入信号以及反相端的经过整形的信 号，在输出端输出由高电平和低电平组成的信号，所述输出端的信号与输入信号同相。
6.如权利要求5所述的滤波整形电路，其特征在于，所述输出单元包括类型相同的第 一输出单元场效应晶体管以及第二输出单元场效应晶体管；其中第一输出单元场效应晶体 管的栅极连接输入端，第二输出单元场效应晶体管的栅极连接反相端；所述第一输出单元 场效应晶体管与第二输出单元场效应晶体管相串联，串联节点作为输出端，而第一输出单 元场效应晶体管相对串联节点的另一端连接高位电源线，第二输出单元场效应晶体管相对 串联节点的另一端连接低位电源线。
7.如权利要求5所述的滤波整形电路，其特征在于，所述整形单元包括类型相同的第 一整形单元场效应晶体管以及第二整形单元场效应晶体管；其中第一整形单元场效应晶体 管的栅极连接反相端，第二整形单元场效应晶体管的栅极连接输入端；所述第一整形单元 场效应晶体管与第二整形单元场效应晶体管相串联，第一整形单元场效应晶体管相对于串 联节点的另一端连接高位电源线，第二整形单元场效应晶体管相对于串联节点的另一端连 接低位电源线。
8.如权利要求7所述的滤波整形电路，其特征在于，所述反相器包括驱动管以及负载 管，所述驱动光以及负载管均为NMOS晶体管，其中驱动管的栅极与输入端连接，负载管的 栅极与其漏极连接；驱动管的漏极以及负载管的源极与反相端连接；驱动管的源极连接所 述第一整形单元场效应晶体管与第二整形单元场效应晶体管的串联节点；负载管的漏极与 高位电源线连接。
9.如权利要求7所述的滤波整形电路，其特征在于，所述反相器包括驱动管以及负载 管，所述驱动光以及负载管均为PMOS晶体管，其中驱动管的栅极与输入端连接，负载管的 栅极与其源极连接；驱动管的源极以及负载管的漏极与反相端连接；驱动管的漏极连接所 述第一整形单元场效应晶体管与第二整形单元场效应晶体管的串联节点；负载管的源极与 高位电源线连接。
10.如权利要求8或9所述的滤波整形电路，其特征在于，所述驱动管的跨导大于负载管的跨导。
11.如权利要求10所述的滤波整形电路，其特征在于，所述驱动管的沟道宽长比为 72 6，负载管的沟道宽长比为6 6。
12.如权利要求1所述的滤波整形电路，其特征在于，该滤波整形电路由多个薄膜晶体 管连接而成。
13.—种驱动电路，包括输入端、输出端以及至少两个反相单元，且各级反相单元相串 联，其特征在于，所述反相单元包括类型相同的驱动管、负载管、第一增强场效应晶体管以 及第二增强场效应晶体管，还包括高位电源线以及低位电源线；其中驱动管与负载管串联， 驱动管的栅极与输入端或者上一级反相单元连接，负载管的栅极与该负载管相对于串联节 点的另一极连接；第一增强场效应晶体管与第二增强场效应晶体管串联，第一增强场效应 晶体管的栅极与驱动管以及负载管的串联节点连接，第二增强场效应晶体管的栅极与驱动 管的栅极连接，所述第一增强场效应晶体管以及第二增强场效应晶体管的串联节点与输出 端或者下一级反相单元连接；高位电源线根据反相单元的类型与负载管以及第一增强场效 应晶体管的源极或漏极连接，而低位电源线根据反相单元的类型与驱动管以及第二增强场 效应晶体管的源极或漏极连接。
14.如权利要求13所述的驱动电路，其特征在于，所述反相单元中，驱动管与负载管 的沟道宽长比相同；第一增强场效应晶体管以及第二增强场效应晶体管的沟道宽长比也相 同，且使得线性区沟道电流能满足后级反相单元的负载充电需求。
15.如权利要求13所述的驱动电路，其特征在于，所述后一级的反相单元中增强场效 应晶体管的沟道宽长比大于前一级的反相单元中增强场效应晶体管的沟道宽长比。
16.如权利要求15所述的驱动电路，其特征在于，所述驱动电路根据反相单元的级数 分为奇数级驱动电路以及偶数级驱动电路，所述奇数级驱动电路的输出信号与输入信号反 相，偶数级驱动电路的输出信号与输入信号同相。
17.如权利要求15所述的驱动电路，其特征在于，所述驱动电路包括两级反相单元，第 一级反相单元中，增强场效应晶体管的沟道宽长比为360 6，第二级反相单元中，增强场 效应晶体管的沟道宽长比为1000 6。
全文摘要
本发明提供了滤波整形电路、驱动电路以及非晶硅栅极电路，其中非晶硅栅极电路包括重复单元、滤波整形电路以及驱动电路；所述重复单元，接收前一个重复单元的触发信号，然后输出相应的驱动信号，同时该重复单元还输出相同性质的触发信号，提供给下一个重复单元；所述驱动电路连接滤波整形电路，所述驱动信号先经由滤波整形电路滤波整形，然后再经由驱动电路增强其驱动能力。本发明所述非晶硅栅极电路能够向相应扫描线提供波形平整、负载能力强的驱动信号，因此具有较高工作稳定性。
文档编号H03K5/01GK102074204SQ20091019965
公开日2011年5月25日 申请日期2009年11月25日 优先权日2009年11月25日
发明者罗熙曦, 马骏 申请人:上海天马微电子有限公司