专利名称：单井电压的电压电平转换器的制作方法
技术领域：
本发明涉及一种电压电平转换器。根据本发明一实施例，该电压电平转换器包括 一第一P型金属氧化物半导体(PM0S)晶体管，该第一PMOS晶体管具有分别与一输入端、一 第一正电压电源和一第二正电压电源连接的一栅极、一源极和一基质；及，一第二PMOS晶 体管，该第二PMOS晶体管具有与一输出节点连接的一漏极，和都与该第二正电压电源连接 的一源极和一基质；其中，该第一和第二PMOS晶体管形成在一单N井中。
根据本发明另一实施例，该电压电平转换器包括一第一P型金属氧化物半导体 (PMOS)晶体管，该第一PMOS晶体管具有与一输入端连接的一栅极、都与一第一正电压电源 连接的一源极和一基质；以及，一第二PMOS晶体管，该第二PMOS晶体管具有分别与一第二 正电压电源、一输出节点和该第一正电压电源连接的一源极、一漏极和一基质；其中，该第 一和第二PM0S晶体管形成在一单N井中。 然而，可结合附图，从下列具体实施的说明中更好地理解本发明操作的结构和方 法，及其它的目的和优点。
结合附图和说明书的形成部分来描述本发明的某些方面。参考附图所解释的示例
性的非限制性实施例，本发明的更清楚的概念及本发明提供的部件和操作系统将变得更加 明朗，其中，相似的标号(如果它们出现在一个以上的附图中)代表相同的部件。参考一幅 或多幅附图并结合说明书，可更好地理解本发明。值得注意的是，附图中所示的特征并非按 照比例。
图1是描述传统低至高电压电平转换器的示意图； 图2是根据本发明一实施例描述一低至高电压电平转换器的示意图；
图3是根据本发明另一实施例描述一高至低电压电平转换器的示意图。
具体实施例方式
本发明涉及仅利用 一个N井电压的电压电平转换器。 图1是描述传统低至高电压电平转换器100的示意图。输入端IN连接逆变器的 输入，该逆变器由一P型金属氧化物半导体(PM0S)晶体管110和一N型金属氧化物半导体 (NM0S)晶体管115形成。该逆变器的输出与一 画0S晶体管125的栅极在节点102连接。 该输入端IN也与一 NM0S晶体管135的栅极连接。NM0S晶体管125的漏极与PM0S晶体管 120的漏极在节点104连接。NM0S晶体管135的漏极与PM0S晶体管130的漏极在节点106 连接。PM0S晶体管120的栅极与节点106交叉连接，类似地，PM0S晶体管130的栅极与节 点104交叉连接。逆变器140的输入端和输出端连接在节点106和输出端OUT之间。值得 注意的是，PM0S晶体管的110的漏极和基质与第一正电压电源(VDDL)连接，而PM0S晶体管 120和130两者的漏极和基质与第二正电压电源(VDD)连接。VDD也供应逆变器140。 VDDL 用于芯片内部操作，比用于芯片外部操作的VDD的电压相对上较低。因此，该输入端IN和 该输出端OUT的电压电平分别是VDDL和VDD。所有的NM0S晶体管的源极与互补式低压电 源(VSS)连接。 参考图1，当输入端IN处于VDDL电压时，NM0S晶体管135处于打开(on)状态， 因此节点106处于VSS电压时，并且PM0S 120也是处于打开状态。同时，节点102降低至 VSS电压，因此节点104处于VDD电压时，这又反过来关闭PM0S晶体管130，并加强在节点 106的VSS电压。然后，输出端OUT处于VDD电压。因此，在IN处的VDDL电压电平转移为 在0UT处的VDD电压电平。 另一方面，当输入端IN处于VSS电压，NM0S晶体管135处于关闭(off)状态，NM0S 晶体管125处于打开状态。PM0S晶体管120处于关闭状态，PM0S晶体管130处于打开状 态。结果，节点104处于VSS电压，节点106处于VDD电压电平，如此一来，输出端OUT处于 VSS电压。因此，电压电平转换器100即在高输入电压也在低输入电压工作。
传统电压电平转换器100的问题是，PM0S晶体管110的基质与VDDL电压连接，而 PM0S晶体管120、130的基质与VDD电压连接，即，用于PM0S晶体管110的第一 N井与用于 PM0S晶体管120、130的第二N井具有不同的电压，因此，它们在一定的设计规则下必须分离 并保持一预定间距。分离的N井常需要双排N井布局从而比单N井占据更大的布局面积。
图2是根据本发明一实施例描述一低至高电压电平转换器200的示意图。电压电 平转换器200的电路结构与图1所示的电压电平转换器100的结构正好相同，除了一PMOS晶体管210的基质与VDD电压连接，而不是与VDDL电压连接。当VDD电压高于VDDL电压 时，结果导致PMOS晶体管210的临界电压(Vt)上升，这将影响由PMOS晶体管210和NMOS 晶体管215形成的逆变器的临界电压从而影响逆变器的转变速度。但是通过适当调整晶体 管Vt，PMOS晶体管210和NMOS晶体管215的掺杂剂和尺寸，逆变器的临界电压可返回至正 常范围。然后电压电平转换器200与图1所示的电压电平转换器100的操作也正好相同， 在此就不赘述。 因为仅一电压电平被用来给予PMOS晶体管210、220和230的基质，所以仅需一个 N井，因此电压电平转换器200的布局面积可减少至50% 。 图3是根据本发明另一实施例描述一高至低电压电平转换器300的示意图。电压 电平转换器300的电路结构与图1所示的电压电平转换器100的结构又正好相同，除了与 输入端IN连接的PMOS晶体管的源极与VDD电压连接，而更接近于输出端OUT的PMOS晶体 管320、330的源极与VDDL电压连接，并且逆变器340也由VDDL电压供应，如此一来，电压 电平转换器300将电压从高电压转换为低电压。 参考图3，根据本发明的实施例，PMOS晶体管320、330的基质与VDD电压电源连 接，而PMOS晶体管320、330的源极仍与VDDL电压连接。结果，节点306的电压将在VDDL与 VSS之间来回摆动，从而实现从高至低的电压电平转移。但是另一方面，由于反偏压(back biasing) ， PMOS晶体管320或330的Vt将会降低，这将导致电压电平转换器300中产生 高的泄漏电流，如果PMOS晶体管电压低于VSS电压，甚至导致完全失败，并且PMOS晶体管 320、330将无法关闭。因此，电压电平转换器300的应用局限于在两相当接近的电压电平之 间的转换。 参考图3，电压电平转换器300的其余部分的操作与电压电平转换器100相同，在 此不赘述。 上述叙述提供了许多不同的实施例或实现本发明不同特征的实施例。描述部件和 工艺的具体实施例以阐明本发明。当然，它们仅为实施例而不意图限制权利要求所述的发明。 尽管在此仅用一个或多个具体实施例说明及描述本发明。然而，既然可作出未脱 离本发明思想及权利要求等同范围的其它变化形式及结构，因此其并不企图受所显示的细 节的限制。相应地，可以用与本发明范围一致的方式构建大范围内的附属权利要求，如权利 要求所述。
权利要求
一种电压电平转换器，包括一第一PMOS晶体管，所述第一PMOS晶体管具有与一输入端连接的一栅极、和都与一第一正电压电源连接的一源极和一基质；及，一第二PMOS晶体管，所述第二PMOS晶体管具有分别与一第二正电压电源、一输出节点和所述第一正电压电源连接的一源极、一漏极和一基质；其中，所述第一和第二PMOS晶体管形成在一单N井中。
2. 根据权利要求1所述的电压电平转换器，其特征在于，所述第一正电压电源的电压 高于所述第二正电压电源的电压。
3. 根据权利要求1所述的电压电平转换器，其特征在于，其进一步包括一第一 NMOS晶体管，所述第一 NMOS晶体管具有分别与所述输入端、所述第一 PMOS晶 体管的一漏极和一 GND连接的一栅极、一漏极和一源极；一第二 NM0S晶体管，所述第二 NMOS晶体管具有分别与所述第一 NMOS晶体管的所述漏 极、所述第一 PM0S晶体管的一栅极和所述GND连接的一栅极、一漏极和一源极；一第三NM0S晶体管，所述第三NMOS晶体管具有分别与所述输入端、所述输出节点和所 述GND连接的一栅极、一漏极和一源极；一第三PM0S晶体管，所述第三PMOS晶体管具有分别与所述输出节点、所述第二正电压 电源、所述第二PM0S晶体管的所述栅极和所述第一正电压电源连接的一栅极、一源极、一 漏极和一基质。
4. 根据权利要求3所述的电压电平转换器，其特征在于，其进一步包括一逆变器，所述 逆变器具有分别与所述输出节点及一输出端连接的一输入及一输出。
5. 根据权利要求3所述的电压电平转换器，其特征在于，所述第一正电压电源的电压 高于所述第二正电压电源的电压。
全文摘要
本发明涉及一种电压电平转换器，该电压电平转换器包括一第一P型金属氧化物半导体(PMOS)晶体管，该第一PMOS晶体管具有分别与一输入端、一第一正电压电源和一第二正电压电源连接的一栅极、一源极和一基质；以及一第二PMOS晶体管，该第二PMOS晶体管具有分别与一第三正电压电源、一输出节点和该第二正电压电源连接的一源极、一漏极和一基质；其中，该第一和第二PMOS晶体管形成在一单N井中。
文档编号H03K19/0185GK101694996SQ20091020600
公开日2010年4月14日 申请日期2007年10月12日 优先权日2006年12月14日
发明者戴春晖, 王中兴, 田丽钧, 陈顺利, 鲁立忠 申请人:台湾积体电路制造股份有限公司;