专利名称：具有过压保护的输出驱动器的制作方法
技术领域：
本发明涉及对抗施加在外部焊盘上的电过载的集成电路保护，尤其涉及具有过压 保护的输出驱动器以及用于输出驱动器的过压保护方法。
背景技术：
目前通过亚微米工艺技术实现的VLSI (起大型集成电路)芯片具有极小的几何形 状，并且以例如3V或更小的低电源电压工作。这种VLSI芯片易受到施加至外部焊盘的电 过载的影响。例如，超过与外部焊盘相连接的晶体管的额定电压的电压可引起这些晶体管 失效。这种电过载会在例如测试或使用过程中的其寿命的任何时间施加给芯片。可是，一 些结构比其它结构更易受到电过载的影响。例如，连接至外部设备或连接器的芯片尤其易 受到未注意施加的过电压的影响。一个具体例子为通常用于电脑设备上的USB(通用串行 双向)通信接口。在电源电压开启的情况下，保护输出驱动器对抗过电压的电路是已知的。可是，在 电源电压关闭、处于低电压、开路或接地情况下，这种电路不保护输出驱动器。但是，在这些 情况下提供过电压保护来防止对这些电路产生未注意的损坏是值得期待的。过电压可在任 何时间发生，并不限于电源电压导通期间。例如，一些制造商可需要USB接口耐受5. 25伏 的过电压，无论电源电压是开启还是关闭。因此，对集成电路中的输出驱动器的过压保护的方法和装置需要改进。
发明内容
根据本发明的第一方面，在集成电路中提供输出驱动器。该输出驱动器包括驱动 器电路，其可由电源电压操作并且耦接至输出焊盘；以及驱动器电力调节器，其配置成响应 于输出焊盘上的电压而产生部分焊盘电压，并响应于电源电压不存在而将该部分焊盘电压 提供给驱动器电路的至少一个晶体管作为保护电源电压。根据本发明的第二方面，提供一种用于集成电路中驱动器电路的过压保护方法。 该驱动器电路能够由电源电压操作并且耦接至输出焊盘。该方法包括响应于输出焊盘上 的电压而产生部分焊盘电压；检测电源电压的不存在；以及在电源电压不存在时将该部分 焊盘电压施加至驱动器电路的至少一个晶体管，作为保护电源电压。根据本发明的第三方面，提供一种用于集成电路中电路的过压保护方法。该电路 可由电源电压操作并且耦接至输出焊盘。该方法包括响应于输出焊盘上的电压而产生保 护电压；以及在电源电压不存在时将该保护电压施加至该电路的至少一个晶体管。
为了更好地理解本发明，提出对相应附图的参考，在此结合附图作为参考。其中图1是现有技术输出驱动器的示意图；图2是根据本发明实施例的输出驱动器的示意方框图2A是根据本发明另一实施例的电力调节器的示意方框图；图3是示出根据本发明实施例的图2的电力调节器的操作的流程图；图4A和图4B是根据本发明实施例的输出驱动器的配置的示意图；以及图5是根据本发明实施例的图4的电力调节器的示意图。
具体实施例方式图1中示出现有技术输出驱动器的示意图。如果电源电压VDD存在，则输出驱动 器被认为容许过电压。PMOS晶体管20和22以及NMOS晶体管M和沈串联耦接在电源电 压VDD和地之间，形成基本输出驱动器。节点连接晶体管22和M通过电阻器M与输出焊 盘30相耦接。晶体管M栅极与电源电压VDD的连接保护两个晶体管M和沈不受过电压 过程。包含PMOS晶体管32和34的多路复用器(muxU8防止在过电压情况下触发寄生二 极管至电源电压VDD。PMOS晶体管40在焊盘过电压超过电源电压VDD的情况下迫使节点 PC跟随输出焊盘30，由此保护晶体管20和22，并且切断从输出焊盘30到电源电压VDD的 任何电流路径。由NMOS晶体管42和PMOS晶体管44形成的传输门通过限制节点47至电 源电压VDD来保护任何驱动节点45的装置，在该实例中是反相器46。由PMOS晶体管50和 NMOS晶体管52形成的传输门迫使节点53跟随输出焊盘30。在一些情况中，可以省略晶体 管50和52，且晶体管44的栅极可以直接连接至输出焊盘30。在一些例子中，可以不使用 电阻器54。当图1中的驱动器电路以3伏的电源电压VDD来操作且输出焊盘30承受高达5. 25 伏的电压时，没有晶体管承受过电压。可是，如果电源电压VDD被短接至地，且输出焊盘30 承受高达5. 25伏的电压，则会显示出晶体管M、42、52、40、32、34、50、22和44承受电过载。 由此可知，需要改良驱动器电路。图2示出根据本发明实施例的输出驱动器100的方框图。该输出驱动器100包括 驱动器电路110，其具有信号输入端114和116及连接至输出焊盘112的信号输出端。驱动 器电路110连接至电源电压VDD并接地。输出驱动器100还包括驱动器电力调节器120，如 下所述其提供防止电过载的保护。电力调节器120连接至电源电压VDD、地以及输出焊盘 112。此外，电力调节器120接收表示电源电压VDD存在的就绪信号122。电力调节器120 提供保护电源电压1 至驱动器电路110，也可以提供保护阱电压1 至驱动器电路110。电力调节器120可包括耦接于输出焊盘112和地之间的分压器130。分压器130 包括串联连接的第一分压器元件132和第二分压器元件134。节点136连接第一分压器元 件132和第二分压器元件134。当输出焊盘112上存在电压时，在节点136上存在部分焊盘 电压。该部分焊盘电压大小为输出焊盘112上的电压与分压器元件132和134的分压比的 函数。在一些实施例中，该部分焊盘电压大约为输出焊盘112上电压的一半。然而，本发明 不限于此。对于输出焊盘112上给定的最大电压，分压器130的分压比被选择以产生保护 驱动器电路110中的晶体管的部分焊盘电压。电力调节器120还包括多路复用器140，其具有接收电源电压VDD的第一输入端和 从分压器130接收部分焊盘电压的第二输入端。多路复用器140包括接收就绪信号122的 控制输入端和向驱动器电路110提供保护电源电压124的输出端。当就绪信号122表示存 在电源电压VDD时，多路复用器140提供电源电压VDD作为保护电源电压。当就绪信号122表示不存在电源电压VDD时，多路复用器140提供部分焊盘电压作为保护电源电压。可以 理解，非零部分焊盘电压仅存在于输出焊盘112上有电压的例子中。保护电源电压124防 止驱动器电路110遭受由于电过载引起的损坏，如下所述。图2A示出根据本发明另一实施例的电力调节器120的方框图。如同图2，电力调 节器120连接至电源电压VDD、地以及输出焊盘112。此外，电力调节器120接收就绪信号 122，并提供保护电源电压124，也可以提供保护阱电压1 至驱动器电路110(图2)。多路 复用器140包括接收电源电压VDD的第一输入端和接收部分焊盘电压的第二输入端。在图2A的实施例中，电力调节器120包括耦接在输出焊盘112和多路复用器140 的第二输入端之间的电压降元件160。该电压降元件160产生一电压降，使得部分焊盘电压 为输出焊盘112上电压的一部分。在一些实施例中，该部分焊盘电压约为输出焊盘112上 电压的一半。可是，本发明并不限于此。作为示例，电压降元件160可以是一个二极管、串 联连接的两个或更多个二极管、电阻器、电池或这些元件的组合。在每个实例中，该电压降 元件160被选择成使得输出焊盘112上的特定最大电压值与部分焊盘电压之间的差异不会 使驱动器电路中的晶体管过载。图3示出由电力调节器120所执行的操作的流程图。在动作200中，分压器130 响应于输出焊盘112上的电压而产生部分焊盘电压。如上所示，对于输出焊盘112上的给 定电压，该分压器130的分压比被选择成避免对驱动器电路110中的晶体管产生损坏。在 动作202中，对该电源电压VDD是否不存在进行判定。该判定可以从就绪信号122的状态 来做出。如果电源电压非不存在(存在)，则在动作204中该电源电压被施加至驱动器电路 110。若在动作作202中判定电源电压不存在，则在动作206中部分焊盘电压被施加至驱动 器电路110。可以理解，仅在输出焊盘112上的电压不为零时部分焊盘电压才不为零。电力 调节器120以这种方式连续监测电源电压的状态。图4是根据本发明实施例的输出驱动器100的实施的示意图。该输出驱动器100 的实施包括驱动器电路Iio和电力调节器120。在驱动器电路110中，PMOS晶体管220和 222以及NMOS晶体管2M和2 串联耦接于电源电压VDD和地之间，形成基本输出驱动器。 连接晶体管222和224的节点230经由电阻器2M耦接至输出焊盘112。驱动器电路110 从电力调节器120接收保护电源电压124。PMOS晶体管240和250以及NMOS晶体管M2、 252和224的栅极连接至保护电源电压。驱动器电路110还从电力调节器120接收保护阱 电压U6。多路复用器2 包括PMOS晶体管232和234。晶体管232接收保护阱电压126， 晶体管234耦接至输出焊盘112。多路复用器228的输出端耦接至PMOS晶体管220、222、 240、244 和 250 的阱。当电源电压VDD存在且焊盘电压低于VDD时，多路复用器2 提供电源电压VDD 至晶体管220和222的背栅极。如果焊盘电压超过VDD，则大电流会经过晶体管220和222 的寄生二极管到达电源电压VDD。多路复用器2 施加焊盘电压或VDD的最大值至晶体管 220和222的阱。当不存在电源电压VDD时，焊盘电压会超过晶体管232和234的最大操作 电压。通过施加保护阱电压1 至晶体管232和234，可以避免这个问题。输入至驱动器电路110的输入信号包括P信号270、N信号272和P控制信号274。 该P信号270经过逻辑门247和248耦接至节点276和PMOS晶体管220的栅极。P控制信号274经过逻辑门245和246耦接至节点278以及晶体管242和M4。N信号272耦接至 NMOS晶体管2 的栅极。在其它实施例中，N控制信号可经过两个逻辑门耦接至NMOS晶体 管2M的栅极。在这些其它实施例中，驱动NMOS晶体管2M的最后一个逻辑门由保护电源 电压1 供电。逻辑门246和248由保护电源电压124供电，而逻辑门245和247由电源 电压VDD供电。图5示出电力调节器120的实施的示意图。该电力调节器120基于电源电压VDD 和输出焊盘112上的电压的状态而产生保护电源电压124和保护阱电压126。就绪信号122 通过直接连接至电源电压VDD、通过连接至电源电压VDD的延迟形式或者通过连接至电源 电压VDD的部分形式而跟随电源电压VDD。如果存在电源电压VDD，则就绪信号122为高电平，节点306 (ROTB)被NMOS晶体管 300所拉低。PMOS晶体管302将节点306和节点136隔开，并且禁止电流经过NMOS晶体管 304。在这些情况下，节点136上的电压接近电源电压VDD。这防止输出焊盘112上的高频 信号在操作过程中通过晶体管340耦接至保护电源电压124。当节点306为低电平时，晶体 管312导通，电源电压VDD经过晶体管312来提供保护电源电压124。此外，当节点306为 低电平时，晶体管310导通，电源电压VDD经过晶体管310来提供保护阱电压126。二极体形式连接的NMOS晶体管320、322、3M和326以及电阻器342作为分压器 使用，没有器件承受电过载。连接至晶体管322和电阻器342的节点3 提供分焊盘电压 329。晶体管320、322、3M和3 流过一小电流，其在输出焊盘112上的电压达到作用电压 限之前并不重要。匪OS晶体管330镜像该低电流并连同NMOS晶体管304来设置节点136 上的部分焊盘电压成为输出焊盘112上电压的大致一半。电流镜像晶体管330使电流经过 晶体管302。当就绪信号122处于低电平时，经过晶体管302的该电流在晶体管302上建 立栅极-源极电压Vgs。经过晶体管330和302的该电流还流经晶体管304和电阻器344。 因此，晶体管304和3M中的电流相匹配。在该实施例中，电流比为1.0，但是该比值可以是 不同的。由此，跨越晶体管304的栅极-源极电压和跨越晶体管324的栅极-源极电压相 同，节点136和3 上的电压大致相等。如果输出焊盘112提升至5. 2伏，节点136上的部 分焊盘电压提升至大约2. 6伏。如果电源电压VDD不存在，则就绪信号122为低电平，节点306为高电平。晶体管 340的栅极接收该低电平就绪信号122，部分焊盘电压流经晶体管340以提供保护电源电压 124。晶体管312的栅极接收节点306上的高电平并截止。PMOS晶体管310、312和340共享连接至保护电源电压124的公共阱。在电源电 压VDD不存在的情况下，晶体管310通过节点306上的高电平而截止。因此，保护电源电压 124以高阻抗通过该阱以及晶体管310的寄生二极管耦接至保护阱电压126。因此，当电源 电压VDD不存在时，保护电源电压IM和保护阱电压1 两者都大约为输出焊盘电压的一 半。在其它实施例中，未使用独立的保护阱电压，保护电源电压1 耦接至驱动器电路110 中的这些需要保护的晶体管的阱。如果需要，电阻器342和344可以被选择成降低附加电压。在其它实施例中，电阻 器342和344可被用于附加电压降的替换器件所代替，或者可被省略。如果输出焊盘112 被快速驱动至低电平，则NMOS晶体管350被用于快速放电该分压器。晶体管350不是电路 操作所必须的，但是在一些应用中是有用的。
当不存在电源电压VDD时，保护电源电压1 施加至驱动器电路110中晶体管的 栅极，否则其会由于输出焊盘112上电压的存在而过载。考虑图4中的NMOS驱动器晶体管 224并假定33伏的最大电压额定值。如果将5. 2伏的电压施加至输出焊盘112，且晶体管 224的栅极由于电源电压VDD关闭而接地，晶体管2M将过载。可是，根据本发明的特征， 将保护电源电压1 施加至晶体管224的栅极。在这些情况下，保护电源电压为部分焊盘 电压。该部分焊盘电压大致为输出焊盘112上电压的一半，或者对于输出焊盘112上电压 为5. 2伏时约为2. 6伏。在这些情况下，晶体管2M承受了输出焊盘112上电压和保护电 源电压之间的差异，或者是在上述实例中的约2.6伏。由此，晶体管2M未过载。相似的分 析可被应用至驱动器电路110中的其它晶体管。分压器130的分压比被选择成使得输出焊 盘112上的特定最大电压和部分焊盘电压之间的差异不会使驱动器电路中的晶体管过载。本发明的各实施例已被描述，对于本领域技术人员来说可进行多种改进和修改。 因此，并非要将本发明的范围限制于上述已经示出和描述过的特定实施例。相对地，本发明 的范围仅限于所附的权利要求书及其等同物。
权利要求
1.一种集成电路中的输出驱动器，包括驱动器电路，其能够由电源电压操作并耦接至输出焊盘；以及驱动器电力调节器，其配置成响应于输出焊盘上的电压而产生部分焊盘电压，并响应 于电源电压的不存在而提供该部分焊盘电压至驱动器电路的至少一个晶体管作为保护电 源电压。
2.如权利要求1所述的输出驱动器，其中所述驱动器电力调节器被配置成响应于电源 电压的存在而提供电源电压作为该保护电源电压。
3.如权利要求1所述的输出驱动器，其中所述驱动器电力调节器被配置成产生部分焊 盘电压，使得输出焊盘上的特定最大电压和部分焊盘电压之间的差异不会使驱动器电路中 的晶体管过载。
4.如权利要求1所述的输出驱动器，其中所述驱动器电力调节器包括分压器电路，其 产生来自输出焊盘上电压的部分焊盘电压；以及开关电路，其响应于电源电压的不存在而 给驱动器电路提供所述部分焊盘电压。
5.如权利要求1所述的输出驱动器，其中所述驱动器电力调节器包括电压降元件，其 产生来自输出焊盘上电压的部分焊盘电压；以及开关电路，其响应于电源电压的不存在而 给驱动器电路提供所述部分焊盘电压。
6.如权利要求1所述的输出驱动器，还包括保护电路，当过电压施加至输出焊盘且电 源电压存在时，该保护电路保护驱动器电路的晶体管。
7.如权利要求1所述的输出驱动器，其中所述驱动器电路包括输入逻辑元件，其中在 电源电压不存在时，该输入逻辑元件由保护电源电压供电。
8.如权利要求1所述的输出驱动器，其中所述驱动器电力调节器被配置成在电源电压 不存在时给驱动器电路的晶体管的阱提供保护阱电压。
9.如权利要求1所述的输出驱动器，其中所述驱动器电路包括一个或更多个要保护的 晶体管，并且其中该保护电源电压耦接于该要保护的晶体管的一个或更多个端子。
10.一种用于集成电路中驱动器电路的过压保护方法，该驱动器电路能够由电源电压 操作并且耦接至输出焊盘，该方法包括响应于输出焊盘上的电压而产生部分焊盘电压；检测电源电压的不存在；以及响应于检测到电源电压不存在将该部分焊盘电压施加至驱动器电路的至少一个晶体 管作为保护电源电压。
11.如权利要求10所述的方法，还包括响应于检测到电源电压的存在而施加该电源电 压至输出驱动器电路作为所述保护电源电压。
12.如权利要求11所述的方法，其中施加部分焊盘电压包括响应于检测到电源电压的 不存在而将所述电源电压切换成所述部分焊盘电压。
13.如权利要求10所述的方法，其中产生部分焊盘电压包括产生部分焊盘电压使得 输出焊盘上的特定最大电压和部分焊盘电压之间的差异不会使驱动器电路中的晶体管过 载。
14.如权利要求10所述的方法，还包括当电源电压存在时，保护驱动器电路对抗输出 焊盘上的过电压。
15.如权利要求10所述的方法，其中输入逻辑元件耦接至驱动器电路，该方法还包括 当所述电源电压不存在时，施加所述保护电源电压至该输入逻辑元件。
16.如权利要求10所述的方法，还包括当所述电源电压不存在时，施加保护阱电压至 驱动器电路中的晶体管的阱。
17.如权利要求10所述的方法，其中驱动器电路包括一个或更多个要保护的晶体管， 并且其中该部分焊盘电压被施加至所述要保护的晶体管的一个或更多个端子。
18.如权利要求10所述的方法，其中产生部分焊盘电压包括划分该输出焊盘上电压， 以提供所述部分焊盘电压。
19.如权利要求10所述的方法，其中产生部分焊盘电压包括降低输出焊盘上电压，以 提供所述部分焊盘电压。
20.一种用于集成电路中电路的过压保护方法，该电路能够由电源电压操作并且耦接 至输出焊盘，该方法包括响应于输出焊盘上的电压而产生保护电压；以及在电源电压不存在时将该保护电压施加至该电路的至少一个晶体管。
21.如权利要求20所述的方法，其中产生部分焊盘电压包括产生所述保护电压，使得 输出焊盘上的特定最大电压和所述保护电压之间的差异不会使驱动器电路中的晶体管过 载。
22.如权利要求20所述的方法，其中所述驱动器电路包括一个或更多个要保护的晶体 管，并且其中该保护电压施加至所述要保护的晶体管的一个或更多个端子。
全文摘要
一种集成电路中的输出驱动器，包括驱动器电路，其能够由电源电压操作并耦接至输出焊盘；以及驱动器电力调节器，其配置成响应于输出焊盘上的电压而产生部分焊盘电压，并响应于电源电压的不存在而提供该部分焊盘电压至驱动器电路的至少一个晶体管作为保护电源电压。
文档编号H03K19/00GK102047560SQ200980109007
公开日2011年5月4日 申请日期2009年2月12日 优先权日2008年2月15日
发明者D·T·博伊考, S·R·帕特松 申请人:阿纳洛格装置公司