专利名称：用于减少llr缓冲区的方法和系统的制作方法
技术领域：
本发明涉及管理参数，所述参数影响在接收机中用于存储对数似然比(LLR)值的 缓冲存储器的空间量。
背景技术：
在通信系统中，例如蜂窝电话系统中，通常在设备之间传递信息时存在噪声和会 干扰通信的其它环境因素。为了防止信息损失，通常在传输之前将要传送的原始信息与附 加信息一起编码。在接收之后，对接收信息进行解码以恢复原始信息。由于编码和解码过 程，如果在发射机和接收机之间的传输期间损失了一些所传输的信息，那么通常不能使用 接收信息来恢复原始信息。图1 (现有技术)是示出这种编码过程的简化方框图。多个比特100的数据经过编 码101而生成较大数量的编码比特102。通过对每个输入比特100产生多个编码比特102， 编码过程会对原始数据增加冗余。编码比特102有时被称为“符号”。编码器101所引入的 冗余的度量通常被称为“码率”。在该示例中，通过码率为1/5的编码器104对包括“X”个 数据比特的数据分组103进行编码。码率为1/5意味着编码器104对数据分组103中的每 个数据比特产生5个编码比特105。编码器104可以是turbo编码器或Viterbi编码器。 增加的冗余防止数据传输中出现噪声和干扰。在本领域中，认为码率为1/5的编码器104具有相对低的码率，因此提供相对高的 冗余量。码率为1/2的编码器对数据分组中的每个数据比特仅产生2个编码比特。认为码 率为1/2的编码器具有相对高的码率，因此提供相对低的冗余量。在编码过程之后，一般通 过调制器(未显示)将编码比特105 —起组成块，并且在发送到接收机之前通过映射器(未 显示)映射到星座上的点。图2(现有技术)是示出用于接收所发送的编码数据的接收机的一部分的简化方 框图。将接收信号数字化，以产生抽样106。通过快速傅里叶变换(FFT)电路107将抽样 106转换为符号108。解调器电路109输出I/Q调制符号和每个符号的信噪比(SNR)度量 110。然后通过对数似然比(LLR)生成器111将I/Q和SNR信息转换成一组软信息值，称为 LLR值。将LLR生成器111所产生的每个LLR值112存储到LLR缓冲存储器113中。LLR 缓冲存储器113通常是随机访问存储器(RAM)。用于表示每个LLR值112的比特的数量被 称为“LLR比特宽度”。如果LLR比特宽度较大，则通常需要较大的LLR缓冲存储器来存储 LLR值，而如果LLR比特宽度较小，则通常需要较小的LLR缓冲存储器来存储LLR值。然后， 在与以上结合图1所述的编码过程相反的过程中，通过解码器114解码来自LLR缓冲器113 的LLR值以生成数据比特115。理想地，图2的数据比特115与图1的原始数据比特103相
6同，尽管从发射机到接收机的某些传输中存在干扰和损失。寻求一种降低发射机和接收机系统的总实现成本而不过度地降低系统性能的方法。
发明内容
一种系统包括发送设备(例如，无线通信设备)和接收设备(例如，无线通信设 备)。在接收设备中，对数似然比(LLR)生成器生成LLR值并且将这些LLR值存储到LLR缓 冲存储器中。用于表示每个LLR值的比特的数量被称为“LLR比特宽度”。在第一方案中，在接收设备中根据输入传输的分组大小来调整LLR比特宽度，以 便降低所需的LLR缓冲存储量并且/或者防止超过LLR缓冲存储器的容量。接收机的处理 器可以从发射机接收通信，该发射机告知接收机所使用的分组大小。在第一方案的一个实 例中，接收机使用较高性能的解调器，以便在尽管使用了较小的LLR比特宽度的情况下也 能保持希望的性能。例如，在分组使用较低的调制阶数例如QPSK的情况下，可以使用较高 性能的解调器。在此情况下，可以容易地实现诸如极大似然(ML)解调器之类的较高性能的 解调器，并且其可以具有与诸如MMSE解调器之类的较低性能的解调器类似的功耗特性。如 果由于实现复杂度高或者功耗高而不能实现较高性能的解调器(例如ML解调器)，那么使 用消耗较少功率的较低性能的解调器以降低接收机的功耗。通常，诸如针对16QAM、64QAM 和256QAM的极大似然(ML)解调器之类的较高性能的解调器的实现复杂度高并且功耗高。 除了根据分组大小来调整接收机中的LLR比特宽度之外，还可以根据以下一个或多个来调 整接收机中的LLR比特宽度编码器码率、交织体数量和LLR缓冲器大小。在第二方案中，根据接收机LLR缓冲器容量和输出传输的分组大小来调整发射机 中的编码器码率，从而不超过接收机LLR缓冲器容量。发射机从接收机接收通信，该接收机 向该发射机告知该接收机中的LLR缓冲器存储容量。或者接收机可以改为向发射机发送映 射表。在此情况下该发射机使用映射表来确定发送参数，使得不超过接收机LLR缓冲器容 量。可以实施接收机LLR比特宽度调整、解调器选择和编码器码率调整的任意组合，以防止 超过接收机LLR缓冲器存储容量，同时保持系统性能。第一和第二方案可用于降低无线通 信设备中所提供的LLR缓冲器存储量，从而降低无线通信设备的制造成本。前述内容是概括性描述，因此必然简化、归纳并且省略了某些细节，本领域普通技 术人员应理解概括性描述仅是说明性的，其目的并非以任何方式进行限制。在以下非限制 性的详细描述中，仅由权利要求所限定的本文所述的设备和/或过程的其它方案、发明性 特征和优势将显而易见。
图1 (现有技术)是示出在无线通信设备的发射机中执行的编码过程的简化方框 图；图2(现有技术)是示出在无线通信设备的接收机中的接收信道处理的简化方框 图；图3是包括第一无线通信设备和第二无线通信设备的系统的高度简化的方框图；图4是图3的数字基带集成电路203的较详细的方框图5是图4的DDE电路239的较详细的图；图6示出了各种参数与所需要的产生的LLR缓冲存储量的关系；图7是第一方案的简化方框图，在第一方案中，接收无线通信设备调整LLR比特宽 度，以降低所需的LLR缓冲存储量而不会过度降低接收机性能；图8是根据第一方案的方法的简化流程图；图9是根据第一方案示出了输入参数的图，其中接收机使用所述输入参数来确定 LLR比特宽度和解调器类型；图10根据第一方案阐述了可用于根据输入参数来确定解调器类型和LLR比特宽 度的算法；图11是第二方案的简化方框图，在第二方案中，用于发送的无线通信设备在多个 编码器之间进行选择，以基于传输分组大小和用于接收的无线通信设备中的LLR缓冲器的 已知容量，来调整编码器码率；图12是根据第二方案的方法的简化流程图；图13是根据第二方案示出输入参数的图，其中发射机使用所述输入参数来确定 编码器码率；图14根据第二方案阐述了可用于根据输入参数来确定码率的算法。
具体实施例方式图3是包括第一无线通信设备201和第二无线通信设备202的系统200的高度简 化的方框图。无线通信设备201和202可以是例如基站和蜂窝电话。第一无线通信设备201 包括数字基带集成电路203、射频收发机集成电路(RF XVR) 204和天线205。数字基带集成 电路203包括处理电路206、发送信道(TX) 207、接收信道(RX) 208、模数转换器(ADC) 209、 数模转换器(DAC)210和总线211。发送信道207包括编码器电路(ENCODE) 212、映射电路 (MAP) 213、调制器电路(MOD) 214和快速傅里叶逆变换电路(IFFT)215。接收信道208包括 快速傅里叶变换电路(FFT) 216、解调器电路(DEMOD) 217、解映射电路(DEMAP) 218和解码器 电路(DECODE) 219。解映射218包括多个子电路，这些子电路包括LLR生成器220。在该例子中，无线通信设备201和202是相同的构造。第二无线通信设备202同样 包括数字基带集成电路221、射频收发机集成电路(RF XVR) 222和天线223。数字基带集成 电路221包括处理电路224、发送信道(TX) 225、接收信道(RX) 226、模数转换器(ADC) 227、 数模转换器(DAC) 228和总线229。发送信道225包括编码器电路(ENCODE) 230、映射电路 (MAP) 231、调制电路(MOD) 232和快速傅里叶逆变换电路(IFFT) 233。接收信道226包括快 速傅里叶变换电路(FFT) 234、解调器电路(DEMOD) 235、解映射电路(DEMAP) 236和解码器电 路(DECODE) 237。解映射电路236包括多个子电路，这些子电路包括LLR生成器238。在极简化的操作实例中，数据将要从第一无线通信设备201传送到第二无线通信 设备202。由处理电路206提供的数据通过总线211传到TX信道207。数据通过发送信道 数据路径传送通过ENCODE 212,MAP 213,MOD 214和IFFT 215。通过DAC 210将产生的数 字信息转换成模拟形式。在RF XVR 204中对模拟信号进行上变频和放大并且从天线205 进行发送。第二无线通信设备202的天线223接收所发送的RF信号。通过RF XVR 222对 该信号进行下变频，并且通过ADC 227转换成数字形式。数字信息通过RX信道数据路径226传送通过FFT 234、DEMOD 235、DEMAP 236和DECODE 237。产生的数字信息经由总线 229传到处理电路224。如以下进一步所述，用于发送的第一无线通信设备201中的处理电 路206可以调整编码器码率。这在图3中通过标记“SELECT CODE RATE (选择码率)”来指 示。在用于接收的第二无线通信设备202中，处理电路224可以调整LLR生成器238所输 出的LLR值的LLR比特宽度。这在图3中通过标记“SELECT LLR BIT WIDTH(选择LLR比 特宽度)”来指示。在接收设备202中，处理电路224还可以在DEMOD方框235中选择多个 解调器中的一个。这在图3中通过标记“SELECT DEMODULATOR(选择解调器)”来指示。以 下将进一步详述如何有利地控制码率、LLR比特宽度和/或解调器选择，以便降低或最小化 所需的LLR缓冲存储量而不会过度损失系统性能。图4是图3的数字基带集成电路203的更详细的方框图。处理电路206、第一总 线240和高速存储器241 —起形成了紧密耦合的存储器(TCM)系统。处理电路206可以通 过第一总线240对高速存储器241进行读出和写入。处理电路206执行存储在程序存储器 244中的处理器可执行指令的程序243。存储器244和241以及在处理电路206之内的寄 存器和存储器中的每一个都是处理器可读介质。在该实例中，处理电路206使用所谓的“任务列表”来控制接收信道208的各种电 路216-219和发送信道207的电路212-215。任务列表包括一个或多个任务指令。在该示 例中，示出了存储在存储器241中的三个任务列表TL1、TL2和TL3。每个任务列表包括一系 列任务指令，由数字基带集成电路203的相关电路执行这些任务指令。每个相关电路包括 耦合到总线211的任务管理器电路，以及用于执行电路的数据处理操作的多个专用功能电 路。任务管理器从与它相关联的任务列表读出任务指令，并且解释操作码(opcode)和任务 指令的各种字段，然后控制专用功能电路的相关硬件执行任务指令所指示的操作。通过针 对特定电路在任务列表中置入合适的任务指令，处理电路206使得特定电路的专用功能电 路执行由处理电路所指定的特定操作。处理电路206可以将任务指令写入这些任务列表、 修改这些任务列表、删除任务列表并且在需要时经由第一总线240保持任务列表。将每个 任务列表保持在循环缓冲区的存储器241中。在所示出的实例中，任务列表TLl包括用于 发送信道207的任务指令。任务列表TL2包括用于DEMOD 217的任务指令。任务列表TL3 包括用于解映射/解交织/解码(DDE)电路239的任务指令。如图4中所示，DDE电路239 包括DEMAP电路218和DECODE电路219。另外，图4详细地示出了图3的发送信道207的某些电路。这些电路包括编码/ 交织/映射电路270、MOD电路214、IFFT电路215和窗口及添加电路271。通过所示的一 组缓冲存储器272-275来缓存发送信道207的各种电路。发送信道数据的一般路径是从左 到右通过电路 272、270、273、214、274、215、275、271、210 到达 RF XVR 电路 204。编码 / 交织 /映射电路270的细节包括图3的ENCODE电路212和图3的MAP电路213。如图4中所示，ENCODE电路212包括码率为1/5的第一编码器246和码率为 的第二编码器247。处理电路206使得选择并且使用两个编码器中的一个，并且禁用和不使 用另一个。处理电路206可以通过在任务列表TLl中置入合适的配置任务指令来进行这个 步骤。任务列表TLl是用于发送信道207的任务列表。发送信道207的任务管理器248通 过总线211读出任务指令，解释该任务指令，识别该任务指令中的字段并且基于该字段中 的值来启用和禁用两个编码器246和247。
在不同的发射机201中，ENCODE电路212可以包括码率为例如1/5、1/3、1/2、2/3、 3/4和5/6的编码器。可替换地，ENCODE电路212可以仅包括一个基本编码器(例如1/5 码率编码器)，其能够经由删余(puncturing)以多个较高的码率来生成编码比特。删余是 公知的技术，通过删余技术来删余或删除一些编码比特以实现更高的码率。图4还详细地示出了图3的接收信道208的某些电路。“抽样缓冲”存储器249对 从前端250传到FFT电路216的数据进行缓存。“符号缓冲”存储器251对从FFT电路216 传到DEMOD电路217的数据进行缓存。“数据片(tile)缓冲”存储器252对从DEMOD电路 217传到解映射/解交织/解码(DDE)电路239的数据进行缓存。“解码输出缓冲”存储器 253对从DDE电路239传到总线211的数据进行缓存。接收信道数据的一般路径在图4中 是从右到左经过电路 209、250、249、216、251、217、252、239、253 到总线 211。如图4中所示，DEMOD电路217包括两个解调器，即匪SE解调器254和极大似然 (ML)解调器255。处理电路206通过在任务列表TL2中置入合适的配置任务指令，使得选择 并使用两个解调器254或255中的一个，禁用且不使用另一个。任务列表TL2是用于DEMOD 电路217的任务列表。DEMOD电路217的任务管理器256读出任务指令，解释任务指令，识 别该任务指令中的字段的值，并且基于该字段中的值来启用和禁用两个解调器254和255。处理电路206还可以通过在任务列表TL3中置入合适的任务指令来调整由LLR生 成器220输出的LLR值的LLR比特宽度。任务列表TL3是用于DDE电路239的任务列表。 DDE电路239的任务管理器257读出任务指令，解释任务指令，识别该任务指令中的字段，并 且基于该字段中的值来调整由LLR生成器220输出的LLR值的LLR比特宽度，以下将进一 步详述。图5是DDE电路239的更详细的图。DDE电路239包括DEMAP电路218、LLR缓冲 存储器258和DECODE电路219。DEMAP电路218依次包括解除覆盖(unpaint)电路259、 LLR生成器220、解扰电路260和解交织电路261。处理电路206可以通过如上所述在任务 列表TL3中置入合适的任务指令，来控制LLR生成器220输出所选“LLR比特宽度”的LLR 值 262。如以上结合图2所述，LLR缓冲器是用于存储由LLR生成器所产生的LLR值的存储 器。在图5的情况下，LLR生成器220输出LLR值262，LLR值262存储在LLR缓冲器258中。 常规的高速调制解调器中的LLR缓冲器可能相当大并且相对昂贵难以提供。以下各种因素 导致所需的LLR缓冲存储量增加大型数据分组大小、低码率、使用具有混合ARQ(HARQ)的 多个交织体和大型LLR比特宽度。如果可以降低接收机中所需的LLR缓冲存储量，那么可 以使得数字基带集成电路的模片区大小有相当大的降低。模片区大小的降低使得集成电路 的成本得以降低。第二无线通信设备202的接收机的DEMAP电路236的结构与图5中所示的第一无 线通信设备201的DEMAP电路218的相同。图6是示出如何组合各种因素或参数以确定所需的LLR缓冲存储量的图。在简化 的方程中，LLR缓冲存储器的存储容量与以下4个因子的乘积成比例1)编码器码率的倒 数，2)LLR比特宽度，3)分组大小和4)HARQ交织体的数量。LLR缓冲存储器在本文中被认为 是例如图3的第二无线通信设备202的接收信道中的LLR缓冲存储器263。第一参数是编码器码率。该“码率”是发送设备201所使用的编码器212的码率。在该实例中，对于为每个数据比特编码成5个编码比特的编码器而言，码率是1/5。因此在 示例性的方程中，码率的倒数等于值5。编码器可以使用其它码率例如1/3、1/2或2/3。第二参数是LLR比特宽度。该“LLR比特宽度”是用于表示用于接收的第二无线通 信设备202中的LLR生成器238所产生的LLR值的比特的数量。在所示出的实例中，使用6 个比特来表示每个LLR值的LLR生成器在方程中的值是6。可以使用其它比特宽度，例如， 4、8 或 10。第三参数是分组大小。分组大小是被编码、发送、接收和解码的分组中的数据比特 的数量。例如，图1中将分组大小显示为“X”个待编码的比特。在图6的示例中，分组大小 是 40K(40 乘以(times) 1024)比特。第四参数是HARQ交织体的数量。交织体是携带独立编码的分组的帧。每个帧是 一组连续的OFDM符号。一个分组传输可以具有例如N = 6个交织体，每个交织体包括N = 6个连续的帧，每个帧具有M = 8个OFDM符号。在具有24个帧的超帧中，对于帧0、1、2、
3......23，交织模式可以如下所示，例如，0、1、2、3、4、5、0、1、2、3、4、5、0、1、2、3、4、5。对于
使用HARQ编码的交织体，通过属于同一交织体的若干帧来发送给定分组的编码比特。例 如，可以在帧0、6、12、18和24中发送第一分组的编码比特。可以在帧1、7、13、19和25中发 送第二分组的编码比特，依此类推。接收机处理来自帧0、6、12、18和24的LLR以解码第一 分组，以及来自帧1、7、13、19和25的LLR以解码第二分组。LLR缓冲器为来自每个交织体的 LLR值分配独立的存储区，从而属于不同帧的LLR值在LLR缓冲器中不会覆盖(overwrite) 彼此。因此，每个附加交织体增加了 LLR缓冲器263所能保持的比特的数量。在所示的实 例中，存在6个交织体。使用图6的方程中的示例性的值，确定LLR缓冲器263的LLR缓冲存储器容量需 求为7. 2兆比特(Mbit)。第一方案图7是根据第一方案的简化方框图。图7中的LLR缓冲器263是图3的第二无 线通信设备202的接收信道中的LLR缓冲器。LLR生成器238是图3的第二无线通信设备 202的DEMAP电路236的LLR生成器。数据片缓冲器264是放置在第二无线通信设备202 的DEMOD电路235和DEMAP电路236之间的数据片缓冲器。图7的DEMOD电路235是图3 的第二无线通信设备202的接收信道中的DEMOD电路235。根据第一方案，接收机202的处 理电路224调整用于表示流入LLR缓冲存储器263的LLR值265的LLR比特宽度，从而允 许使用具有较少存储容量的LLR缓冲器263。在该实例中，LLR缓冲器263具有2. 0兆比特 的容量。在一个操作性实例中，接收机202最初接收以码率1/5来编码的、分组大小为8K 的、具有6个交织体或帧的传输。可以从例如在称为链路分配块或前向链路控制块266的 通信中的第一无线通信设备201接收分组大小和码率信息。通过图6的方程，可以使用6 比特的LLR比特宽度而不会超过LLR缓冲器263的2. 0兆比特的容量。处理电路224接收 这些参数，并且控制LLR生成器238来产生LLR比特宽度为6的LLR值265。在同一个操作 性实例中，值为6的LLR比特宽度可以与用码率1/3来编码的12K的分组大小一起使用，而 不会超过LLR缓冲器263的2. 0兆比特的容量。仍在该实例中，值为6的LLR比特宽度可 以与用码率m来编码的20K的分组大小一起使用，而不会超过LLR缓冲器263的2. 0兆
11比特的容量。如果接收机202从发射机201接收到前向链路控制块266，用于指示所发送的分组 较大，那么处理电路224确定应该使用较小的LLR比特宽度，从而不会超过LLR缓冲器263 的2. 0兆比特的容量。在一个实例中，接收机202接收用于指示所发送的分组的分组大小是 40K并且码率是1/2的前向链路控制块。处理电路224根据图6的方程确定应该使用4比 特的LLR比特宽度。处理电路224控制LLR生成器238来产生比特宽度为4的LLR值265， 从而允许LLR缓冲器263缓存分组大小为40K并且以1/2的码率来编码的6个交织体的传 输。使用较小的LLR比特宽度的一个可能的结果是接收机202的性能降低。图7示出 了在DEMOD电路235中的多个解调器之间的切换，以便对使用较小的LLR比特宽度进行补 偿。在所示的实施例中，匪SE解调器(MMSE) 267和ML解调器(ML) 268位于接收信道226 的LLR生成器238的上游。相比匪SE调制器267，ML调制器268具有较高的性能，代价是 当ML调制器268用于解调时具有较高的功耗和较大的时延。例如，接收机的默认操作是当 LLR生成器238被设置为使用6比特的LLR比特宽度时，使用MMSE解调器267来节省功率 并且实现合理的性能。然而，当LLR生成器238被设置为使用较小的LLR比特宽度时，处理 电路224可以确定使用较高性能的ML解调器268用于解调是有利的。对于具有增加的分 组大小和较高的码率但是较低的调制率(例如QPSK)的输入传输而言，处理电路224控制 DEMOD电路235使用ML解调器268，从而补偿由较小的LLR比特宽度所导致的性能降低，但 是也会导致较高的功耗和较大的时延。因为ML类型的解调器一般将LLR生成作为其部分 功能，所以在图7中的ML解调器268和LLR缓冲器263之间的接收信道数据路径上没有显 示单独的LLR生成器238。在图7的示例中，处理电路224使用任务指令使得DEMAP电路236之中的LLR生 成器238输出具有合适的LLR比特宽度的LLR值。类似的，处理电路224使用任务指令使 得DEMOD电路235选择解调器267和268中合适的一个。在其他实例中，可使用交换机、配 置参数、配置寄存器或其他方法来控制LLR生成器238和进行解调器选择。图8是根据结合图7所述的第一方案的方法的简化流程图。在第一步骤(步骤 300)中，接收机(例如第二无线通信设备202)从发射机(例如第一无线通信设备201)接 收前向链路控制块266。前向链路控制块266包括用于指示发送设备所使用的分组大小的 信息。基于分组大小信息和图6的方程，接收机中的处理电路224确定输入传输过大而不 能由LLR缓冲器263以正使用的LLR比特宽度进行缓存。因此接收机的处理电路224选择 (步骤301)较小的LLR比特宽度，从而不会超过LLR缓冲器263的存储容量。在某些情况 下，接收机202的处理电路224选择(步骤302)较高性能的解调器来补偿由于使用较小的 LLR比特宽度出现的性能损失。图9是示出如何根据码率和分组大小输入参数来进行LLR比特宽度选择确定和解 调器选择确定的图。在由处理电路224执行的程序中实现判决功能，所述判决功能是根据 图9的表中所述的关系来进行操作的。该程序可以存储在用于接收的无线通信设备202中 经由总线229耦合到处理器224的存储器(未显示)中。该存储器与集成电路203和221 之间的发送设备201中的存储器224的结构相同。图10是根据第一方案，基于码率、调制速率和分组大小输入参数来确定调制器选
12择和LLR比特宽度选择输出的示例性算法和关系。LLR生成器238所使用的LLR比特宽度 随着LLR缓冲器263的大小和发射机201中所使用的码率而增加。LLR生成器238所使用 的LLR比特宽度随着分组大小和发射机201中所使用的交织体数量而减少。第二方案图11是根据第二方案的简化方框图。在第二方案中，用于发送的第一无线通信设 备201基于传输分组大小和用于接收的无线通信设备202的LLR缓冲器263的已知容量来 调整其编码器212的码率，从而不会超过接收机LLR缓冲器263的存储容量。在一个操作性实例中，发射机201最初发送具有6个交织体和分组大小为12K比 特的传输。接收机202经由接收机反馈消息269与发射机201通信。接收机反馈消息269 指示接收机LLR缓冲器263的存储容量和LLR比特宽度。在该实例中，LLR缓冲器263的 容量为3.0兆比特。假设接收机202正使用的LLR比特宽度为6比特。因此，发送设备201 的处理电路206能够使用图6的方程来确定，当使用诸如1/5的低码率的编码器来编码时， 具有这些参数的传输可以由该接收机的3. 0兆比特的LLR缓冲器263进行缓存。因此发射 机201的处理电路206不改变码率并且继续控制编码器246提供1/5的码率。在该实例中，发射机201然后发送具有较大的分组大小的分组。因为接收机202 已向发射机201传递了用于指示LLR缓冲器263的3. 0兆比特存储容量的接收机反馈消息 269，所以发射机201的处理电路206能够确定将要使用的码率，而不会导致超过接收机的 LLR缓冲器263的存储容量。为了向具有3兆比特的LLR缓冲器263的示例性接收机202 发送分组大小为28K的分组，发射机201选择码率为1/2的编码器247。通过图6的方程， 发射机201的处理电路206确定接收机的LLR缓冲器263将能够缓存采用这些参数进行的 传输。这样，处理电路206调整码率以便将性能最大化且不会超过LLR缓冲器263的LLR 缓冲存储容量。在当前实例中，处理电路206通过在任务列表TLl设置用于发送信道207 的任务指令，来控制ENCODE电路212使用合适的码率。虽然在此通过选择多个编码器中的 一个来调整码率，但是在其它实施例中可以用其它方式来实现码率的调整。例如，在发射机 201的一个实例中，通过使用删余或填充(cbpimcture)模块改变编码器码率来调整码率。图12是根据第二方案的方法的简化流程图。在第一步骤(步骤400)中，发射机 (例如第一无线通信设备201)接收来自接收机(例如第二无线通信设备202)的LLR缓冲 器容量指示。然后通过使用图6的方程和分组大小，发射机控制编码器码率(步骤401)以 最大化性能，同时防止超过LLR缓冲器容量。如果确定将超过LLR缓冲器容量，那么发射机 调整编码器码率；而如果确定不会超过LLR缓冲器容量，那么发射机不调整编码器码率。图13是示出根据分组大小和LLR缓冲器容量的输入参数如何确定码率的图。发 射机201的处理电路206可以使用由接收机202的处理电路224所确定的表来确定应该使 用什么码率。或者发射机201的处理电路206可以基于已知因素来确定该码率表。图14是根据第二方案，可用于根据分组大小、交织体数量、LLR比特宽度和LLR缓 冲器258大小来确定码率的示例性算法和关系。发射机201所选择的码率随着接收机202 中使用的分组大小、交织体数量和LLR比特宽度而增加。发射机201所选择的码率随着接 收机202的LLR缓冲器258容量而减小。在示例性的算法中，发射机的最大码率为1/2。如 果该算法所给的码率值大于发射机201所能支持的最大码率，则发射机201使用减小的分 组大小或较少的交织体。
可采用上述第一和第二方案的各种组合。例如，接收机202可以采用用于调整LLR 比特宽度的第一方案，同时发射机201采用用于调整编码器码率的第二方案。在另一个实 例中，接收机202可以选择具有增强的性能的调制器来补偿发射机201对较高码率的使用。可以通过各种模块来实现本文所示的技术。在一个或多个示例性实施例中，可以 用硬件、软件、固件或它们的任意组合来实现本申请所述的功能。如果用软件来实现功能， 则可以将功能作为一个或多个指令或代码存储在计算机可读介质上，或者作为一个或多个 指令或代码在计算机可读介质上进行发送。计算机可读介质包括计算机存储介质和通信介 质，这些介质包括用于促进将计算机程序从一个地方传递到另一个地方的任意介质。存储 介质可以是计算机可访问的任意可用介质。这种计算机可读介质可以包括，例如但不限于， RAM、ROM、EEPROM、CD-ROM或其它光盘存储器、磁盘存储器或其它磁存储器件或可用于携带 或存储以指令或数据结构的形式表示的且计算机可访问的期望程序代码的任意其它介质。 此外，任意连接也可以被称为是计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞 线、数字用户线(DSL)或诸如红外线、无线电和微波之类的无线技术从网站、服务器或其它 远程源来传输软件，那么同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波之 类的无线技术也包括在介质的定义中。本申请所使用的碟(disk)或盘(disc)包括压缩盘 (CD)、激光盘、光盘、数字多用途盘(DVD)、软碟和蓝光盘，其中碟通常磁性地复制数据，而盘 利用激光光学地复制数据。以上的组合也可以包括在计算机可读介质的范围中。虽然上文为了说明的目的描述了一些具体的实施例，但是本发明的公开内容具有 普遍的适用性且并不限于上述具体实施例。因此在不脱离附属权利要求的范围的前提下， 可以对所述具体实施例的特征进行各种修改、改变和组合。
权利要求
一种接收机，包括对数似然比生成器，其生成对数似然比值，其中，所述对数似然比值具有比特宽度；处理电路，其控制所述LLR生成器至少部分地基于分组大小信息来调整对数似然比比特宽度。
2.如权利要求1所述的接收机，其中，所述分组大小信息是在所述接收机上接收的前 向链路控制块中的信息。
3.如权利要求2所述的接收机，其中，所述前向链路控制块是链路分配块。
4.如权利要求1所述的接收机，还包括解调器电路，其在所述接收机的接收信道中位于所述对数似然比生成器的上游，其中， 所述解调器电路包括第一解调器和第二解调器，其中，所述处理电路选择所述第一解调器 和所述第二解调器中的一个来执行所述接收信道中的解调。
5.如权利要求1所述的接收机，其中，通过所述处理电路来调整所述对数似然比比特 宽度还基于码率信息。
6.如权利要求4所述的接收机，其中，选择所述第一解调器和所述第二解调器中的一 个还基于用于从发射机向所述接收机发送分组的调制阶数。
7.如权利要求5所述的接收机，其中，所述码率信息是在所述接收机上接收的前向链 路控制块中的信息。
8.如权利要求1所述的接收机，还包括存储器，其中，所述处理电路通过向所述存储器写入任务指令来控制所述对数似然比 生成器，与所述对数似然比生成器相关联的任务管理器从所述存储器读出所述任务指令并 且使用所述任务指令来执行对所述对数似然比比特宽度的调整。
9.如权利要求1所述的接收机，还包括LLR缓冲器，其具有容量并且存储由所述对数似然比生成器生成的对数似然比值，其 中，所述接收机用于输出指示所述对数似然比缓冲器的容量的信息。
10.如权利要求1所述的接收机，其中，所述接收机用于向发射机发送信息，其中，该信 息指示所述发射机如何基于一个或多个参数来确定码率。
11.如权利要求9所述的接收机，其中，所述信息是一个表，其中，所述表指示分组大小 变量、交织体数量变量和码率变量之间的映射。
12.如权利要求1所述的接收机，其中，所述处理电路判断是否会超过对数似然比缓冲 器存储容量，如果确定将超过所述对数似然比缓冲器存储容量，则所述处理电路控制所述 对数似然比生成器来调整所述对数似然比比特宽度，而如果确定不会超过所述对数似然比 缓冲器存储容量，则所述处理电路不控制所述对数似然比生成器调整所述对数似然比比特 宽度。
13.一种接收机，包括对数似然比生成器，其生成对数似然比值，其中，所述对数似然比值具有比特宽度；处理电路，其控制所述对数似然比生成器至少部分地基于码率信息来调整对数似然比 比特宽度。
14.一种接收机，包括对数似然比生成器，其生成对数似然比值，其中，所述对数似然比值具有比特宽度；处理电路，其控制所述LLR生成器至少部分地基于所使用的交织体的数量来调整对数 似然比比特宽度。
15.一种接收机，包括对数似然比生成器，其生成对数似然比值，其中，所述对数似然比值具有比特宽度；对数似然比缓冲器，在所述对数似然比缓冲器中存储所述对数似然比值，其中，所述对 数似然比缓冲器具有容量；处理电路，其控制所述对数似然比生成器至少部分地基于对数似然比缓冲器容量信息 来调整对数似然比比特宽度。
16.一种方法，包括以下步骤至少部分地基于分组大小信息来调整接收机内的LLR比特宽度，其中，所述对数似然 比比特宽度是由所述接收机中的对数似然比生成器所输出的对数似然比值的比特宽度。
17.如权利要求16所述的方法，还包括以下步骤在所述接收机上接收前向链路控制块中的所述分组大小信息。
18.如权利要求16所述的方法，还包括以下步骤选择第一解调器和第二解调器中的一个来在所述对数似然比生成器的接收信道上游 中执行解调，其中，所述选择至少部分地基于所述分组大小信息。
19.如权利要求16所述的方法，还包括以下步骤向存储器中写入任务指令，其中，与所述对数似然比生成器相关联的任务管理器从所 述存储器读出所述任务指令，并且使用所述任务指令来执行对所述对数似然比比特宽度的 调整，其中，所述存储器和所述任务管理器是所述接收机的一部分。
20.如权利要求18所述的方法，其中，所述选择还基于用于从发射机向所述接收机发 送分组的调制阶数。
21.一种计算机程序产品，包括计算机可读介质，所述计算机可读介质包括使得计算机控制接收机的对数似然比生成器至少部分地基于分组大小信息来调整对 数似然比比特宽度的代码。
22.如权利要求21所述的计算机程序产品，其中，所述分组大小信息指示在所述接收 机上接收的分组的大小。
23.一种发射机，包括编码电路，其中，所述编码电路具有码率；处理电路，使用对数似然比缓冲器容量信息来控制所述编码电路以改变所述码率。
24.如权利要求23所述的发射机，其中，所述编码电路包括第一编码器和第二编码器， 其中，所述第一编码器具有第一码率，所述第二编码器具有第二码率，所述处理电路通过改 变利用所述第一编码器和所述第二编码器中的哪一个执行所述编码电路中的编码来改变 所述码率。
25.如权利要求23所述的发射机，其中，所述处理电路用于选择编码器。
26.如权利要求23所述的发射机，其中，所述处理电路用于选择删余率。
27.如权利要求23所述的发射机，其中，所述处理电路还用于使用分组大小信息来控 制所述编码电路以改变所述码率。
28.如权利要求23所述的发射机，其中，所述处理电路还用于使用交织体信息来控制 所述编码电路以改变所述码率。
29.如权利要求23所述的发射机，其中，所述处理电路判断是否会超过对数似然比缓 冲器存储容量，如果确定将超过所述对数似然比缓冲器存储容量，则所述处理电路控制所 述编码电路改变所述码率，而如果确定不会超过所述对数似然比缓冲器存储容量，则所述 处理电路不控制所述编码电路改变所述码率。
30.一种发射机，包括编码电路，其中，所述编码电路使用多个交织体；处理电路，用于使用对数似然比缓冲器容量信息来控制所述编码电路以改变所述交织 体的数量。
31.一种方法，包括以下步骤至少部分地基于对数似然比缓冲器容量信息来调整发射机的编码器的码率，其中，所 述对数似然比缓冲器容量信息指示接收机中的对数似然比缓冲器的存储容量。
32.如权利要求31所述的方法，还包括以下步骤在所述发射机上接收包括所述对数似然比缓冲器容量信息的通信信息。
33.一种计算机程序产品，包括计算机可读介质，所述计算机可读介质包括使得计算机使用对数似然比缓冲器容量信息来控制发射机的编码电路以改变所述编 码电路的码率的代码。
34.如权利要求33所述的计算机程序产品，其中，所述对数似然比缓冲器容量信息指 示接收机中的对数似然比缓冲器的存储容量。
35.一种用于调整对数似然比比特宽度的装置，包括调整模块，用于至少部分地基于分组大小信息来调整接收机中的所述对数似然比比特 宽度，其中，所述对数似然比比特宽度是由所述接收机中的对数似然比生成器所输出的对 数似然比值的比特宽度。
36.如权利要求35所述的装置，还包括接收模块，用于在所述接收机上接收前向链路控制块中的所述分组大小信息。
37.如权利要求35所述的装置，还包括选择模块，用于选择第一解调器和第二解调器中的一个来在所述对数似然比生成器的 接收信道上游中执行解调，其中，所述选择至少部分地基于所述分组大小信息。
38.如权利要求35所述的装置，还包括写入模块，用于向存储器中写入任务指令，其中，与所述对数似然比生成器相关联的任 务管理器从所述存储器读出所述任务指令，并且使用所述任务指令来执行对所述对数似然 比比特宽度的调整，其中，所述存储器和所述任务管理器是所述接收机的一部分。
39.如权利要求37所述的装置，其中，所述选择还基于用于从发射机向所述接收机发 送分组的调制阶数。
40.一种用于调整码率的装置，包括调整模块，用于至少部分地基于对数似然比缓冲器容量信息来调整发射机的编码器的 码率，其中，所述对数似然比缓冲器容量信息指示接收机中的对数似然比缓冲器的存储容fio
41.如权利要求40所述的装置，还包括接收模块，用于在所述发射机上接收包括所述对数似然比缓冲器容量信息的通信信肩、ο
全文摘要
一种系统包括发送设备(例如，第一无线通信设备)和接收设备(例如，第二无线通信设备)。在接收设备中，LLR(对数似然比)值存储在LLR缓冲器中。根据输入传输的分组大小来调整LLR比特宽度，以降低所需的LLR缓冲器大小并且/或者防止超过LLR缓冲器容量。接收机可以使用较高性能的解调器，从而即使LLR比特宽度较小仍能保持性能。在发送设备中，根据接收机LLR缓冲器容量和输出传输的分组大小来调整编码器码率，从而不超过接收机LLR缓冲器容量。可以进行接收机LLR比特宽度调整、解调器选择和编码器码率调整的任意组合，以降低所需的LLR缓冲器大小同时保持性能。
文档编号H03M13/45GK101978663SQ200980110131
公开日2011年2月16日 申请日期2009年3月24日 优先权日2008年3月26日
发明者A·阿格拉瓦尔, H·桑帕特, J·H·林 申请人:高通股份有限公司