专利名称：用于无线接收器的可重新配置的无源混频器的制作方法
技术领域：
本发明一般涉及所有无线接收器，并且具体地说，涉及无线接收器中射频信号的步页率下转换(down conversion)。
背景技术：
无线应用依赖射频(RF)信号在无线网络中传递信息。传送器通过将基带频率信号(信息)调制到RF载频信号上，形成要传送的RF信号。在进行基带信号处理前，接收器将收到的RF信号下转换到基带频率。RF信号可由零中频(ZIF)下转换器直接下转换到基带，或者可在最终转换到基带前由一个或多个中频(IF)级处理。下转换混频器可以是无源或有源型。在将收到的RF信号下转换到基带频率信号时，无源混频器一般提供小于OdB的转换增益，而有源混频器一般提供大于OdB的转换增益。与其无源混频器相对物相比，有源混频器还消耗更多能量，造成更高的失真，以及具有更高的噪声系数。更高的噪声系数来自无源混频器中不存在的闪变噪声。闪变噪声对例如 GSM(全球移动通信系统)等窄带RF应用特别有害。虽然无源混频器提供改进的线性、噪声性能和功耗，但无源混频器往往为所有接收器配置提供固定解决方案。例如，无源混频器可设计成对更差情况接收器配置提供固定转换增益。此类固定转换增益为所有接收器配置产生固定线性性能和不必要的更高功耗。 因此，仍存在对改进的下转换混频器的需要。
发明内容
本发明提供用于无线接收器的一种可配置的无源混频器。本文中所述的无源混频器核在将功耗降到最低的同时，满足与例如TDD(时分双工)标准、FDD(频分双工)标准等不同通信标准相关联的要求。根据一个示范实施例，无源混频器包括时钟生成器、控制器和并联连接的多个无源混频器核。时钟生成器为每个无源混频器核包括本地振荡器驱动单元。控制器通过单独配置每个无源混频器核，改变无源混频器的有效晶体管大小。例如，控制器可选择性地启用一个或多个无源混频器核以改变无源混频器的有效晶体管宽度。在混频器性能要求的更改(例如，以响应新的操作通信标准)时，控制器可重新配置无源混频器核以改变无源混频器的有效晶体管大小，从而满足新的性能要求。
图1示出根据一个示范实施例的无线接收器的框图。图2示出根据一个示范实施例的用于无线接收器的无源混频器的框图。图3示出图2的无源混频器的另外细节。图4示出用于图2的无源混频器的一个示范配置过程。图5示出用于图3的示范无源混频器的一个主要混频器核。图6示出用于图3的示范无源混频器的另一主要混频器核。
图7示出用于图2的无源混频器的示范时钟生成器。图8示出用于图3的示范无源混频器的一个辅助混频器核。图9示出应用到图6的时钟生成器和由该时钟生成器生成的示范脉冲的脉冲图。图10示出一个示范实施例的可变低通滤波器。
具体实施例方式图1示出带有无源下转换混频器100的示范无线接收器10的框图。该接收器可以在任何无线装置中使用，例如，移动电话、无线电装置、无绳电话、个人数字助理、诸如无线网络接口控制器的无线局域网(WLAN)适配器等。下面将接收器10描述为直接下转换 (ZIF)接收器，其具有如本文中所述的带有单混频器级的混频器100，以便将RF信号r (t) 下转换为在基带频率的差分正交信号I+,-』+,-。混频器100可备选地包括多个混频器级，其中，每级如本文中所述的，以及其中每级将输入信号下转换到更低频率。无线接收器10包括低噪声放大器单元20、滤波器30、模数转换器40、基带处理器 50及无源混频器100。接收器10接收并处理远程传送器传送的RF信号r(t)。低噪声放大器单元20将接收信号r (t)放大以生成放大的差分输出信号(α r (t) +和α r (t) _)，其中，α 表示低噪声放大器单元20提供的总放大。在一些实施例中，低噪声放大器单元20包括一个或多个差分低噪声放大器(LNA)，每个放大器带有可编程的增益(未示出)。在另一个实施例中，低噪声放大器单元20包括连接到平衡不平衡变换器M的一个或多个单端LNA 22。 对于此实施例，例如，如名禾尔为“Method and Apparatus for Receiving Radio Frequency Signals”的申请(序列号11/609399)中所述的，增益α可由LNA 22单独提供，或者由LNA 22和平衡不平衡变换器M的组合来提供。任一情况下，每个LNA 22调谐到不同的射频以使得接收器10能够接收不同的RF信号。一次只启用一个LNA 22。虽然在图1中未明确示出，但将理解，接收器10可包括另外的放大器。例如，可为平衡不平衡变换器M与无源混频器100之间的每个信号路径包括RF放大器以便为无源混频器100提供另外的增益或驱动能力。无源混频器100将差分输入信号ar(t)+、转换为差分正交信号(差分同相信道信号I+,-和差分正交信道信号Q+, J。滤波器30对I+,—和Q+,—进行滤波以衰减带外信号。视混频器100输出的信号的频带而定(例如，ZIF、IF等)，滤波器30可包括低通滤波器或带通滤波器。在一些实施例中，滤波器30也可通过固定或可变增益来放大带内信号以实现期望的带内信号级别。模数转换器40将过滤的信号数字化，并且基带处理器50 根据任何已知方式处理数字化数据。基带处理器50例如可执行解调、解码、符号估计、干扰抵消、比特同步、纠错等。无线接收器一般设计成满足操作通信标准的多个性能要求。例如，接收器可设计成充分减轻收发器造成的非线性，所述收发器包括如在FDD模式中将干扰注入到接收器中的高功率传送器。使用二阶输入截断点(intercept point) (IIP2)测量和量化的二阶互调产物(DC)对期望信号造成一种有害非线性失真。IIP2性能可通过使用差分RF信号和对称混频器拓扑来改进。使用三阶输入截断点(IIP； )测量和量化的三阶互调产物(ΙΜ3)造成另一种有害非线性失真。可通过使用均衡补充无源混频器来改进ΙΙΡ2和ΙΙΡ3。功耗代表另一重要性能要求。随着晶体管继续缩小大小，与这些晶体管相关联的功耗降低，并且使用这些晶体管的数字电路的速度和功能增大。然而，在考虑模拟和RF设计时，晶体管匹配十分关键，因为在使用模拟混频器时，难以在不使用大的功耗大晶体管的情况下实现期望的电路对称。此外，用于混频器的要求的IIP2性能通常在接收器前端(低噪声放大器单元20、混频器100和滤波器30)所要求的最大转换增益来定义以帮助实现期望的接收器前端性能。对于弱RF信号，此类最大转换增益可能很大，这导致高功耗。要将RF信号转换成基带或更低频率信号，下转换混频器可包括有源混频器或无源混频器。有源混频器一般在将RF信号下转换的同时提供正增益(> OdB)，并因此可用于降低低噪声放大器和/或滤波器30的放大要求。然而，有源混频器也具有比无源混频器更高的失真、由于闪变噪声所造成的更高噪声系数及更高功耗。无源混频器一般在将RF信号下转换时提供小于OdB的转换增益。一般情况下，例如均衡补充无源混频器等无源混频器具有更低功耗、更低闪变噪声和更佳的线性。然而，要实现与多个不同通信标准相关联的期望性能，此类无源混频器一般设计成满足集体通信标准的最差情况性能要求。因此，常规无源混频器解决方案一般具有固定转换增益和线性，这导致对大多数接收器情形不必要高的固定功耗。本发明通过提供具有例如可变有效晶体管宽度的可变有效晶体管大小的无源混频器100，将功耗降到最低。图2示出包括无源I信道混频器110、无源Q信道混频器120、 时钟生成器130和控制器140的一种示范无源混频器100。I信道混频器110将差分输入 RF信号ar(t)+、α r(t)_下转换为在例如基带频率等更低频率的差分同相信号I+、1_。Q 信道混频器120将差分输入RF信号ar(t)+、α r(t)_下转换为在更低频率的差分正交信号l、Q_。时钟生成器130生成驱动I信道和Q信道混频器110、120的RF本地振荡器信号 (LO1和LOq)。如本文中进一步所述的，控制器140控制启用信号(EN)和晶体管偏压控制信号OU以改变混频器100的有效晶体管大小。图3示出无源I信道混频器110和为I信道混频器110提供本地振荡器信号LO1 的时钟生成器130的部分的细节。无源I信道混频器110和无源Q信道混频器120具有等效配置和操作参数。因此，为简明起见，下面描述无源I信道混频器110和对应时钟生成器 130的详细信息，并且忽略Q信道混频器120和对应时钟生成器130的详细信息。将理解， I信道混频器110的描述也适用于Q信道混频器120。I信道混频器110包括与耦合到差分 RF输入信号ar(t)+、输入节点并联连接的M个加权的无源混频器核112。每个混频器核112的差分信号输出(I+(m)、I_(m)，m= 1、2、…、M)捆绑在一起以提供下转换的差分输出信号I+、I-。时钟生成器130包括M个本地振荡器驱动单元132，每个单元为不同无源混频器核112提供本地振荡器信号LO1 (m)。控制器140分别控制每个混频器核112和每个本地振荡器驱动单元132的启用信号EN(m)和偏压控制信号Gb(m)以改变混频器100 的有效晶体管大小，因此，混频器100与低噪声放大器单元20 —起可满足例如FDD、TDD等不同操作通信标准的性能要求，并避免不必要的功耗。图4示出用于改变本发明的无源晶体管100的有效晶体管大小的一种示范方法 200。将理解，本发明不限于所示方法。控制器140使用任何已知方式来识别操作通信标准 (框210)。例如，控制器140可从识别通信标准的基带处理器50接收控制信号，或者可从接收信号直接确定通信标准。随后，控制器140为接收器10定义期望的性能要求，例如，线性、增益、功耗等(框220)。控制器140随后定义满足接收器性能要求所必需的混频器100的性能参数，并且通过基于定义的混频器性能参数来配置无源混频器核112，从而改变无源混频器的有效晶体管大小(框230)。如果接收器要求和/或操作通信标准更改，则控制器 140重复过程200。混频器核112包括加权的混频器核112，其中，混频器核权重对应于用于建立混频器核112的晶体管的大小。在一些实施例中，不同的混频器核112具有相同的权重。在其它实施例中，不同的混频器核112具有不同的权重。例如，混频器核112(MiX(l)、MiX(2)、… Mix(M))可包括二进制加权的核，使得Mix(m)中晶体管的大小是Mix(m+1)中那些晶体管大小的2倍(对于m= 1、2、…、M)。在另一实施例中，混频器核112可具有任何线性和/或非线性的权重。例如，所有MiX(m)可具有相同权重(对于m= 1、2、…、M)。通常，Mix(m) 中晶体管的大小与Mix(m+1)中晶体管的大小的比率可任意设置。虽然晶体管大小通常包括晶体管的长度和宽度，但晶体管长度通常是固定的，以使速度达到最大，功耗降到最低。 因此，带有不同权重的混频器核112通常具有不同晶体管宽度。在并联连接时，I信道混频器10的有效晶体管大小是所有启用的混频器核112中晶体管的总组合大小。因此，I信道混频器110的有效晶体管大小取决于每个混频器核112 中晶体管的大小和并联连接的启用的混频器核112的总数。在有效晶体管大小更改时，混频器性能也更改。因此，控制器140可通过改变I信道混频器110和Q信道混频器120的有效晶体管大小来配置混频器100。例如，一个晶体管的宽度可表示为W士 Aw。并联连接的η个等宽晶体管的有效晶体管宽度可表示为《JFiV^vv。因此，随着等宽晶体管的数量增大，有效晶体管宽度增大，并且相对失配降低，这提供了更佳的线性和更佳的转换增益。在一个实施例中，控制器140通过选择性地启用M个混频器核112的子集，并禁用剩余的混频器核112，改变无源I信道混频器110的有效晶体管宽度。随着启用的混频器核112的数量增大，混频器100的线性、转换增益和功耗也增大。因此，在例如FDD应用等要求更高线性和/或更高转换增益的应用中，控制器140可以更高功耗的代价来启用更多混频器核112。在例如TDD应用等允许更低线性和/或更低转换增益的应用中，控制器140 可启用更少混频器核112以降低功耗。此外，当接收器10在待机模式中时，用于FDD和TDD 的线性要求均放松。因此，可为在低频率的唤醒模式启用更少的混频器核112，这导致了待机模式中的功率节省。控制器140可通过控制每个本地振荡器驱动单元132的启用信号EN (m)以及通过控制每个混频器核112中晶体管的栅偏压(ib(m)，选择性地启用一个或多个混频器核112。 例如，在(Um)设置适当时，例如对于NMOS晶体管低，并且对于PMOS晶体管高，以及在EN (m) 禁用LODR(m) 132以停止生成本地振荡器信号时，Mix(m) 112被禁用并且不传导任何电流。 在Mix(m) 112被禁用时，即使输入节点仍耦合到差分RF输入信号，并且输出节点仍耦合到混频器输出，它也将几乎不消耗功率或不消耗功率。结果，只有启用的混频器核112对有效晶体管大小有影响，并且因此对混频器100的性能(线性、转换增益、功耗等)有影响。备选或附加的是，控制器140可通过对一个或多个混频器核112的操作参数进行精细调整，改变无源I信道混频器Iio的有效晶体管宽度。例如，在混频器核112包括并联连接的NMOS和PMOS晶体管时，控制器140可通过为NMOS和PMOS晶体管使用不同的等效宽度以便为一个或多个混频器核112更改NMOS与PMOS晶体管之间的均衡比，从而改变总等效宽度。此解决方案可大大降低IM3。备选的是，在可配置混频器100具有至少一个主要混频器核112(例如，图幻和带有窄二进制加权的晶体管宽度的一个或多个辅助混频器核 112(例如，图8)时，控制器140可单独配置主要和辅助混频器核112以及对应的本地振荡器驱动单元132，以便对于I信道和Q信道混频器110、120，等效晶体管宽度是相同的。如图8所示，辅助混频器核112中每个晶体管具有单独的驱动器和偏压控制。此宽度校准可在混频器100的生产期间用于获得期望的产出(yield)，或者用于初始化时期期间的自校准。以此方式，等效晶体管宽度的宽度偏差将得到补偿，并且控制器140可降低I与Q信道之间的不均衡以改进IIP2。混频器核112可包括并联连接的NMOS和/或PMOS晶体管。图5示出用于无源混频器100的一个示范混频器核112。所示的混频器核112包括用于I信道混频器110的补充混频器核112，其包括并联连接到PMOS晶体管117的P混频器116的NMOS晶体管115的 N混频器114。N混频器114和P混频器116分别包括级联的NMOS晶体管115的两个集合和级联PMOS晶体管的两个集合。每个混频器核112中的NMOS和PMOS晶体管115、117的级联集合共享两个公共输入节点。一个公共输入节点耦合到正RF信号ar(t)+，并且另一公共输入节点耦合到负RF信号ar(t)_。在适当均衡时，补充混频器核112的晶体管115、 117将与混频器100相关联的非线性降到最低。此外，当I信道和Q信道混频器110、120两者的NMOS和PMOS晶体管115、117经适当调整大小和偏置时，混频器100带来的非线性可减轻LNA22的非线性。为了启用第m个混频器核112，控制器140控制EN(m)为混频器核112中的一个或多个晶体管提供活动的本地振荡器信号L0(m)和偏压控制信号(ib(m)。在操作期间，混频器核112中的晶体管115、117作为开关来操作，其操作由本地振荡器驱动单元132提供的本地振荡信号来控制。本地振荡器驱动单元132通过例如L0N1、LOn3等正的本地振荡器信号为对应的级联NMOS晶体管115计时，并且通过例如L0P1、LOp3等负的本地振荡器信号为对应的级联PMOS晶体管117计时。本地振荡器驱动单元132的驱动强度与对应的混频器核 112的晶体管宽度成比例。时钟生成器130提供正负本地振荡器信号。将理解，Q信道混频器120具有相同的配置，其中，为Q信道混频器120生成的本地振荡器信号与为I信道混频器110生成的本地振荡器信号有本地振荡器时钟周期的四分之一的异相。图6示出包括与混频器核晶体管115、117串联的另外晶体管118、119的备选混频器核112。这些另外的晶体管118、119用作基于输入驱动信号ENNi、ENPi来启用/禁用混频器核晶体管115、117的启用晶体管。为启用一个或多个N混频器核晶体管115，控制器140 启用对应的启用信号ENm，该信号激活晶体管118，并将N混频器晶体管115连接到输出。 类似地，为启用一个或多个P混频器核晶体管117，控制器140启用对应的启用信号ENpi，该信号激活晶体管119，并将P混频器晶体管117连接到输出。图7示出用于第m个I信道混频器核112的时钟生成器130的示范元件。对于每个混频器核112，时钟生成器130包括本地振荡器驱动单元132和复用器134。本地振荡器驱动单元132包括N逻辑单元150、N混频器时钟驱动器152、P逻辑单元IM及P混频器时钟驱动器156。N混频器启用信号、P混频器启用信号ENp(m)以及包括L(V、LO1+和差分电压控制的振荡器信号VCO+、VC0_的时钟信号CLK(m)输入本地振荡器驱动单元132。 从输入时钟信号CLK (m)，本地振荡器驱动单元132生成带有四个相位的本地振荡器信号， 这些信号在对应的混频器核112的晶体管栅极是AC耦合的和DC偏置的。两个本地振荡器信号(LOni和LOn3)及其补充(LOpi和LOp3)具有为I信道混频器110控制混频器核112的晶体管栅极的第一和第三相位。将理解，本发明也适用于双相位或其它多相位时钟信号。在一个实施例中，本地振荡器驱动单元132的N逻辑单元150和P逻辑单元154执行逻辑运算以创建四相位时钟信号。例如，LOni (m)可通过逻辑运算AND (AND (L0I+，ENn (m))， VCOJ来创建，并且L0N3(m)使用运算AND (AND (LCV，ENn (m)), VCOj来创建(在N逻辑单元 150中)。在高时，启用用于N混频器114的本地振荡器信号。这些信号可由最终驱动N混频器114的适当调整大小的时钟驱动器152来缓冲。如果ENN(m)低，则禁用用于N 混频器114的本地振荡器信号。因此，在N混频器时钟驱动器152中没有本地振荡器信号， 并且N混频器时钟驱动器152不消耗功率。类似地，P逻辑单元IM可通过执行逻辑运算NAND (AND (L0I+, VCOj，ENp(m))来创建LOpi (m)，并且可通过执行逻辑运算NAND (AND (LO1^ VCOj，ENp (m))来创建LOp3 (m)。在 ENp(m)高时，启用用于P混频器116的本地振荡器信号。这些信号可由最终驱动P混频器 116的适当调整大小的时钟驱动器156来缓冲。如果ENP(m)低，则禁用用于P混频器116 的本地振荡器信号。结果，在P混频器时钟驱动器156中没有本地振荡器信号，并且P混频器时钟驱动器156不消耗功率。启用信号和ENp(m)还分别输入复用器134MUXN(m) 和MUXp (m)。复用器134分别使用和ENp单独偏置N混频器114和P混频器116的晶体管栅极以单独启用/禁用N混频器114和P混频器116。例如，在刚,(!11)高时，MUXN(m)134 将输入电压BIA&选择为输出。如果EK(m)低，则MUXnOii)选择地作为输出。类似地，在 ENP(m)高时，MUXp(m)将输入电压BIA&选择为输出。如果ENp(m)低，则MU)(P(m)选择高电位作为输出。结果，每个启用的混频器核112可正确工作，并且每个禁用的混频器核112将是漂浮的(floating)，并且将不影响启用的混频器核112的操作。在使用窄辅助混频器核112 (图8)单独校准时，图7所示的时钟生成器130可修改为使N逻辑单元150、N混频器时钟驱动器152、P逻辑单元154、P混频器时钟驱动器156、 复用器134、电容器及电阻器的数量翻倍。对于此实施例，控制信号、ENp (m)和时钟生成器输出信号LOn (m) ,LOp(m)分别单独标记为ENfflt (m)、ENPk (m)(对于k = {1，2，3，4})和 L0Nj_ (m)、L0Pj(m)(对于j = {1，2，3，4})。图8的窄辅助混频器核应进行修改，以便所有晶体管栅极节点是分隔的。例如，用于Pl和P4、m和N4的栅极可断开连接，并且由对应时钟信号L0w(m)和L0w(m)来驱动。这使得能够单独启用/禁用辅助混频器核112中的每个晶体管栅极。图9示出输入到时钟生成器130的并且由该生成器生成的示范信号的占空比和相位。对于ZIF接收器10中的四相位时钟信号，脉冲宽度Tw应小于0. 25TP。Tp表示在接收器射频的时钟周期。Tw表示传导时间除以对应时钟周期的传导占空比。如果本地振荡器时钟信号变成带有某个上升和下降时间的脉冲，则Tw可通过调整ΒΙΑ、和/或BIASp进行调谐。应理解，本发明不限于上述补充混频器核112。在备选实施例中，一个或多个混频器核112可在I信道和Q信道混频器110、120的每个中只包括N混频器114或只包括P混频器116。对于N混频器解决方案，本地振荡器驱动单元132不使用ΕΝΡ，并且在图5、6和/ 或7的虚线框内绘出的PMOS特定电路可去除。备选的是，对于P混频器解决方案，本地振荡器驱动单元132不使用ΕΝν，并且图5、6和/或7的NMOS特定电路可去除。将理解，N混频器解决方案比P混频器解决方案更常见，因为P混频器116消耗N混频器114使用的至少两倍的功率。本发明的控制器140也可调整滤波器30的截止频率f。以保持f。在期望值。在可重新配置的混频器100中的所有启用的晶体管的等效晶体管宽度更改时，混频器输出阻抗 Rm。也更改。Rm。在等效晶体管宽度降低时增大，且反之亦然。通常，在无源混频器100的输出的滤波器30包括通过电容器Cin和输入电阻器Iiin及其它滤波器组件32构建的无源一阶低通滤波器。用于滤波器30的等效电路示出Rm。与Iiin平行。因此，在Rm。更改时，滤波器30 的截止频率f。也更改。在I^in << Rmo时，Rmo中的更改将对f。几乎无影响。然而，如果Rin 与Rm。在相同等级上，则Rm。中的更改也将影响f。。图10示出在f。的准确度重要时可使用的可变滤波器30的电路图。对于此滤波器，Cin是可变的。因此，对I信道混频器110或Q 信道混频器120的有效晶体管宽度的更改可通过调谐对应滤波器30的Cin而得到补偿，以便f。将保持不变。备选或附加的是，1^可以可选地包括可变电阻器，以便更改I^in补偿对有效晶体管宽度的更改，并因此保持f。恒定。所公开的可重新配置的无源混频器100具有几个优点。首先，本发明的无源混频器100可在例如TDD等操作通信标准允许更低线性或更低增益时降低功耗。得益于混频器 100的可变有效晶体管大小，平均功耗将始终低于带有固定宽度的混频器的功耗，因为线性要求是随时间变化的。本文中描述的无源混频器100也可改进为FDD标准可实现的线性， 因为可实现大的等效晶体管宽度。此外，在要求更少转换增益时，无源混频器100可降低与 FDD标准相关联的功耗。在无需发送输出信号的待机时间期间，情况尤其是如此。当然，在不脱离本发明基本特性的情况下，本发明可以在不同于本文具体所述的那些方式的其它方式中实现。所示实施例在所有方面均要视为说明性而不是限制性的，并且在随附权利要求的意义和等同范围内的所有更改旨在涵盖于其中。
权利要求
1.一种用于无线接收器的无源混频器，所述无源混频器包括并联连接的多个无源混频器核；时钟生成器，包括用于每个无源混频器核的至少一个本地振荡器驱动单元；以及控制器，配置成通过单独配置所述无源混频器核的每个无源混频器核以选择性地启用所述无源混频器核的一个或多个并禁用剩余的无源混频器核来改变所述无源混频器的有效晶体管大小。
2.如权利要求1所述的无源混频器，其中所述控制器通过为每个本地振荡器驱动单元单独控制启用信号并通过单独控制每个无源混频器核的晶体管偏压来单独配置所述无源混频器核的每个。
3.如权利要求1所述的无源混频器，其中每个混频器核包括多个晶体管，以及其中与不同混频器核相关联的晶体管具有不同大小。
4.如权利要求1所述的无源混频器，其中每个无源混频器核包括补充无源混频器核， 所述补充无源混频器核包括并联连接到并联的级联PMOS晶体管的P混频器的并联的级联 WOS晶体管的N混频器。
5.如权利要求4所述的无源混频器，其中所述控制器通过选择性地启用所述无源混频器核的一个或多个中的P混频器和通过选择性地禁用剩余混频器核中的P混频器来单独配置所述无源混频器核的每个。
6.如权利要求4所述的无源混频器，其中所启用的P混频器的有效晶体管大小与所启用的N混频器的有效晶体管大小不同，以更改所述无源混频器核的一个或多个中N混频器与P混频器之间的均衡比。
7.如权利要求1所述的无源混频器，其中每个无源混频器核包括并联连接的级联NMOS 晶体管的N混频器。
8.如权利要求1所述的无源混频器，其中所述控制器还配置成识别用于所述无线接收器的操作通信标准；以及通过基于如所述操作通信标准的性能要求所约束的一个或多个接收器前端性能参数来单独配置所述无源混频器核的每个，从而改变所述无源混频器的有效晶体管大小。
9.如权利要求8所述的无源混频器，其中所述性能参数包括线性、功耗和转换增益的至少一个。
10.如权利要求1所述的无源混频器，其中并联连接的所述多个混频器核包括用于同相混频器的并联连接的混频器核的第一集合；以及用于正交混频器的并联连接的混频器核的第二集合。
11.如权利要求1所述的无源混频器，其中所述控制器还配置成基于所述无源混频器的有效晶体管大小，调谐连接到所述无源混频器的输出的可变低通滤波器，以保持期望的滤波器截止频率。
12.如权利要求1所述的无源混频器，其中所述多个无源混频器核包括主要混频器核和辅助混频器核，其中所述辅助混频器核包括多个二进制加权的窄宽晶体管，以及其中所述控制器单独启用或禁用所述二进制窄宽晶体管的每个。
13.一种用于控制无线接收器中无源混频器的方法，其中所述无源混频器包括并联连接的多个无源混频器核，所述方法包括通过单独的本地振荡器驱动单元来驱动每个无源混频器核；以及通过单独配置所述无源混频器核的每个无源混频器核以选择性地启用所述无源混频器核的一个或多个并禁用剩余的无源混频器核来改变所述无源混频器的有效晶体管大小。
14.如权利要求13所述的方法，其中单独配置所述无源混频器核的每个包括为每个本地振荡器驱动单元单独控制启用信号和单独控制每个无源混频器核的晶体管偏压。
15.如权利要求13所述的方法，其中每个混频器核包括多个晶体管，以及其中与不同混频器核相关联的晶体管具有不同大小。
16.如权利要求13所述的方法，其中每个无源混频器核包括补充无源混频器核，所述补充无源混频器核包括并联连接到并联的级联PMOS晶体管的P混频器的并联的级联NMOS 晶体管的N混频器。
17.如权利要求16所述的方法，其中单独配置所述无源混频器核的每个包括选择性地启用所述无源混频器核的一个或多个中的P混频器和选择性地禁用剩余混频器核中的P混频器。
18.如权利要求16所述的方法，其中所启用的P混频器的有效晶体管大小与所启用的 N混频器的有效晶体管大小不同，以更改所述无源混频器核的一个或多个中N混频器与P混频器之间的均衡比。
19.如权利要求13所述的方法，其中所述无源混频器的所述多个无源混频器核包括并联连接的级联NMOS晶体管的N混频器。
20.如权利要求13所述的方法，还包括 识别用于所述无线接收器的操作通信标准；以及通过基于如所述驱动通信标准的性能要求所约束的一个或多个接收器前端性能参数来单独配置所述无源混频器核的每个，从而改变所述无源混频器的有效晶体管大小。
21.如权利要求20所述的方法，其中所述性能参数包括线性、功耗和转换增益的至少一个。
22.如权利要求13所述的方法，还包括基于所述无源混频器的有效晶体管大小，调谐连接到所述无源混频器的输出的可变低通滤波器，以保持期望的滤波器截止频率。
全文摘要
本文中描述了一种可配置的无源混频器。根据一个示范实施例，该无源混频器包括时钟生成器、控制器和并联连接的多个无源混频器核。时钟生成器为每个无源混频器核包括本地振荡器驱动单元。控制器通过单独配置每个无源混频器核以启用/禁用每个无源混频器核，改变无源混频器的有效晶体管大小。例如，控制器可选择性地启用一个或多个无源混频器核以改变无源混频器的有效晶体管宽度。在性能要求和/或操作通信标准变化时，控制器可重新配置每个无源混频器核。
文档编号H03D7/14GK102232269SQ200980149095
公开日2011年11月2日 申请日期2009年8月31日 优先权日2008年10月1日
发明者F·穆, F·蒂尔曼 申请人:爱立信电话股份有限公司