专利名称：偏置电路及含它的跨导电容滤波器电路和半导体集成电路的制作方法
技术领域：
本发明涉及偏置电路及各自包括该偏置电路的跨导电容(gm-c)滤波器电路和半 导体集成电路。
背景技术：
用于执行信号处理的滤波器电路在诸如无线通信设备和光盘器件的电子设备中 广泛应用。这样的电子设备迫切需要小型化和加速。伴随着这样的强烈需求，滤波器电路 也需要小型化和加速。由运算跨导放大器(OTA)和电容器构成的gm-C滤波器电路是已知的为了实现小 型化和加速而提供的滤波器电路。为了抑制因温度变化或电源电压变化而导致的跨导gm的值的变化，如图6中所 示，为该gm-C滤波器电路提供了用于维持gm-C滤波器部分中的每个OTA的gm的偏置电路。图7示出用于gm-C滤波器的偏置电路100的现有构造。该偏置电路100工作使 得NMOS(负沟道金属氧化物半导体)晶体管Q13中的电子的迁移率(μ η)和NMOS晶体管 Q13的漏极至源极电流Ids的乘积恒定。图中，当从电流源IlO向匪OS晶体管Q13供应的电流与从电流源IlO向匪OS晶 体管Q14供应的电流的比率为k 1时，可以用表达式(1)来表示NMOS晶体管Q13的跨导 gml -斗 P^H……(1)
R{ ^KW2IL2))其中，W1是NMOS晶体管Q13的沟道宽度，L1是NMOS晶体管Q13的沟道长度，W2是 NMOS晶体管Q14的沟道宽度，并且L2是NMOS晶体管Q14的沟道长度。根据表达式(1)可知，得到了独立于NMOS晶体管Q13的阈值电压Vth的制造差量 和温度的变化以及电源电压的变化的跨导gml的值。然而，图7中所示的偏置电路100是理想的电路。因此，实际上是根据图8中所示 的由PMOS(正沟道金属氧化物半导体)晶体管Qll和Q12构成的电流镜电路的电流比率来 设置NMOS晶体管Q13的漏电流与NMOS晶体管Q14的漏电流的比率。在如图8中所示的偏置电路200中，PMOS晶体管Qll和Q12的电子的迁移率(μ η) 随着温度的上升而下降。这时，PMOS晶体管Q12的漏极至源极电压和PMOS晶体管Q12的 栅极至源极电压相等地增加。然而，另一方面，尽管NMOS晶体管Q13的栅极至源极电压伴 随着PMOS晶体管Qll的栅极至源极电压的增加而增加，但是PMOS晶体管Qll的漏极至源 极电压下降。因此，PMOS晶体管Qll的漏极至源极电流与PMOS晶体管Q12的漏极至源极电流 的比率k随着温度的上升而下降。因此，如图9中所示，NMOS晶体管Q13的跨导gml随着 温度的上升而单调递减。也可以期望的是，PMOS晶体管在PMOS晶体管Qll和NMOS晶体管Q13之间共源共栅地连接以及PMOS晶体管在PMOS晶体管Q12和NMOS晶体管Q14之间共源共栅地连接。然 而，在这种情况下，只是轻微减轻了上述现象，不足以解决该问题。在日本特开2005-94091号公报(在下文中称为专利文件1)中，提出了包括第一 电压至电流转换电路、电阻器Rrait、第二电压至电流转换电路、电流至电压转换电路和反馈 部分的偏置电路，如
图10中所示，作为用于避免以上描述的现象的装置。在这种情况下，第 一电压至电流转换电路将输入至其的第一参考电压转换成电流，以输出所得电流。电阻器 Rext生成与来自第一电压至电流转换电路的输出电流相对应的电压。第二电压至电流转换 电路输出与产生在电阻器Rrart两端的电压和第二参考电压之间的电压差相对应的电流。电 流至电压转换电路将来自第二电压至电流转换电路的输出电流转换成电压，以输出所得电 压。而且，反馈部分根据来自电流至电压转换电路的输出电压，改变第一电压至电流转换电 路中接收第一参考电压作为其输入的输入电路的工作点，直到该电压差不存在为止。
发明内容
借助专利文件1中描述的电路，可以通过电阻器Rext的电阻值的倒数与(V2/V1)的 乘积来表示晶体管M3的跨导gm，从而可以精确地设置该跨导gm。然而，专利文件1中描述的电路涉及需要提供至少两个缓冲器等的问题，从而大 量地增加了安装面积。为了解决如上问题，提供了本实施例。因此，所希望的是提供能够抑制因温度变化 和阈值电压Vth的制造差量而导致的影响的偏置电路及各自包括该偏置电路的gm-c滤波器 电路和半导体集成电路。为了实现上述期望，根据本发明的实施例，提供了一种偏置电路，包括形成第一 电流源的第一 PMOS晶体管；构成第一 PMOS晶体管的电流镜电路且形成第二电流源的第二 PMOS晶体管；第一 NMOS晶体管，其具有从第一电流源向该第一 NMOS晶体管的漏极供应电 流的漏极；与第一NMOS晶体管一起构成电流镜电路的第二NMOS晶体管，其具有从第二电流 源向该第二 NMOS晶体管的漏极供应电流的漏极；以及连接在第二 NMOS晶体管的源极和接 地之间的电阻器；其中，用于gm调节的阻抗部件连接在第一 NMOS晶体管的源极和接地之 间。根据本发明的另一实施例，提供了 gm-C滤波器电路，包括gm-C滤波器部分和被 构造用来将偏置电压输出至gm-C滤波器部分的偏置电路。该偏置电路包括形成第一电流 源的第一 PMOS晶体管；构成第一 PMOS晶体管的电流镜电路且形成第二电流源的第二 PMOS 晶体管；第一NMOS晶体管，其具有从第一电流源向该第一NMOS晶体管的漏极供应电流的漏 极；与第一NMOS晶体管一起构成电流镜电路的第二NMOS晶体管，其具有从第二电流源向该 第二 NMOS晶体管的漏极供应电流的漏极；以及连接在第二 NMOS晶体管的源极和接地之间 的电阻器；其中，用于gm调节的阻抗部件连接在第一 NMOS晶体管的源极和接地之间，并且 gm-C滤波器部分接收第一 NMOS晶体管的漏极处的偏置电压作为其输入。根据本发明另一实施例，提供了一种半导体集成电路，包括gm-C滤波器部分和 被构造用来将偏置电压输出至gm-C滤波器部分的偏置电路。该偏置电路包括形成第一 电流源的第一 PMOS晶体管；构成第一 PMOS晶体管的电流镜电路且形成第二电流源的第二 PMOS晶体管；第一 NMOS晶体管，其具有从第一电流源向该第一 NMOS晶体管的漏极供应电
5流的漏极；与第一NMOS晶体管一起构成电流镜电路的第二NMOS晶体管，其具有从第二电流 源向该第二 NMOS晶体管的漏极供应电流的漏极；以及连接在第二 NMOS晶体管的源极和接 地之间的电阻器；其中在第一 NMOS晶体管的源极和接地之间提供用来连接用于gm调节的 阻抗部件的连接端子。 如下文所述，根据本发明，可以提供能够抑制温度变化和制造差量的影响的偏置 电路及各自包括该偏置电路的gm-C滤波器电路和半导体集成电路。因此，例如，可以提 供具有比现有技术中的安装面积更小的安装面积的、能够设置所希望的截止频率的高精度 gm-C滤波器电路。另外，由于不必提供用来构成常规运算放大器的微分放大器，所以也可以 以比差分放大器中的电压更低的电压(例如，IV或更少的电源电压)来工作。附图描述
图1是示出包括根据本发明的实施例的偏置电路的gm-C滤波器电路的构造的电路图2是示出包括根据本发明的实施例的偏置电路的gm-C滤波器电路的构造的电路图3是示出根据本发明的实施例的偏置电路的构造的电路图4是表示根据本发明的实施例的偏置电路的特性的图表；
图5是示出根据本发明的实施例的偏置电路的变形的构造的电路图6是示出现有的gm-C滤波器电路的构造的电路图7是示出现有的偏置电路的构造的电路图8是示出现有的偏置电路的构造的电路图9是表示现有偏置电路的特性的图表；以及
图10是示出现有的偏置电路的构造的电路图。
具体实施例方式在半导体集成电路(IC)中形成根据本发明的实施例的gm-C滤波器电路。而且， gm-C滤波器电路是能够抑制温度变化和制造差量的影响的高精度滤波器电路，从而能够设 置所希望的截止频率。因此，对于gm-C滤波器电路实现了小型化和加速。gm-C滤波器电路具有由运算跨导放大器(OTA)和电容器构成的gm_C滤波器部分。另外，为gm-C滤波器电路配备有用于维持gm-C滤波器部分中的每个OTA的跨导 gm的偏置电路。偏置电路包括形成第一电流源的第一PMOS晶体管和构成第一PMOS晶体管的电流 镜电路且形成第二电流源的第二 PMOS晶体管。另外，偏置电路包括第一 NMOS晶体管，其具有从第一电流源向该第一 NMOS晶体 管的漏极端子供应电流的漏极端子；以及与第一 NMOS晶体管一起构成电流镜电路的第二 NMOS晶体管，其具有从第二电流源向该第二 NMOS晶体管的漏极端子供应电流的漏极端子。而且，偏置电路包括连接在第二 NMOS晶体管的源极端子和接地之间的电阻器。此外，偏置电路包括连接在第一 NMOS晶体管的源极端子和接地之间的用于gm调 节的阻抗部件。通过以这样的方式提供用于gm调节的阻抗部件，可以提供因其而抑制了温度变
6化和制造差量的影响的偏置电路。因此，例如，通过使用该偏置电路，可以提供具有比现有技术中的安装面积更小的 安装面积的高精度gm-C滤波器电路。另外，由于不必提供用来构造常规的运算放大器的微 分放大器，所以也可以以比常规运算放大器中的电压更低的电压(例如，IV或更少的电源 电压)来工作。下文中，将具体地描述根据本发明的实施例的偏置电路和包括该偏置电路的gm-C 滤波器电路。1. gm-C滤波器电路下文将参照附图详细描述偏置电路和包括该偏置电路的gm-C滤波器电路的具体 构造。首先，将参照图1描述gm-C滤波器电路的具体构造。图1和图2分别是各自示出 包括实施例的偏置电路的gm-C滤波器电路的电路图。如图1中所示，包括实施例的偏置电路的gm-C滤波器电路1由gm_C滤波器部分 10和偏置电路11构成。gm-C滤波器部分10是可以设置所希望的截止频率的滤波器电路，并且由OTAl至 0TA4以及电容器Cl和C2构成。注意，OTAl、0TA2、0TA3以及0TA4的跨导分别由gml、gm3、 gm2以及gml表示。输入信号Vin被输入至OTAl的输入端子(+，_)两端，并且被OTAl放大以通过OTAl 的输出端子(+，“)来输出。来自OTAl的输出(+，-)被输入至0TA2的输入端子(+，-)两 端，并且被0TA2放大以通过0TA2的输出端子(+，-)来以输出信号V。ut的形式输出。将通过0TA2的输出端子(+，-)输出的输出信号V。ut施加至电容器C2的两端，并 且输入至0TA3的输入端子(+，_)两端、0TA4的输入端子(+，_)两端以及0TA3的输出端子 (+，“)两端。另外，0TA4的输出端子(+，-)连接在电容器Cl的相对端子之间以及连接在 0TA2的输入端子(+，-)之间。通过以这样的方式构造gm-C滤波器电路1，gm-C滤波器电路1成为具有由表达式
(2)至(4)表示的如下特性的二阶低通滤波器(LPS) gmxgm3Kut=-pmC ^em vin...... (2)
C C2······ (3)Q = JEK".·.· (4)
gm2[48]其中，COci是gm-C滤波器电路1的截止频率，而Q是gm_C滤波器电路1的品 质因数。如图2中所示，为gm-C滤波器部分10提供了用于确定来自gm_C滤波器部分10 的输出信号的偏置电压的共模反馈(CMFB)部分10a。而且，根据从偏置电路11向CMFB部 分IOa输入的输出偏置电压Vb来精确地调节0TA1、0TA2、0TA3以及0TA4的跨导gml、gm3、 gm2 以及 gml ο
然而，在现有的偏置电路中，电源电压的变化和阈值电压Vth的差量等导致输出偏 置电压Vb的变化。为了解决该问题，在本实施例的偏置电路11中抑制温度变化和阈值电 压Vth的制造差量的影响。2.偏置电路 接下来，将具体描述上述的偏置电路11的构造和特性。图3是示出实施例的偏置 电路的构造的电路图，而图4是表示实施例的偏置电路的特性的图表。如图3中所示，实施例的偏置电路11包括第一电流源Ia和第二电流源Ib。第一 电流源Ia的电流与第二电流源Ib的电流的比率是k 1。第一电流源Ia是用于提供具有电流值kl的电流的电流源，并且由第一 PMOS晶体 管Ql构成。第一 PMOS晶体管Ql的源极端子和背栅极端子各自与电源VDD连接。第二电流源Ib是用于提供具有电流值I的电流的电流源，并且由第二PMOS晶体管 Q2构成。在这种情况下，第二 PMOS晶体管Q2的栅极端子和漏极端子各自与第一 PMOS晶体 管Ql的栅极端子连接，从而构成电流镜电路。另外，第二 PMOS晶体管Q2的源极端子和背 栅端子各自连接至电源VDD。在偏置电路11中，分别从第一电流源Ia和第二电流源Ib向第一和第二 NMOS晶体 管Q3和Q4的漏极端子供应电流。即，作为第一电流源Ia的第一 PMOS晶体管Ql的漏极端 子与第一 NMOS晶体管Q3的漏极端子相互连接。另外，作为第二电流源Ib的第二 PMOS晶体 管Q2的漏极端子与第二 NMOS晶体管Q4的漏极端子相互连接。而且，从第一电流源Ia提 供第一 NMOS晶体管Q3的漏电流，且从第二电流源Ib提供第二 NMOS晶体管Q4的漏电流。第二 NMOS晶体管Q4的栅极端子与第一 NMOS晶体管Q3的栅极端子和漏极端子各 自连接。因此，第一和第二 NMOS晶体管Q3和Q4彼此一起构成电流镜电路。另外，电阻器R连接在第二 NMOS晶体管Q4的源极端子和接地GND之间。借助如上所述的构造，偏置电路11工作使得第一 NMOS晶体管Q3中的电子的迁移 率(μ η)和第一 NMOS晶体管Q3的漏极至源极电流的电流值的乘积恒定，从而输出偏置电 压Vb。然而，第一 PMOS晶体管Ql的漏极至源极电流与第二 PMOS晶体管Q2的漏极至源 极电流的比率k随着温度的上升而下降。因此，第一 NMOS晶体管Q3的跨导gml随着温度 的上升而单调地递减。为了解决这个问题，在该实施例的偏置电路11中，将第一 NMOS晶体管Q3的源极 端子通过阻抗部件&连接至接地GND，而不按现有的偏置电路中那样将第一 NMOS晶体管Q3 的源极端子连接至接地GND。注意，阻抗部件Z,可以由电阻或在三极管区中工作的NMOS晶体管构成。这里，当相互串联的第三晶体管Q3和阻抗部件&之间的复合跨导是gmt时，可以 通过表达式(5)来表示复合跨导gmt gmt = -~gm} ...... (5)
1 + gml χ Zr[63]其中，gml是第三晶体管Q3的跨导。因此，设置阻抗部件&使得随着温度的上升跨导gml的下降率和{l+(gmlXZr)} 的下降率彼此相等。因此，如图4中所示，抑制了因温度变化而施加在复合跨导gmt的值上的影响。如上所述，在偏置电路11中，提供了阻抗部件4，使得在第一 NMOS晶体管Q3的源 极端子和接地GND两端产生电压\。因此，这样产生的电压\抵消了因温度上升等而导致 的跨导gml的下降。另外，当第一 NMOS晶体管Q3的背栅极端子连接至接地GND时，在第一 NMOS晶体 管Q3的源极端子和背栅极端子两端产生源极至背栅极电压Vsb，从而阈值电压Vth改变。然 而，这时，提供的阻抗部件&使得可以抑制复合跨导gmt的温度依存性，从而阻抗部件&成 为被构造用来抑制复合跨导gmt的温度依存性的有效部分。应当注意，可以为第一和第二 PMOS晶体管Ql和Q2以及第一和第二 NMOS晶体管 Q3和Q4中的每一个的沟道宽度或沟道长度赋予可变的范围，从而，可以为复合跨导赋予调 节范围。另外，由于在半导体集成电路(IC)中形成的电阻器的阻抗值通常具有至少10% 的差量，所以优选地在半导体集成电路外部提供电阻器R。如上所述，在实施例的偏置电路11中，在第一 NMOS晶体管Q3的源极端子和接地 GND之间提供了阻抗部件Zp从而抑制了偏置电路11中的复合跨导gmt的温度依存性。因此，可以提供具有比现有技术中的安装面积更小的安装面积的、能够设置理想 的截止频率的高精度gm-c滤波器电路。另外，由于不必提供用于构造常规运算放大器的微分放大器，所以可以以比常规 运算放大器中的电压更低的电压(例如，IV或更少的电源电压)来工作。3.变形接下来，将描述实施例的偏置电路的变形。图5是示出实施例的偏置电路的变形 的构造的电路图。注意，与图3中示出的偏置电路11中的构成元件相同的构成元件分别由 相同的附图标记表示，并且为了简洁起见，这里就不再赘述。图5中所示的偏置电路21是如下的偏置电路其中，除了图3中所示的偏置电路 11的构造中的阻抗部件Z,之外，还在第二 PMOS晶体管Q2的源极端子和电源VDD之间提供 了第二阻抗部件Zs。除了阻抗部件&之外，以这样的方式提供第二阻抗部件Zs，从而使得可以进一步 抑制跨导部件gmt的温度依存性。4.半导体集成电路根据本发明的实施例的半导体集成电路包括gm-C滤波器部分10和用于将偏置电 压输出至gm-C滤波器部分10的偏置电路11。在这种情况下，偏置电路11包括形成第一 电流源Ia的第一 PMOS晶体管Ql ；构成第一 PMOS晶体管Ql的电流镜且形成第二电流源Ib 的第二 PMOS晶体管Q2 ；第一 NMOS晶体管Q3，其具有从第一电流源Ia向该第一 NMOS晶体 管Q3的漏极端子供应电流的漏极端子；与第一 NMOS晶体管Q3 —起构成电流镜电路的第二 NMOS晶体管Q4，其具有从第二电流源Ib向该第二 NMOS晶体管Q4的漏极端子供应电流的 漏极端子；以及连接在第二 NMOS晶体管Q4的源极端子和接地GND之间的电阻器R。在这 种情况下，在第一 NMOS晶体管Q3的源极端子和接地GND之间提供用来连接用于gm调节的 阻抗部件&的连接端子。尽管目前为止已经具体地描述了本发明的实施例，但是本发明决不限于上述实施例，从而可以基于本发明的技术观点做出各种变形。 本申请包含与于2009年1月23日在日本专利局提交的日本在先专利申请 JP2009-012589中公开的内容相关的主题内容，该在先专利申请的全部内容通过引用结合 于此。
权利要求
一种偏置电路，包括形成第一电流源的第一正沟道金属氧化物半导体晶体管；构成所述第一正沟道金属氧化物半导体晶体管的电流镜电路且形成第二电流源的第二正沟道金属氧化物半导体晶体管；第一负沟道金属氧化物半导体晶体管，其具有从所述第一电流源向该第一负沟道金属氧化物半导体晶体管的漏极供应电流的漏极；与所述第一负沟道金属氧化物半导体晶体管一起构成电流镜电路的第二负沟道金属氧化物半导体晶体，其具有从所述第二电流源向该第二负沟道金属氧化物半导体晶体的漏极供应电流的漏极；以及连接在所述第二负沟道金属氧化物半导体晶体管的源极和接地之间的电阻器；其中，用于跨导调节的阻抗部件连接在所述第一负沟道金属氧化物半导体晶体管的源极和接地之间。
2.根据权利要求1所述的偏置电路，其中，用于跨导调节的所述阻抗部件由在三极管 区中工作的金属氧化物半导体晶体管构成。
3.根据权利要求1或2所述的偏置电路，其中，用于跨导调节的第二阻抗部件连接在所 述第二正沟道金属氧化物半导体晶体管的源极和电源之间。
4.一种跨导电容滤波器电路，包括 跨导电容滤波器部分；以及被构造用来将偏置电压输出至所述跨导电容滤波器部分的偏置电路； 所述偏置电路包括形成第一电流源的第一正沟道金属氧化物半导体晶体管；构成所述第一正沟道金属氧化物半导体晶体管的电流镜电路且形成第二电流源的第 二正沟道金属氧化物半导体晶体管；第一负沟道金属氧化物半导体晶体管，其具有从所述第一电流源向该第一负沟道金属 氧化物半导体晶体管的漏极供应电流的漏极；与所述第一负沟道金属氧化物半导体晶体管一起构成电流镜电路的第二负沟道金属 氧化物半导体晶体管，其具有从所述第二电流源向该第二负沟道金属氧化物半导体晶体管 的漏极供应电流的漏极；以及连接在所述第二负沟道金属氧化物半导体晶体管的源极和接地之间的电阻器； 其中，用于跨导调节的阻抗部件连接在所述第一负沟道金属氧化物半导体的源极和接 地之间，以及所述跨导电容滤波器部分接收所述第一负沟道金属氧化物半导体的漏极处的偏置电 压作为其输入。
5.一种半导体集成电路，包括 跨导电容滤波器部分；以及被构造用来将偏置电压输出至所述跨导电容滤波器部分的偏置电路； 所述偏置电路包括形成第一电流源的第一正沟道金属氧化物半导体晶体管；构成所述第一正沟道金属氧化物半导体晶体管的电流镜电路且形成第二电流源的第二正沟道金属氧化物半导体晶体管；第一负沟道金属氧化物半导体晶体管，其具有从所述第一电流源向该第一负沟道金属 氧化物半导体晶体管的漏极供应电流的漏极；与所述第一负沟道金属氧化物半导体晶体管一起构成电流镜电 路的第二负沟道金属氧化物半导体晶体管，其具有从所述第二电流源向该第二负沟道 金属氧化物半导体晶体管的漏极供应电流的漏极；以及连接在所述第二负沟道金属氧化物半导体晶体管的源极和接地之间的电阻器； 其中，在所述第一负沟道金属氧化物半导体晶体管的源极和接地之间提供用来连接用 于跨导调节的阻抗部件的连接端子。
全文摘要
本发明涉及偏置电路，包括形成第一电流源的第一正沟道金属氧化物半导体晶体管；构成第一正沟道金属氧化物半导体晶体管的电流镜电路且形成第二电流源的第二正沟道金属氧化物半导体晶体管；第一负沟道金属氧化物半导体晶体管，其具有从第一电流源向该第一负沟道金属氧化物半导体晶体管的漏极供应电流的漏极；与第一负沟道金属氧化物半导体晶体管一起构成电流镜电路的第二负沟道金属氧化物半导体晶体管，其具有从第二电流源向该第二负沟道金属氧化物半导体晶体管的漏极供应电流的漏极；以及连接在第二负沟道金属氧化物半导体晶体管的源极和接地之间的电阻器；其中用于gm调节的阻抗部件连接在第一负沟道金属氧化物半导体晶体管的源极和接地之间。
文档编号H03H7/01GK101958689SQ20101010506
公开日2011年1月26日 申请日期2010年1月22日 优先权日2009年1月23日
发明者岸川祯介 申请人:索尼公司