全差分放大器电路的制作方法

专利名称：全差分放大器电路的制作方法
技术领域：
本发明涉及全差分放大器电路。
背景技术：
具有两阶段放大配置的宽带全差分放大器被应用于诸如S/H之类的开关电容器 电路。当该放大器在第一阶段中包含具有高的截止频率的A类放大器并且在第二阶段中包 含共源AB类放大器时，能够避免对于相位补偿的需要并减少功耗。此外，当采用不执行连续时间操作而执行时钟操作的动态偏压电路作为第二阶段 中的共源AB类放大器中的偏压电路时，能够简化整个电路并进一步降低功耗(参见“A 14b 74MS/s CMOS AFE for TrueHigh-Definition Camcorders”(2006ISSCC))。全差分放大器要求输出共模(common-mode)电位被设置为诸如信号共模电压 (以下称为Vcm)之类的所希望的基准信号。通过共模反馈电路(以下称为CMFB电路)实 现这种功能，所述共模反馈电路检测所有输出信号的共模分量，并且根据检测结果与Vcm 之间的差值向全差分放大器提供反馈信号。日本专利特开No. 6-29761中的图1描述了一种差分放大器20，在所述差分放大 器20中，共模反馈电路50检测从差分部分30输出的多个信号的共模分量，并且将与所检 测的差值成比例的反馈信号反馈给差分部分30。根据日本专利特开No. 6-29761，这使得能 够防止共模电压从预定的基准电压漂移。在日本专利特开No. 6-29761中描述的差分放大器中，共模反馈电路50将反馈信 号反馈给差分部分30。出于这种原因，需要附加的反相放大器54以对反馈信号进行反相， 这会增加功耗。并且，在共模反馈电路50的路径中存在三个相位延迟因素(三对电容元件 和电阻元件)。出于这种原因，用于满足给定的反馈操作稳定性的设计负担会增大并且功耗 会增加。此外，需要自动调零技术以消除第一阶段中的放大器的任何闪烁噪声，这不可避免 地增加功耗以满足给定的稳定性。

发明内容
本发明通过全差分放大器电路减少在共模反馈操作中消耗的功率。本发明还通过 在不使用任何自动调零技术的情况下消除第一阶段中的放大器的任何闪烁噪声，减少在噪 声消除中消耗的功率。本发明的一个方面提供一种全差分放大器电路，该全差分放大器电路包含差分 放大器，被配置为差分放大用作输入差分对的第一输入信号和第二输入信号，以产生一对 第一中间信号和第二中间信号；第一 AB类放大器，被配置为放大第一中间信号，以产生第 一输出信号；以及第二 AB类放大器，被配置为放大第二中间信号，以产生第二输出信号，其 中，第一输出信号和第二输出信号用作输出差分对，第一 AB类放大器以由第一反馈信号调 整的基准电压为基准放大第一中间信号，所述第一反馈信号是第一输出信号和第二输出信 号的共模分量，第二 AB类放大器以由第二反馈信号调整的基准电压为基准放大第二中间信号，所述第二反馈信号是第一输出信号和第二输出信号的共模分量。通过参照附图阅读示例性实施例的以下描述，本发明的其它特征将变得清晰。


图1是示出根据本发明的实施例的全差分放大器电路200的配置的电路图；图2是示出本发明的实施例中的时钟信号的波形的时序图；图3是示出根据本发明的第一实施例的全差分放大器电路200i的电路配置的例 子的电路图；图4是示出根据本发明的第二实施例的全差分放大器电路200j的电路配置的例 子的电路图；图5是示出应用根据本发明的实施例的全差分放大器电路200的S/H应用的电路 图。
具体实施例方式将参照图1和图3说明根据本发明的实施例的全差分放大器电路200。图1是示 出根据本发明的实施例的全差分放大器电路200的配置的电路图。图3是示出根据第一实 施例的全差分放大器电路200i的配置的电路图，其中，全差分放大器电路200被具体化。全差分放大器电路200是两阶段放大型放大器电路。全差分放大器电路200接收 用作输入差分对的两个输入信号(第一输入信号和第二输入信号)Vinp和Virm，并且输出 用作输出差分对的两个输出信号(第一输出信号和第二输出信号)Vop和Von。全差分放大 器电路200包含时钟电路102、偏压产生电路(供给部分)101、差分放大器10和两个AB类 放大器20p和20η。时钟电路102向两个AB类放大器20ρ和20η中的每一个供给第一时钟信号CLKl 和第二时钟信号CLK2。由于全差分放大器电路200被假定为被应用于诸如S/H之类的离散 时间信号处理，因此时钟电路102产生诸如在图2中示出并且将在后面描述的第一时钟信 号CLKl和第二时钟信号CLK2之类的两相非重叠时钟。第一时钟信号CLKl处于H电平的 时段Φ 1和第二时钟信号CLK2处于H电平的时段Φ 2不相互重叠，并且具有等于非重叠时 段Δ T的时间间隔。偏压产生电路101向两个AB类放大器20ρ和20η中的每一个供给偏压。从偏压 产生电路101输出的偏压可包括第一偏压Vbiasl、第二偏压Vbias2、第三偏压Vbiasl'、第 四偏压Vbias2'和共用电平(common level)基准信号(共模电压)Vcm。第一偏压Vbiasl 和第二偏压Vbias2是AB类放大器20p中的AB类偏压施加所必需的。第三偏压Vbiasl ‘ 和第四偏压Vbias2'是AB类放大器20η中的AB类偏压施加所必需的。第一偏压Vbiasl 可以等于第三偏压Vbiasl'。第二偏压Vbias2可以等于第四偏压Vbias2'。共用电平基 准信号Vcm是共模反馈操作(以下称为CMFB操作)所必需的。差分放大器10执行第一阶段放大。差分放大器10执行对这一对的两个输入信 号Vinp和Virm的差分放大。通过该操作，差分放大器10产生并输出一对的两个中间信号 (第一中间信号和第二中间信号)Vap和Van。差分放大器10向AB类放大器20p输出中间 信号Vap，并且，向AB类放大器20η输出中间信号Van。差分放大器10包含输入晶体管Ml、输入晶体管M2、负载元件103和104以及电流源II。 AB类放大器(第一 AB类放大器)20p放大中间信号Vap。AB类放大器20p以使用 反馈信号(第一反馈信号)Vfp调整的基准电压为基准，放大中间信号Vap，所述反馈信号 (第一反馈信号)Vfp是第一输出信号Vop和第二输出信号Von的共模分量。更具体而言， AB类放大器20p在中间信号Vap被采样的时段期间，使用反馈信号Vfp调整第一基准信号 或第二基准信号，并且，在中间信号Vap被保持的时段期间，以第一基准信号和第二基准信 号为基准放大中间信号Vap。通过该操作，AB类放大器20p产生并输出输出信号Vop。AB 类放大器20p包含PMOS晶体管(第一 PMOS晶体管)M3、NM0S晶体管(第一 NMOS晶体管) M4、第一传送部分21p、第二传送部分23p以及调整器(第一调整器)22p。
PMOS晶体管M3的源极与电源电位VDD连接，其漏极与NMOS晶体管M4的漏极连 接，其栅极与第一传送部分21p连接。PMOS晶体管M3从其漏极输出输出信号Vop。NMOS晶体管M4的源极与接地电位连接，其漏极与PMOS晶体管M3的漏极连接，并 且其栅极与第二传送部分23p连接。NMOS晶体管M4从其与PMOS晶体管M3共用的漏极输 出输出信号Vop。第一传送部分21p获得中间信号Vap相对于保持在第一基准节点n7 (图3)处的 第一基准信号的差值，以与第一时钟信号CLKl同步地产生第一信号，并且将其传送到PMOS 晶体管Μ3的栅极。第一传送部分21ρ包含电容器C3，以及AB类偏压开关电路105的一部 分。第二传送部分23ρ获得中间信号Vap相对于保持在第二基准节点η8 (图3)处的 第二基准信号的差值，以与第一时钟信号CLKl同步地产生第二信号，并且将其传送到NMOS 晶体管Μ4的栅极。第二传送部分23ρ包含电容器C4，以及AB类偏压开关电路105的另一 部分。第一传送部分2Ip和第二传送部分23ρ分别对于PMOS晶体管Μ3和NMOS晶体管 Μ4执行AB类偏压施加。这获得低功耗操作。以例如以下的方式实现AB类偏压施加方法。 在第一时钟信号CLKl处于H电平的时段期间在电容器C3和C4中对适当的电荷进行采样 之后，在第一时钟信号CLKl处于L电平的时段期间，电容器C3和C4作为偏移电压源操作。调整器22ρ与第一时钟信号CLKl和第二时钟信号CLK2中的一个同步地通过使用 反馈信号Vfp调整第一基准信号或第二基准信号。反馈信号Vfp与一对的两个输出信号 Vop和Von的共模分量相对应。调整器22ρ包含CMFB电路107。CMFB电路107接收这一 对的两个输出信号Von和Vop、共用电平基准信号Vcm、第一时钟信号CLKl和第二时钟信号 CLK2。CMFB电路107向第一基准节点n7或第二基准节点η8供给反馈信号Vfp，以使这两 个输出信号Vop和Von的共模分量保持在适当的值。即，CMFB电路107获得这两个输出信 号Vop和Von的共模分量相对于共用电平基准信号Vcm的差值，以与第一时钟信号CLKl或 第二时钟信号CLK2同步地产生反馈信号Vfp。CMFB电路107向第一基准节点n7或第二基 准节点π8供给产生的反馈信号Vfp，以控制(调整)PMOS晶体管或NMOS晶体管的栅极的偏 压(基准信号)。如图3所示，当调整器22p向第二基准节点π8供给反馈信号Vfp时，第一传送部 分21ρ和第二传送部分23ρ执行以下的操作。第一偏压Vbiasl作为第一基准信号被保持 在第一基准节点η7处。第一传送部分21ρ获得中间信号Vap相对于第一基准信号的差值，以与第一时钟信号CLKl同步地产生第一信号，并且将其传送到PMOS晶体管M3的栅极。第 二传送部分23p在第二基准节点π8处保持通过将反馈信号Vfp加到第二偏压Vbias2获得 的电压，作为第二基准信号。即，第二传送部分23p接收第二偏压Vbias2作为调整之前的 第二基准信号，并且通过使用反馈信号Vfp调整第二偏压Vbias2，由此获得调整后的第二 基准信号。第二传送部分23p获得中间信号Vap相对于调整后的第二基准信号的差值，以 产生第二信号。第二传送部分23p将产生的第二信号传送到NMOS晶体管M4的栅极。通过 该操作，PMOS晶体管M3和NMOS晶体管M4执行放大操作，使得这一对的两个输出信号Vop 和Von的共模分量成为基准值(共用电平基准信号Vcm)，以产生并输出输出信号Vop。再次参照图1，AB类放大器(第二 AB类放大器)20η放大中间信号Van。AB类放 大器20η以通过使用反馈信号(第二反馈信号)Vfn调整的基准电压为基准放大中间信号 Van，所述反馈信号(第二反馈信号)Vfn是第一输出信号Vop和第二输出信号Von的共模 分量。更具体而言，AB类放大器20η在中间信号Van被采样的时段期间通过使用反馈信号 Vfn调整第三基准信号或第四基准信号，并且在中间信号Van被保持的时段期间以第三基 准信号和第四基准信号为基准放大中间信号Van。通过该操作，AB类放大器20η产生并输 出输出信号Von。AB类放大器20η包含PMOS晶体管(第二 PMOS晶体管)M5、NMOS晶体管 (第二 NMOS晶体管)Μ6、第三传送部分21η、第四传送部分23η和调整器(第二调整器)22η。PMOS晶体管Μ5的源极与电源电位VDD连接，其漏极与NMOS晶体管Μ6的漏极连 接，并且其栅极与第三传送部分21η连接。PMOS晶体管Μ5从其漏极输出这两个输出信号中 的输出信号Von。NMOS晶体管M6的源极与接地电位连接，其漏极与PMOS晶体管M5的漏极连接，并 且其栅极与第四传送部分23η连接。NMOS晶体管Μ6从其与PMOS晶体管Μ5共用的漏极输 出输出信号Von。第三传送部分21η获得中间信号Van相对于保持在第三基准节点n5处的第三基 准信号的差值，以与第一时钟信号CLKl同步地产生第三信号，并且将其传送到PMOS晶体管 Μ5的栅极。第三传送部分21η包含电容器Cl，以及AB类偏压开关电路106的一部分。第四传送部分23η获得中间信号Van相对于保持在第四基准节点n6处的第四基 准信号的差值，以与第一时钟信号CLKl同步地产生第四信号，并且将其传送到NMOS晶体管 Μ6的栅极。第四传送部分23η包含电容器C2，以及AB类偏压开关电路106的另一部分。第三传送部分21η和第四传送部分23η对于PMOS晶体管Μ5和NMOS晶体管Μ6执 行AB类偏压施加。这获得低功耗操作。以例如以下的方式实现AB类偏压施加方法。在第 一时钟信号CLKl处于H电平的时段期间在电容器Cl和C2中对适当的电荷进行采样之后， 在第一时钟信号CLKl处于L电平的时段期间，电容器Cl和C2作为偏移电压源操作。调整器22η与第一时钟信号CLKl和第二时钟信号CLK2中的一个同步地通过使用 反馈信号Vfn调整第三基准信号或第四基准信号。反馈信号Vfn与这一对的两个输出信号 Von和Vop的共模分量相对应。调整器22η包含CMFB电路108。CMFB电路108接收这一 对的两个输出信号Von和Vop、共用电平基准信号Vcm、第一时钟信号CLKl和第二时钟信号 CLK2。CMFB电路108向第三基准节点n5或第四基准节点η6供给反馈信号Vfn，以使这两 个输出信号Von和Vop的共模分量保持在适当的值。即，CMFB电路108获得这两个输出信 号Vop和Von的共模分量相对于共用电平基准信号Vcm的差值，以与第一时钟信号CLKl或第二时钟信号CLK2同步地产生反馈信号Vfn。CMFB电路108向第三基准节点n5或第四基 准节点π6供给产生的反馈信号Vfn，以控制PMOS晶体管或NMOS晶体管的栅极的偏压(基 准信号)。如图3所示，当调整器22η向第四基准节点η6供给反馈信号Vfn时，第三传送部 分21η和第四传送部分23η执行以下的操作。第三偏压Vbiasl'作为第三基准信号被保 持在第三基准节点η5处。第三传送部分21η获得中间信号Van相对于第三基准信号的差 值，以与第一时钟信号CLKl同步地产生第三信号，并且将其传送到PMOS晶体管M5的栅极。 第四传送部分23η在第四基准节点π6处保持通过将反馈信号Vfn加到第四偏压Vbias2' 获得的电压，作为第四基准信号。即，第四传送部分23η接收第四偏压Vbias2'，作为调整 之前的第四基准信号，并且通过使用反馈信号Vfn调整第四偏压Vbias2'，由此获得调整 后的第四基准信号。第四传送部分23η获得中间信号Van相对于调整后的第四基准信号的 差值，以产生第四信号。第四传送部分23η将产生的第四信号传送到NMOS晶体管Μ6的栅 极。通过该操作，PMOS晶体管Μ5和NMOS晶体管Μ6执行放大操作，使得这一对的两个输出 信号Vop和Von的共模分量成为基准值(共用电平基准信号Vcm)，以产生并输出输出信号 Von0虽然图3例示分别与一对的两个输出信号的共模分量对应的反馈信号被反馈到第二 基准节点η8和第四基准节点η6的情况，但是，如第二实施例中将描述的那样，这种反馈信 号可被反馈到第一基准节点η7和第三基准节点η5。以这种方式，在本实施例中，分别与一对的两个输出信号的共模分量对应的反馈 信号被反馈到两个AB类放大器的两组基准节点中的一组，以调整两个基准信号中的一个。 第一传送部分和第三传送部分分别获得中间信号相对于两个基准信号的差值，以产生第一 信号和第三信号，并且将它们传送到PMOS晶体管的栅极。并且，第二传送部分和第四传送 部分分别获得中间信号相对于两个基准信号的差值，以产生第二信号和第四信号，并且将 它们传送到NMOS晶体管的栅极。这避免为了反馈反馈信号而使用反相放大器的需要，并因 此使得能够减少功耗。如果在CMFB环路内出现作为相位延迟因素的多个极，那么CMFB操作的稳定性劣 化。为了防止这一点，在本实施例中，极的出现本质上被限于第二阶段(AB类放大器)中的 输出节点。这使得能够减少用于满足给定的稳定性所消耗的功率。由此，可以在全差分放大器电路中减少在共模反馈(CMFB)操作中消耗的功率。将参照图2更加详细地说明根据本发明的实施例的全差分放大器电路200的操 作。图2是示出本发明的实施例中的时钟信号的波形的时序图。在第一时钟信号CLKl处于H电平的时段Φ 1期间，在电容器Cl C4中对电荷进 行采样。此时，由输入晶体管Ml和输入晶体管Μ2产生的闪烁噪声作为电压输出并且被传 送到节点nl和π2。在第二时钟信号CLK2处于H电平的时段期间，电荷被保持在电容器Cl C4中。 通过该操作，电容器Cl C4作为偏移电压源操作，因此，PMOS晶体管Μ3和Μ5以及NMOS晶 体管Μ4和Μ6执行放大操作。在从时段Φ 1结束起经过了非重叠时段Δ T之后的时段Φ 2 期间，偏移电压源产生含有闪烁噪声的电压值。由于第一时钟信号CLKl和第二时钟信号CLK2的频率被设为高于存在闪烁噪声的 频率范围中的频率，因此，在从时段Φ 1到时段Φ2的过渡期间几乎不出现闪烁噪声电压的波动。由此，在时段Φ2期间的放大操作中，在时段Φ 1期间由偏移电压源吸收的差分对 (输入晶体管Ml和Μ2)的大部分闪烁噪声不被传送到晶体管Μ3 Μ6。即，与一般的放大 器不同，不需要自动调零技术。这使得能够消除任何闪烁噪声，而不进行使为了满足给定的 稳定性而消耗的功率的增大成为必需的负反馈。下面，将参照图3说明根据第一实施例的全差分放大器电路200i的电路配置的 例子。图3是示出根据本发明的第一实施例的全差分放大器电路200i的电路配置的例子 的电路图。以下将主要说明实施例的详细的点。注意，图3中的由附有后缀i的附图标记 表示的构成要素与图1中的由不附有后缀i的附图标记表示的构成要素相对应。并且，图 3中的由附有撇号的附图标记表示的构成要素实际上与由不附有撇号的附图标记表示的构 成要素相同。全差分放大器电路200i包含差分放大器IOi和两个AB类放大器20pi和20ni。 差分放大器IOi包含负载元件103i和104i。负载元件103i用于适当地确定节点nl的稳 态电压，并且包含例如电阻器113。负载元件104i用于适当地确定节点π2的稳态电压，并 且包含例如电阻器114。AB类放大器20pi包含第一传送部分21pi、第二传送部分23pi和调整器22pi。调 整器22pi将反馈信号Vfp反馈给第二传送部分23pi。更具体而言，第一传送部分21pi包含 形成AB类偏压开关电路105的一部分的第一部分1051。当第一时钟信号CLKl变为活动电 平时，第一部分1051向第一基准节点n7供给第一偏压Vbiasl，作为第一基准信号。此时，电 容器C3的基准电极E32经由第一基准节点π7接收用作第一基准信号的第一偏压Vbiasl。 然后，当第一时钟信号CLKl变为不活动电平时，电容器C3的基准电极E32产生第一信号， 所述第一信号是中间信号Vap相对于用作第一基准信号的第一偏压Vbiasl的差值。此时， 向电容器C3的信号电极E31供给中间信号Vap。向PMOS晶体管M3的栅极供给第一信号。 注意，用作第一基准信号的第一偏压Vbiasl确定稳态中的PMOS晶体管M3的漏极电流。第二传送部分23pi包含形成AB类偏压开关电路105的另一部分的第二部分 1052。当第一时钟信号CLKl变为活动电平时，第二部分1052供给通过向电容器C5和C6分 配保持在电容器C7和C8中的电荷而产生的电压，作为第二基准信号。电容器C4的基准电 极E42经由第二基准节点n8接收第二基准信号。并且，当第一时钟信号CLKl变为活动电 平时，调整器22pi向第二基准节点n8供给反馈信号Vfp。电容器C4的基准电极E42经由 第二基准节点n8接收反馈信号Vfp。通过该操作，当第一时钟信号CLKl变为活动电平时， 电容器C4的基准电极E42产生第二信号，所述第二信号是中间信号Vap相对于调整后的第 二基准信号的差值，所述调整后的第二基准信号是通过将反馈信号Vfp加到第二基准信号 而获得的。此时，向电容器C4的信号电极E41供给中间信号Vap。向NMOS晶体管M4的栅 极供给第二信号。第二偏压Vbias2确定稳态中的NMOS晶体管M4的漏极电流。以下将更加详细地说明全差分放大器电路200i。第一部分1051包含开关Si。在 第一时钟信号CLKl处于H电平(活动电平)的时段(采样时段)期间，在开关si被接通 时，开关si向第一基准节点π7供给第一偏压Vbiasl，作为第一基准信号。通过该操作，电 容器C3以用作第一基准信号的第一偏压Vbiasl为基准对中间信号Vap进行采样。然后， 在第一时钟信号CLKl处于L电平的时段(保持时段)期间，开关si被关断。通过该操作， 电容器C3产生并保持第一信号，并且将产生的第一信号传送到PMOS晶体管M3的栅极，所述第一信号是中间信号Vap相对于用作第一基准信号的第一偏压Vbiasl的差值。在第二时钟信号CLK2处于H电平(活动电平)的时段期间，在开关s7被接通时， 开关s7向节点n4供给第二偏压Vbias2，作为调整之前的第二基准信号。通过该操作，节点 n4的电压变为第二偏压Vbias2。然后，当第二时钟信号CLK2变为L电平时，开关s7被关 断。通过该操作，节点n4保持作为调整之前的第二基准信号的第二偏压Vbias2。在第一时钟信号CLKl处于H电平的时段(采样时段)期间，在开关s4被接通时， 开关s4经由节点n3向第二基准节点n8供给保持在节点η4处的调整之前的第二基准信号。 并且，调整器22pi包含CMFB电路107i。CMFB电路107i与第一时钟信号CLKl同步地向第二 基准节点π8供给调整后的第二基准信号。通过该操作，电容器C4以信号(Vbias2+Vfp)为 基准对中间信号Vap进行采样。然后，在第一时钟信号CLKl处于L电平的时段(保持时段) 期间，开关s4被关断。通过该操作，电容器C4产生并保持第二信号，并且将产生的第二信 号传送到NMOS晶体管M4的栅极，所述第二信号是中间信号Vap相对于信号(Vbias2+Vfp) 的差值。更具体而言，CMFB电路107i包含第一电容器C6、第二电容器C5、第五电容器C8 和第六电容器C7。CMFB电路107i包括第二开关组和第一开关组，所述第二开关组包含开 关s6和s8，所述第一开关组包含开关s3和s5。如图3所示，在采样时段(第一时钟信号 CLKl处于H电平的时段)期间，第五电容器C8经由开关s4和s5与第一电容器C6并联连 接。在采样时段期间，第六电容器C7经由开关s3和s4与第二电容器C5并联连接。第五 电容器C8的一个电极和第六电容器C7的一个电极相互连接，并且均在保持时段(第二时 钟信号CLK2处于H电平的时段)期间经由开关s7与第二偏压Vbias2连接。在保持时段 期间，第五电容器C8的另一电极和第六电容器C7的另一电极经由开关s6和s8被供给共 用电平基准信号Vcm。通过偏压产生电路101设定共用电平基准信号Vcm，以便使第一输 出信号Vop和第二输出信号Von的共用电平与目标值匹配。CMFB电路108i包含分别作为 CMFB电路107i中的第一、第二、第五和第六电容器的对应方的第三电容器C6'、第四电容 器C5'、第七电容器C8'和第八电容器C7'。第一电容器C6的一个电极接收这一对的两个输出信号Vop和Von中的第一输出 信号Vop，并且与开关s5连接。第二电容器C5的一个电极接收这一对的两个输出信号Vop 和Von中的第二输出信号Von，并且与开关s3连接。第一电容器C6的另一电极和第二电容 器C5的另一电极在节点π3处相互连接，并且均经由节点π3与第二基准节点π8连接。第五电容器C8的一个电极与开关s5和s8连接。第六电容器C7的一个电极与开 关s3和s6连接。第五电容器C8的另一电极和第六电容器C7的另一电极在节点n4处相 互连接，并且均经由节点η4与开关s4和s7连接。包含开关s6和s8的第二开关组与第二时钟信号CLK2同步地将第五电容器C8的 一个电极和第六电容器C7的一个电极连接到偏压产生电路101 (参见图1)。通过该操作， 第五电容器C8的一个电极和第六电容器C7的一个电极被供给用作CMFB操作基准信号的 共用电平基准信号Vcm。包含开关s3和s5的第一开关组与第一时钟信号CLKl同步地将第一电容器C6的 一个电极连接到第五电容器C8的一个电极，并且将第二电容器C5的一个电极连接到第六 电容器C7的一个电极。通过该操作，共用电平基准信号Vcm被传送到第一电容器C6的一个电极和第二电容器C5的一个电极。结果，第一电容器C6和第二电容器C5产生反馈信号 Vfp,并且将产生的反馈信号Vfp供给到节点n3，所述反馈信号Vfp是这一对的两个输出信 号Vop和Von的共模分量相对于共用电平基准信号Vcm的差值。注意，AB类放大器20ni具有与AB类放大器20pi相同的配置，并且，将不给出对 AB类放大器20ni的描述。如图3中的括号所指示的，包含开关S3和s5的第一开关组可以与第二时钟信号 CLK2同步地被接通，包含开关s6和s8的第二开关组可以与第一时钟信号CLKl同步地被 接通。在这种情况下，在第一时钟信号CLKl处于H电平的时段期间，开关s7被接通，在第 二时钟信号CLK2处于H电平的时段期间，开关s4被接通。第二部分1052与第二时钟信号 CLK2同步地向电容器C4的基准电极E42供给调整后的第二基准信号。即，调整器22pi与 第二时钟信号CLK2同步地产生第二信号，并且将产生的第二信号传送到NMOS晶体管M4的 栅极，所述第二信号是中间信号Vap相对于第二偏压Vbias2和反馈信号Vfp的差值。以下将详细说明根据本发明的第一实施例的全差分放大器电路200i中的CMFB操 作。在第二时钟信号CLK2处于H电平的时段Φ 2期间，电压Vcm-Vbias2经由开关s6 s8 被存储在电容器C7和C8中。在第一时钟信号CLKl处于H电平的时段Φ 1期间，从这些电 压转换的电荷经由开关s3 s5被再次分配给电容器C5和C6。作为多次的这种迭代序列 的结果，输出信号Von和Vop的中间点电位变得几乎等于共用电平基准信号Vcm，并且，节 点n3的电位变得几乎等于节点n4的电位。由此，稳态的NMOS晶体管Μ4的漏极电流取由 第二基准信号确定的值。在时段φ 1期间，PMOS晶体管Μ3经由开关si使其栅极通过用作第一基准信号的 第一偏压Vbiasl被施加偏压。通过该操作，稳态的PMOS晶体管M3的漏极电流取由用作第 一基准信号的第一偏压Vbiasl确定的值。由此，适当地设置第一偏压Vbiasl和第二偏压 Vbias2使得能够对于共源阶段执行AB类偏压施加，并且减少稳态中的功耗。在此将考虑输出Vop和Von的共模电压由于某种原因而上升的情况。共模电压的 增量经由第二电容器C5和第一电容器C6被传送到节点π3。作为替代方案，如图3中的括 号所指示，包含开关s3和s5的第一开关组与第二时钟信号CLK2同步地被接通，包含开关 s6和s8的第二开关组与第一时钟信号CLKl同步地被接通。在这种情况下，共模电压的增 量经由电容器C5和C7与电容器C6和C8被传送到节点n3。随着节点n3的电压上升，NMOS 晶体管M4的漏极电流上升，因此输出信号Vop的电位下降。此时，在AB类放大器20ni中 出现相同的现象，因此输出信号Von的电位下降。以这种方式，随着输出信号Vop和Von的 共模分量上升，输出信号Vop和Von的电位均通过反馈而下降。这种机制由此实现CMFB功 能。并且，当共模分量下降时，相同的机制作用以减小NMOS晶体管M4和M6的漏极电流，并 由此实现CMFB功能。作为对照，将考虑输出差分信号改变的情况，诸如输出信号Vop上升Δ V并且输出 信号Von下降AV的情况。在这种情况下，假定第二电容器C5(或电容器C5和C7)和第一 电容器C6(或电容器C6和C8)具有几乎相等的电容，那么节点π3的电位实际上不波动。由 此，NMOS晶体管Μ4的漏极电流保持不变。这同样适用于AB类放大器20ni，因此NMOS晶体 管M6的漏极电流也保持不变。换句话说，差分输出信号不经由第二电容器C5、第一电容器 C6、第四电容器C5'和第三电容器C6'影响输出电压。
以下，将参照图4说明根据本发明的第二实施例的全差分放大器电路200j的电路 配置的例子。图4是示出根据本发明的第二实施例的全差分放大器电路200j的电路配置 的例子的电路图。以下将主要说明与第一实施例不同的各点。注意，图4中的由附有后缀 j的附图标记表示的构成要素与图1中的由不附有后缀j的附图标记表示的构成要素相对 应。并且，图4中的由附有撇号的附图标记表示的构成要素实际上与由不附有撇号的附图 标记表示的构成要素相同。如图4所示，当调整器22p向第一基准节点π7供给反馈信号Vfp时，第一传送部 分21ρ和第二传送部分23ρ执行以下的操作。第二偏压Vbias2被保持在第二基准节点n8 处，作为第二基准信号。第二传送部分23ρ获得中间信号Vap相对于第二基准信号的差值， 以与第一时钟信号CLKl同步地产生第二信号，并且将其传送到NMOS晶体管Μ4的栅极。第 一传送部分21ρ在第一基准节点π7处保持通过将反馈信号Vfp加到第一偏压Vbiasl获得 的电压，作为第一基准信号。即，第一传送部分21ρ接收第一偏压Vbiasl作为调整之前的 第一基准信号，并且通过使用反馈信号Vfp调整第一偏压Vbiasl，由此获得调整后的第一 基准信号。第一传送部分21p获得中间信号Vap相对于调整后的第一基准信号的差值，以 产生第一信号。第一传送部分21p将产生的第一信号传送到PMOS晶体管M3的栅极。通过 该操作，PMOS晶体管M3和NMOS晶体管M4执行放大操作，使得一对的两个输出信号Vop和 Von的共模分量成为基准值(共用电平基准信号Vcm)，以产生并输出输出信号Vop。如图4所示，当调整器22η向第三基准节点η5供给反馈信号Vfn时，第三传送部 分21η和第四传送部分23η执行以下的操作。第四偏压Vbias2'被保持在第四基准节点 n6处，作为第四基准信号。第四传送部分23η获得中间信号Van相对于第四基准信号的差 值，以与第一时钟信号CLKl同步地产生第四信号，并且将其传送到NMOS晶体管M6的栅极。 第三传送部分21η在第三基准节点π5处保持通过将反馈信号Vfn加到第三偏压Vbiasl ‘ 获得的电压，作为第三基准信号。即，第三传送部分21η接收第三偏压Vbiasl'作为调整之 前的第三基准信号，并且通过使用反馈信号Vfn调整第三偏压Vbiasl ‘，由此获得调整后 的第三基准信号。第三传送部分21η获得中间信号Van相对于调整后的第三基准信号的差 值，以产生第三信号。第三传送部分21η将产生的第三信号传送到PMOS晶体管Μ5的栅极。 通过该操作，PMOS晶体管Μ5和NMOS晶体管Μ6执行放大操作，使得这一对的两个输出信号 Vop和Von的共模分量成为基准值(共用电平基准信号Vcm)，以产生并输出输出信号Von。全差分放大器电路200j包含两个AB类放大器20pj和20nj。AB类放大器20pj包 含第一传送部分21pj和调整器22pj。调整器22pj向第一基准节点n7供给反馈信号Vfp。 调整器22pj包含CMFB电路107j。CMFB电路107j与第一时钟信号CLKl同步地向第一基 准节点n7供给反馈信号Vfp。电容器C3的基准电极E32经由第一基准节点n7接收反馈 信号Vfp。通过该操作，电容器C3与第一时钟信号CLKl同步地产生第一信号，所述第一信 号是中间信号Vap相对于调整后的第一基准信号的差值，所述调整后的第一基准信号是通 过将反馈信号Vfp加到用作调整之前的第一基准信号的第一偏压Vbiasl而获得的。此时， 电容器C3的信号电极E31被供给中间信号Vap。电容器C3将产生的第一信号传送到PMOS 晶体管M3的栅极。由此，在PMOS晶体管M3和M5的漏极电流变化时，输出信号Vop和Von 的共用电平基准信号Vcm的波动被抑制。如上述的实施例和例子所示，通过CMFB电路供给的反馈信号的反馈目的地可被设为共源的NMOS晶体管和PMOS晶体管中的任一个的栅极。即使当由两个AB类放大器20pj 和20nj中的CMFB电路供给的反馈信号的反馈目的地中的一个被设为NMOS晶体管的栅极 并且另一个被设为PMOS晶体管的栅极时，也可获得CMFB效果。图5示出应用根据本发明的全差分放大器电路200的S/H应用的一个例子。图5 是示出应用根据本发明的实施例的全差分放大器电路200的S/H应用的电路图。图5中的OTA 200与根据本发明的全差分放大器电路对应。注意，时钟信号CLK3 和CLK4是在与图2所示的时段Φ 1和Φ 2几乎一致的时段Φ3和Φ 4期间变为H电平的 两相非重叠时钟。附图标记Vl表示输入到OTA 200的任意设定的共模电压。以下将说明该电路的操作。在时段Φ3期间，经由开关s218和s211在电容器C201 中对输入Vin_p和任意电压Vl之间的差分电压进行采样。并且，经由开关s219和s212在 电容器C202中对输入所述任意电压Vl之间的差分电压进行采样。同时，经由开 关s213和开关s211在电容器C203中对任意电压V2和所述任意电压Vl之间的差分电压 进行采样。并且，经由开关s216和开关s212在电容器C204中对任意电压V3和所述任意 电压Vl之间的差分电压进行采样。0TA200进入采样状态。在时段小4期间，开关8217、8214和8215短路。由于OTA输入Vinn和Vinp假想 地短路，因此，在时段Φ 3中存储在电容器C201和C202中的电荷分别被传送到电容器C203 和C204，并且，OTA 200变为保持状态。虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于公开的示例性 实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有这些变更方式和等同的结 构和功能。
权利要求
一种全差分放大器电路，包含差分放大器，其被配置为差分放大用作输入差分对的第一输入信号和第二输入信号，以产生一对第一中间信号和第二中间信号；第一AB类放大器，其被配置为放大第一中间信号，以产生第一输出信号；以及第二AB类放大器，其被配置为放大第二中间信号，以产生第二输出信号，其中，第一输出信号和第二输出信号用作输出差分对，第一AB类放大器以由第一反馈信号调整的基准电压为基准放大第一中间信号，所述第一反馈信号是第一输出信号和第二输出信号的共模分量，以及第二AB类放大器以由第二反馈信号调整的基准电压为基准放大第二中间信号，所述第二反馈信号是第一输出信号和第二输出信号的共模分量。
2.根据权利要求1所述的全差分放大器电路，其中 所述第一 AB类放大器包含第一 PMOS晶体管，其具有与电源电位连接的源极，并且被配置为从其漏极输出第一输 出信号；第一 NMOS晶体管，其具有与接地电位连接的源极和与第一 PMOS晶体管的漏极连接的 漏极；第一传送部分，其被配置为向第一 PMOS晶体管的栅极传送第一信号，所述第一信号是 第一中间信号相对于第一基准信号的差值；第二传送部分，其被配置为向第一 NMOS晶体管的栅极传送第二信号，所述第二信号是 第一中间信号相对于第二基准信号的差值；以及第一调整器，其被配置为接收第一输出信号和第二输出信号，并且通过使用第一反馈 信号调整第一基准信号和第二基准信号中的一个，以及 所述第二 AB类放大器包含第二 PMOS晶体管，其具有与电源电位连接的源极，并且被配置为从其漏极输出第二输 出信号；第二 NMOS晶体管，其具有与接地电位连接的源极和与第二 PMOS晶体管的漏极连接的 漏极；第三传送部分，其被配置为向第二 PMOS晶体管的栅极传送第三信号，所述第三信号是 第二中间信号相对于第三基准信号的差值；第四传送部分，其被配置为向第二 NMOS晶体管的栅极传送第四信号，所述第四信号是 第二中间信号相对于第四基准信号的差值；以及第二调整器，其被配置为接收第一输出信号和第二输出信号，并且通过使用第二反馈 信号调整第三基准信号和第四基准信号中的一个。
3.根据权利要求2所述的全差分放大器电路，其中， 所述第一调整器包含第一电容器，其被配置为在其一个电极处接收第一输出信号；以及 第二电容器，其被配置为在其一个电极处接收第二输出信号，第一电容器的另一电极和第二电容器的另一电极相互连接，并且均连接到要保持第一 基准信号和第二基准信号中的一个的节点，所述第二调整器包含第三电容器，其被配置为在其一个电极处接收第一输出信号；以及 第四电容器，其被配置为在其一个电极处接收第二输出信号，以及， 第三电容器的另一电极和第四电容器的另一电极相互连接，并且均连接到要保持第三 基准信号和第四基准信号中的一个的节点。
4.根据权利要求3所述的全差分放大器电路，其中， 所述第一调整器包含第五电容器，其被配置为在第一中间信号被采样的时段期间与第一电容器并联连接；以及第六电容器，其被配置为在第一中间信号被采样的时段期间与第二电容器并联连接， 第五电容器的一个电极和第六电容器的一个电极相互连接，并且均在第一中间信号被 保持的时段期间连接到被供给第一基准信号的节点和被供给第二基准信号的节点中的一 个，第五电容器的另一电极和第六电容器的另一电极在第一中间信号被保持的时段期间 与共用电平基准信号连接，所述共用电平基准信号被设为使第一输出信号和第二输出信号 的共用电平与目标值匹配， 所述第二调整器包含第七电容器，其被配置为在第二中间信号被采样的时段期间与第三电容器并联连接；以及第八电容器，其被配置为在第二中间信号被采样的时段期间与第四电容器并联连接； 第七电容器的一个电极和第八电容器的一个电极相互连接，并且均在第二中间信号被 保持的时段期间连接到被供给第三基准信号的节点和被供给第四基准信号的节点中的一 个，以及第七电容器的另一电极和第八电容器的另一电极在第二中间信号被保持的时段期间 与所述共用电平基准信号连接。
5.根据权利要求3所述的全差分放大器电路，其中 所述第一调整器包含第五电容器，其被配置为在第一中间信号被保持的时段期间与第一电容器并联连接；以及第六电容器，其被配置为在第一中间信号被保持的时段期间与第二电容器并联连接， 第五电容器的一个电极和第六电容器的一个电极相互连接，并且均在第一中间信号被 采样的时段期间连接到被供给第一基准信号的节点和被供给第二基准信号的节点中的一 个，第五电容器的另一电极和第六电容器的另一电极在第一中间信号被采样的时段期间 与共用电平基准信号连接，所述共用电平基准信号被设为使第一输出信号和第二输出信号 的共用电平与目标值匹配， 所述第二调整器包含第七电容器，其被配置为在第二中间信号被保持的时段期间与第三电容器并联连接；以及第八电容器，其被配置为在第二中间信号被保持的时段期间与第四电容器并联连接； 第七电容器的一个电极和第八电容器的一个电极在第二中间信号被采样的时段期间 连接到被供给第三基准信号的节点和被供给第四基准信号的节点中的一个，以及 第七电容器的另一电极和第八电容器的另一电极在第二中间信号被采样的时段期间 与所述共用电平基准信号连接。
全文摘要
一种全差分放大器电路，包含差分放大器，被配置为差分放大用作输入差分对的第一和第二输入信号，以产生一对第一和第二中间信号；第一和第二AB类放大器，被配置为放大第一和第二中间信号，以产生第一和第二输出信号，其中，第一和第二输出信号用作输出差分对，第一AB类放大器以由第一反馈信号调整的基准电压为基准放大第一中间信号，所述第一反馈信号是第一输出信号和第二输出信号的共模分量，以及第二AB类放大器以由第二反馈信号调整的基准电压为基准放大第二中间信号，所述第二反馈信号是第一输出信号和第二输出信号的共模分量。
文档编号H03F1/02GK101888217SQ20101018086
公开日2010年11月17日 申请日期2010年5月14日 优先权日2009年5月15日
发明者矶田尚希 申请人:佳能株式会社