专利名称：锁相环(pll)电路及其相位同步方法与动作分析方法
技术领域：
本发明涉及发生对应于基准时钟信号和比较时钟信号的相位差的PLL(Phase Locked Loop:锁相环)电路及其相位同步方法。
背景技术：
例如，在专利文献(特开2004-40227中公报)中，公开了现有的PLL电路。在现有的PLL电路中，装有具有以下特性的相位比较器，即就执行相位比较后的 输出信号而言，其高电压电平的矩形波信号的时间宽度与低电压电平的矩形波信号的时间 宽度的时间差正比于相位差，在无相位差时，高电压电平与低电压电平的矩形波信号时间 宽度相等，省略了被认为必需的环路滤波器，在PLL电路中，在搭载环路滤波器的部分设有 工作波形整形电路，使从相位比较电路输出的信号波形保持矩形。另外，电压控制振荡器(VCO :Voltage Controlled Oscillator)的设计，以该电 压_频率变动特性在将频率变动作为电压的函数时成为奇函数作为前提条件。专利文献1 特开2004-40227号公报
发明内容
发明要解决的课题由于现有的PLL电路有如上述的结构，需要具有在将频率变动作为电压的函数时 成为奇函数的电压-频率特性的VC0。在实际的VCO中，那样的特性只能在部分的范围内得 到满足，只能在该范围内使用。另外，上述特性范围宽的VCO是高价格的，存在着所谓电路成本增大的问题。还有，由于上述专利文献1记载的相位比较器不是通用部件，必需另行设计，存在 着所谓该部分设计成本增大的课题。再有，在现有的PLL电路中，由于使用上述相位比较器，即使在相位同步结束后的 稳定状态，从VCO的输出也存在频率变动。本发明的目的在于，得到以低成本且输出的时钟信号的频率变动小的PLL电路。用以解决课题的手段本发明的锁相环(PLL)电路的特征在于设有相位比较器，输入基准时钟信号和比较时钟信号并比较基准时钟信号和比较时钟 信号的相位差，根据相位差，生成并输出具有3个电压电平的矩形波信号；电平移动器，输入从相位比较器输出的矩形波信号，移动矩形波信号的电压电平， 并输出使该电压电平移动后的矩形波信号；电压控制振荡器(VCO)，输入从电平移动器输出的矩形波信号，并输出其频率对应 于该矩形波信号的电压电平的时钟信号；以及分频器，将从VCO所输出的时钟信号N分频(N为自然数)后的信号作为比较时钟 信号，反馈至上述相位比较器。
上述相位比较器的特征在于在基准时钟信号的每一个周期执行基准时钟信号与 比较时钟信号的相位比较，生成具有高电压电平、低电压电平及基准电平等3值的矩形波信号。上述相位比较器的特征在于在比较时钟信号中有相位滞后造成的相位差的情 况下，使高电压电平的矩形波信号的时间宽度正比于相位差而生成高电压电平的矩形波信 号，在比较时钟信号中有相位超前造成的相位差的情况下，使低电压电平的矩形波信号的 时间宽度正比于相位差而生成低电压电平的矩形波信号，在无相位差的情况下，不输出高 电压电平的矩形波信号和低电压电平的矩形波信号，输出基准电平的信号。上述电平移动器的特征在于将从相位比较器所输出的高电压电平的矩形波信号 的电压值和低电压电平的矩形波信号的电压值及基准电平的电压值的3个电压值变换成 控制VCO的电压值。上述电平移动器的特征在于，设有被串联连接的多个电阻器；以及根据上述3个 电压值变更上述多个电阻的连接并生成控制VCO的电压值的开关。上述相位比较器的特征在于在基准时钟信号的每个周期执行基准时钟信号与比 较时钟信号的相位比较，生成具有高电压电平、低电压电平及基准电平等3值的矩形波信号。上述的VCO的特征在于具有任意的电压_频率特性。上述的PLL电路的特征在于以用数列表现PLL电路的响应的数学模型作为工作原理。本发明的锁相环(PLL)电路的相位同步方法的特征在于输入基准时钟信号和比较时钟信号，比较基准时钟信号与比较时钟信号的相位 差，根据相位差生成并输出具有3个电压电平的矩形波信号；输入上述矩形波信号，移动矩形波信号的电压电平，输出使该电压电平移动后的 矩形波信号；输入使上述电压电平移动后的矩形波信号，输出其频率对应于该矩形波信号的电 压电平的时钟信号；将上述时钟信号N分频(N为自然数)后的信号作为上述比较时钟信号反馈。其特征还在于在每一个基准时钟信号的周期，执行基准时钟信号与比较时钟信 号的相位比较，生成具有高电压电平、低电压电平及基准电平等3值的矩形波信号。本发明的锁相环(PLL)电路的动作分析方法，是设有下列部件的锁相环(PLL)电 路的动作分析方法，这些部件是相位比较器，输入基准时钟信号和比较时钟信号，比较基准时钟信号的相位和比 较时钟信号的相位，生成并输出具有对应于相位差的时间宽度的预定电压电平的矩形波信 号；电压控制振荡器(VCO)，输入从相位比较器输出的信号，并输出其频率对应于该信 号的电压电平的时钟信号；分频器，将从VCO输出的时钟信号被N分频(N为自然数)后的信号作为比较时钟 信号反馈至上述相位比较器；其特征在于将上述基准时钟信号与比较时钟信号的相位差用下述数学模型进行动作分析。
4
θη = (1-((G · T)/(2ji ·Ν)))η· θη:自然数Ji :圆周率G 对应于VCO的电压-频率特性的常数T 基准时钟信号的振荡周期N 分频器的分频数(自然数)θ 时刻0的相位差θη:时刻ηΤ的相位差
图1是说明本发明实施例1的PLL电路的方框图。图2是表示本发明实施例1的电平移动器的实现例的方框图。图3表示本发明实施例1的PLL电路的VCO的电压-频率特性。图4是表示用于本发明实施例1的相位比较器与电平移动器的基本动作的概念 图。图5是说明本发明实施例1的PLL电路的数学模型的图。图6表示本发明实施例1的PLL电路的相位控制方法。
具体实施例方式实施例1以下，按图说明本发明的实施例1的PLL(Phase Locked Loop)电路100。所谓PLL 电路也称为相位同步环路等，是生成与输入信号没有相位偏移的输出信号的电路。在图1中，输入端子1是输入基准时钟信号FR的端子。相位比较器2对输入的2个信号的相位进行比较，比较其相位差，输出相位差检测 信号。相位比较器2输出高电压(以下记为H)电平矩形波信号和低电压(以下记为L)电 平矩形波信号。相位比较器2按照相位差，将H电平矩形波信号的时间宽度或L电平矩形 波信号的时间宽度正比于相位差的矩形波作为相位差检测信号PD输出。在无相位差时，相 位比较器2输出基准电平电压。电平移动器3是工作波形整形器，使来自相位比较器2的相位差检测信号PD的信 号波形保持为矩形。电压控制振荡器(VCO :Voltage Controlled Oscillator)4是具有控制端子，可以 使振荡频率根据加在控制端子上的直流信号DC的直流电压变化的振荡器。这里，VC04是 使N倍(N为自然数)于基准时钟信号的频率的振荡时钟信号CL发生的振荡器。分频器5是将振荡时钟信号CL分频成1/N，并向相位比较器2输出比较时钟信号 FP的时钟分频器。输出端子6是输出振荡时钟信号CL的端子。图2是表示电平移动器3的实现例的图。在图2中，Sffl和SW2是根据来自相位比较器2的矩形波信号的输出电平开闭信 号接点的模拟开关。SWl是相位检测信号PD仅在H电平矩形波信号时变成ON的开关。SW2是相位检测信号PD仅在L电平矩形波信号时变成ON的开关。除此以外的时间，SWl和SW2 都是OFF。SWl和SW2两者不会同时变成ON。Rl、R2、R3、R4是设定输入至VC04的直流信号DC的电压电平的电阻(或其电阻 值)。1 1、1 2、1 3、1 4被串联连接，外加电压￥(^。SWl和SW2根据来自相位比较器2的矩形波信号的输出电平形成以下的开闭状态。 输入至此时的VC04的直流信号DC的电压电平如下。Sffl在ON、SW2在OFF的情况下，由于R2被旁路，成为电压电平=Vcc X ((R3+R4) / (R1+R3+R4))电压电平为高电压。下面，将该高电压信号(或其电压值)用VH表示。Sffl在OFF，SW2在ON的情况下，由于R3被旁路，成为电压电平=Vcc X ((R4) / (R1+R2+R4))电压电平成为低电压。下面，将该低电压信号(或其电压值)用VL表示。当SWl在OFF，SW2在OFF时，由于Rl R4全部被连接，成为电压电平=Vcc X ((R3+R4) / (R1+R2+R3+R4))，电压电平成为Vh与\之间的基准电压。以下，将该基准电压信号(或其电压值) 用 Vn 表示(VH > Vn > Vl)。 图3是表示VC04的电压-频率特性的图。图3中，横轴是输往VC04的直流信号DC的输入电压V。输入电压ν取从0伏至 Vcc伏的值。纵轴是来自VC04的振荡时钟信号CL的输出频率f。这里，将频率&设为基准时钟 信号FR的频率fr的1/N的频率。输入电压ν在0伏时，输出频率f为频率ffdf。但是， 输入电压ν是Vcc伏时，输出频率f不构成为4+df。但是，如果适当选择上述的VH、VL, PJ 成为如下。Vn是输出频率f成为频率&的基准电压。Vl是输出频率f成为频率fQ-Af的低电压。VH是输出频率f成为频率fQ+Af的高电压。这里，3个电压电平的关系是Vh > Vn >八。但是，不限于V11-Vm = Vn_\。在图3中，如果输出频率f距频率&的频率变化量成为输入电压ν的函数g(v)， 则由图3的特性曲线可知，成为g(VH) = -g(VL) = Af、g(Vn) = 0即是八€ = 6出为常数)电平移动器3预先设定电平，使以上的VH，Vn，\发生。亦即，电平移动器被设定电 平，使对应于该H电平输出的VCO的输出频率与基准电压的时钟频率的差(Af)跟对应于 L电平输出的VCO的输出频率与基准电压的时钟频率的差(-Af)绝对值相等，符号相反。再者，如果将振荡时钟信号CL的频率设为&，将基准时钟信号FR的频率设为fr， 将比较时钟信号FP的频率设为fp，则在稳定状态的振荡时钟信号CL的频率的关系是f0 = NXfr, fr = fp图4是表示相位比较器2及电平移动器3的基本动作概念图。
6
横轴表示时间。纵轴表示基准时钟信号FR的信号波形、比较时钟信号FP的信号 波形、来自相位比较器2的相位差检测信号PD的输出波形、来自电平移动器3的直流信号 DC的电压、即向VC04的输入电压ν。图4表示比较时钟信号FP与基准时钟信号FR的相位偏移θ的情况。在相位比 较器2中检测出该相位差θ。- Θ表示比较时钟信号FP的相位滞后。+Θ表示比较时钟信 号FP的相位超前。相位比较器2在有相位滞后时，为了使相位提前(为将SWl置于ON)，从时刻tl至 时刻t2输出电压Vcc的矩形波信号。电平移动器3输入电压Vcc的矩形波信号，并将SWl 置于0N，将电压变更成Vh并输出直流信号DC。依次进行这样的操作直至第η周期(η为自然 数)的相位差θ η(η为自然数)，在第η周期的时刻t3，相位一致(图4是η = 1的情况)。相位一致时，相位比较器2输出电压Vcc/2的信号。电平移动器3输入电压Vcc/2 的信号，将SWl和SW2置于OFF，将电压变更成Vn并输出直流信号DC。或者，维持SWl和SW2 的OFF，输出将电压维持在Vn的直流信号DC。相位比较器2在有相位超前时，为了使相位推后(为将SW2置于ON)，从时刻t4至 t5输出电压O(GND)的矩形波信号。电平移动器3输入电压0的矩形波信号，将SW2置于 0N，将电压变更成\并输出直流信号DC。依次进行这样的操作直至第n(n为自然数)周期 的相位差θ n (n为自然数)，在第n周期的时刻t6相位一致(图4是η等于1的情况)。图5表示在相位比较器2中，检测出比较时钟信号FP比基准时钟信号FR相位偏 移θ时的检测信号波形。在图5中，横轴表示时间。纵轴表示直流信号DC的电压，即向VC04的输入电压ν 的电压电平。T是基准时钟信号FR的1周期的时间(Τ = Ι/fr)。Vn是构成基准的基准电压。Vn是与图3和图4 WVn相同的电压。Vl是构成L电平部分的低电压。八是图3和图4的\，Vl是使相位推后的信号。Vh是构成H电平部分的高电压。Vh是图3和图4的VH，Vh是使相位提前的信号。Vh形成为凸形、Vl形成为凹形的矩形波信号。在图5中，Vh是从1周期的中央(半周期分度，即T/2)起上升，仅在(θ/2 π )T的 期间变成高电压，之后，返回至基准电压。八从1周期的中央(Τ/2)起的(θ/2 π )Τ的期间变成低电压，之后，在1周期的中 央(Τ/2)返回至基准电压。在图4中，Vdn八在与相位偏移的地点相同的地点被输出，而如图5所示，由于相 位比较器2将Τ/2置于中心并输出相位差检测信号PDJf Τ/2置于中心而输出Vh和八，可 以在1周期T之内可靠地进行相位的调整。Vh和八的时间宽度是(θ/2π)Τ的期间。即，Vh和八的时间宽度正比于相位差 θ。因而，仅在(θ /2 π ) T的期间构成振荡时钟信号CL的频率Δ f，或Δ f的频率， 其结果，振荡时钟信号CL的相位为以正比于θ的量超前，或以正比于θ的量滞后。下面，就PLL电路100的相位同步方法，用图6的工作流程图进行说明。输入步骤Sl首先，由基准时钟信号的输入端子1输入的时钟信号FR被输入至相位比较器2。另外，来自VC04的振荡时钟信号CL用分频器5分频至1/N，将其作为比较时钟信号FP输入 至相位比较器2。相位比较步骤S2接着，在相位比较器2中，执行输入的基准时钟信号FR与比较时钟信号FP的相位 比较。相位比较器2比较相位差，将H电平矩形波信号的时间宽度或L电平矩形波信号的 时间宽度正比于相位差的矩形波作为相位差检测信号PD输出。相位比较器2在检测出比较时钟信号FP的相位滞后时，为使相位提前而输出使 Sffl置于ON的电压Vcc伏的H电平矩形波信号。H电平矩形波信号的时间宽度正比于相位 差。其时间宽度是(θ/2 π )T的期间。相位一致时，相位比较器2输出电压Vcc/2的信号。相位比较器2检测到比较时钟信号FP的相位超前时，为使相位推后而输出使SW2 置于ON的电压0伏(GND)的L电平矩形波信号。L电平矩形波信号的时间宽度正比于相位 差。其时间宽度是(θ/2 π )T的期间。这里，假定相位比较器2的输出如下。H电平大致等于电源电压Vcc，是比Vcc/2充分高的电位，L电平大致等于接地电 位GND = 0伏，是比Vcc/2充分低的电位。另外，标准电平大致等于Vcc/2，是比Vcc充分低，比GND充分高的电位。这些设定，通过选择R1、R2、R3、R4的值是可实现的(例如，Rl、R4 < R2、R3)。电平移动步骤S3从该相位比较器2输出的相位差检测信号PD成为电平移动器3的输入。这里，电平移动器3构成为如例图2所示，图2的SWl在大致Vcc的电位输入时动 作并将R2短路，而这以外的电位输入则不动作，另外，图2的SW2在大致GND的电位输入时 动作并将R3短路，而这以外的电位输入则不动作。在电平移动器3中，削除该相位检测信号PD的过冲或下冲，将H电平变换成Vh = Vcc X ((R3+R4) / (R1+R3+R4))将L电平变换成Vl = (R4/ (R1+R4+R3))，再将基准电平变换成Vn = ((R3+R4)/(R1+R2+R3+R4))，作为输往VC04的频率控制电压输入至VC04。振荡步骤S4VC04将H电平矩形波信号的时间宽度变换至要在1周期的间隔上削减的相位量， 进行振荡。另外，将L电平矩形波信号的时间宽度变换至要在1周期的间隔上附加的相位 量，进行振荡。S卩，在被输入至VC04的频率控制电压的1周期T内，在该1周期的间隔上要附加 或削减的相位量，作为H电平矩形波信号的时间宽度或L电平矩形波信号的时间宽度被包 含。VC04读出该时间宽度，并按照根据该时间宽度调整振荡相位后的时钟信号CL进行振荡。上述的动作示于图4，在比较时钟信号FP比基准时钟信号FR的相位滞后时，以正 比于该相位差的时间宽度从电平移动器3输出Vh，在比较时钟信号FP比基准时钟信号FR 的相位超前时，以正比于该相位差的时间宽度从电平移动器3输出\。另外，在不输出
8Vl的时候，电平移动器3的输出被保持在Vn。再者，在比较时钟信号FP与基准时钟信号FR之间没有相位差时，亦即，相位同步 确立时也输出\。输出步骤S5从VC04输出的振荡时钟信号CL，一部分作为从PLL电路的输出，从输出端子7向 外部输出，另一部分作为分支被输入至分频器5。分频步骤S6振荡时钟信号CL由分频器5N分频，作为比较时钟信号FP，再次反馈到相位比较器 2。本实施例的PLL电路在相位同步确立后，相位比较器2的输出为稳定的基准电平 电压Vcc/2，接受它的电平移动器的输出也成为稳定的VC04的基准电平Vn，可以预测，从 VC04的输出频率，即PLL电路的输出频率因此成为变动小的时钟输出。在本实施例中，不用传递函数记述PLL的动作，而作为基准时钟信号FR的1周期 部分的相位调整量的数列进行处理。例如，在相位比较器2中，检测到比较时钟信号FP比 基准时钟信号FR的相位滞后或超前仅是θ时，其检测信号波形成为图5。这里，将Vn的位置作为基准线，观察该波形的H电平部分和L电平部分时，从图3 的VC04的特性，如图5所示，H电平部分构成使相位超前的要素，L电平部分构成使相位滞 后的要素。S卩，相对于基准时钟信号FR，检测到比较时钟信号FP的θ的相位滞后时，能够根 据图5所示的相位超前要素使比较时钟信号FP的相位超前正比于基准时钟信号FR与比较 时钟信号FP的相位差θ的量。另外，相对于基准时钟信号FR，当检测到比较时钟信号FP 的θ的相位超前时，能够根据图5所示的相位滞后要素使比较时钟信号FP的相位滞后仅 是正比于基准时钟信号FR与比较时钟信号FP的相位差θ的量。如以上所述，本实施例的PLL电路是装有相位比较器2的电路，该相位比较器2进 行相位比较的输出信号具有H电平矩形波信号、L电平矩形波信号和基准电平的3值输出， 以对应于检测出的相位差的时间宽度输出H电平信号或L电平信号，无相位差时输出标准 电平电压。另外，本实施例的PLL电路是装有电平移动器3的电路，其作用是使从相位比较器 2输出的信号波形保持为矩形。上述电平移动器3是电平设定输出电压(Vn，VH，Vj的电路，使对应于H电平输出 Vh的VC04的输出频率(fQ+Af)与基准电压Vn的时钟频率(fQ)的差(Af)和对应于上述 电平移动器3的L电平输出\的VC04的输出频率Δ f)与基准电压Vn的时钟频率坑) 的差(Δ f)成为绝对值相等但符号相反(I Δ f I =卜Δ f I)。另外，本实施例的PLL电路是将基准时钟信号的1周期部分的相位差作为以1个 计量单位的数列进行动作分析及设计的电路。关于这一点，在下面说明。以下说明定量描述这些电路动作的数学模型。若将在时刻t = 0的基准时钟信号FR与比较时钟信号FP的相位差设为θ，则在 时刻t > 0时的相位差Ψ (t)由下式给出。[式1]
9
可是，将在时刻t= (n-l)T(n = 1,2,3,...)的基准时钟信号FR与比较时钟信号 FP的相位差(从基准时钟信号FR的相位减去比较时钟信号FP的相位后的值)作为θ , 在(n-l)T<t<nT的期间输入至VC04的电压v(t)用阶跃函数U(t)表示[式2]
[式3] 如果那样，则在比较时钟信号FP比基准时钟信号FR的相位滞后(θ > 0)时， 构成为下式。[式4]v(t) = Vh · U [t- (n-1) Τ] -Vh · U (t_ τ n)+Vn · U (t-τ n)-Vn · U (t-nT)这与[式5] 同值。若将上式v(t)代入g(v)，将g变换成时间t的函数，则得到[式6] 同样，在比较时钟信号FP比基准时钟信号FR相位超前(θ μ < 0)的情况下，[式7]ν (t) = Vl · U [t- (n-1) Τ] -Vl · U (t_ τ η)+Vn · U (t- τ η) -V · U (t-nT)这与[式8] 同值。若将上述v(t) RAg(v)中，将g变换成时间t的函数，则得到[式9] 因而，在(n-1) T < t彡nT中，频率变化量g (t)如果汇总(θ ^ > 0)和(θ < 0) 的两种情况来表现，则有下式。[式10] 用这可以计算t = ηΤ时相位差θ η[式11] 若计算该式的定积分，则构成[式 12] 这样的等比数列的循环公式。因而，下式成为表示每个周期T的相位差变化的数学模型。[式13] 可是，该数列的收敛条件是本实施例的PLL电路的闭锁条件，且[式 14] 必须满足。相反，如果满足上述条件，则意味着不管初期(时刻t = 0)相位差是什么值都必 须闭锁。另外，由此可知，GT/NJI = 2时，在1周期内成为相位差0。即，采用本实施例的数学模型，在可以提供解析PLL电路动作的方法的同时，可以 把握对于本实施例的PLL电路的阶跃相位输入的响应动作，再者，也使得闭锁时间的设计 成为可能。
如以上所述，本实施例的PLL电路的特征在于，设有这样的相位比较器，它在该基 准时钟信号的每一个周期，执行基准时钟信号与比较时钟信号的相位比较，生成具有高电 压电平、低电压电平及基准电平等3值的矩形波信号，高电压电平的矩形波信号的时间宽 度与低电压电平的矩形波信号的时间宽度正比于相位差，无相位差时，不输出高电压电平 的矩形波信号和低电压电平的矩形波信号，而输出基准电平。另外，PLL电路的特征在于，设有输出其频率对应于所输入的电压值的时钟信号的 VCO (电压控制振荡器，以下称为VC0)，将上述VCO输出的时钟信号N分频(N为自然数)后 的信号作为比较时钟信号，反馈至上述相位比较器。再者，PLL电路的特征在于设有这样的电平移动器，该电平移动器对应于相位比较 器输出的高电压电平矩形波信号的电压值和低电压电平矩形波信号的电压值及基准电平 电压值将电平变换到适当的控制电压值上，作为对VCO的输入。这样，PLL电路可以设置具有任意的电压_频率特性的VCO。另外，PLL电路将以数列表达PLL电路响应的数学模型作为工作原理。产业上利用的可能性如以上所述，依据本实施例的PLL电路，上述的3值输出的相位比较器是被称为 「相位频率比较器」的类型，成为被广泛集成电路(IC)化的比较器，若使用这样的通用的相 位比较器，由于没有必要设计专用的相位比较器，可以得到降低该部分设计成本的PLL电路。而且，相位同步确立后，作为VCO输入只是稳定的基准电平电压，因此作为PLL电 路的输出频率变动小。另外，相位收敛条件若决定于[式I5]I θη| < ε( ε是相位同步确立后的容许相位差的最大值)则从满足于此式的η，也可以立即算出收敛速度是ηΧΤ，保持了所谓现有的PLL电 路的优点。再者，在数列的收敛条件式中，其收敛范围是现有PLL电路的2倍，因此可得到电 路设计自由度扩大的PLL电路。
权利要求
一种锁相环(PLL)电路，具有相位比较器，输入基准时钟信号和比较时钟信号并比较基准时钟信号的相位与比较时钟信号的相位，生成并输出具有对应于相位差的时间宽度的预定电压电平的矩形波信号；电压控制振荡器(VCO)，输入从该相位比较器输出的信号，输出其频率对应于该信号的电压电平的时钟信号；分频器，将从该电压控制振荡器输出的时钟信号被N分频(N为自然数)后的信号作为比较时钟信号反馈至所述相位比较器；其特征在于所述锁相环电路根据将所述基准时钟信号的1周期部分的相位差作为1个计量单位的下述数列的收敛条件进行动作，使输入到所述相位比较器中的所述基准时钟信号与所述比较时钟信号的相位差为0θn＝(1一((G·T)/(2π·N)))n·θn自然数π圆周率G对应于VCO的电压 频率特性的常数T基准时钟信号的振荡周期N分频器的分频数(自然数)θ时刻0的相位差θn时刻nT的相位差。
全文摘要
锁相环(PLL)电路中设有相位比较器(2)，作了基准时钟信号和比较时钟信号的相位比较后的相位比较信号具有高电压(以下记为H)电平、低电压(以下记为L)电平及基准电平等(3)值输出，以对应于检测出的相位差的时间宽度输出H或L电平信号，无相位差时输出基准电平信号；电平移动器(3)，使来自相位比较器(2)的相位比较信号的波形保持为矩形；电压控制振荡器即VCO(4)，输入H电平信号来使相位提前，输入L电平信号来使相位推后；分频器(5)，将从VCO输出的振荡时钟脉冲分频并作为比较时钟信号。
文档编号H03L7/08GK101917190SQ20101027569
公开日2010年12月15日 申请日期2004年5月17日 优先权日2004年5月17日
发明者藤原玄一 申请人:三菱电机株式会社