专利名称：产生维特比处理数据的装置的制作方法
技术领域：
本发明有关于用于产生维特比处理数据的装置，且特别有关于利用读取光盘获取 的输入信号产生维特比处理数据的装置。
背景技术：
伴随计算机辅助技术的发展，光学存储装置已成为数据存储的主流。举例来说， 光学存储装置可包含光盘系统，例如数字多功能光盘(digital versatile disc，简称 为DVD)驱动或蓝光光盘(Blu-ray disc，简称为BD)驱动。当撷取光盘时，可得到射频 (radio-frequency，简称为RF)信号。然而，光盘上的刮痕或灰尘可能导致自光盘重建的RF 信号恶化。作为结果，可能产生某些问题。举例来说，维特比解码器可能使用错误的目标电 平解码数据(例如，自RF信号的衍生信号获取的数据)，导致具有低精确度的不良数据解码 结果。因此，需要一种防止维特比解码器利用错误的目标电平解码数据的新装置。
发明内容
有鉴于此，本发明特提供以下技术方案本发明实施例提供一种产生维特比处理数据的装置的实施例，用于利用读取自光 盘的输入信号产生维特比处理数据，产生维特比处理数据的装置包含维特比解码单元及控 制电路，维特比解码单元处理输入信号以及产生维特比处理数据；控制电路基于装置内的 至少一信号控制装置的至少一元件，其中元件包含锁相环处理单元、均衡器及/或维特比 解码单元。本发明实施例另提供一种产生维特比处理数据的装置的实施例，用于利用读取自 光盘的输入信号产生维特比处理数据，产生维特比处理数据的装置包含均衡器及第一维特 比模块。均衡器依据参考信号均衡射频信号的衍生信号以产生输入信号，其中射频信号重 建自光盘；第一维特比模块依据参考信号处理输入信号以及产生维特比处理数据；其中装 置处理其内部的至少一特定信号以产生参考信号，以及至少一特定信号包含射频信号的衍 生信号及/或承载维特比处理数据的输出信号。本发明实施例另提供一种产生维特比处理数据的装置的实施例，用于利用自读取 光盘获取的输入信号产生维特比处理数据，产生维特比处理数据的装置包含维特比解码单 元及控制电路。维特比解码单元依据多个目标电平的至少一目标电平处理输入信号以及产 生维特比处理数据；控制电路基于装置内的至少一信号控制维特比解码单元，其中装置内 的至少一信号由探测对应于多个目标电平的至少一部分目标电平的至少一状态而获得；其 中多个目标电平的一数目由控制电路控制。本发明实施例更提供一种产生维特比处理数据的装置的实施例，用于利用自读取 一光盘获取的一输入信号产生一维特比处理数据，产生维特比处理数据的装置包含均衡 器、至少一偏置/增益控制器及维特比模块。均衡器均衡射频信号的衍生信号以产生输入 信号，其中射频信号重建自光盘；至少一偏置/增益控制器动态控制输入信号的偏置或增益；维特比模块处理输入信号以及产生维特比处理数据。本发明实施例更提供一种产生维特比处理数据的装置的实施例，用于利用自读取 一光盘获取的一输入信号产生一维特比处理数据，产生维特比处理数据的装置包含均衡 器、维特比模块及峰值/谷值/中间值探测器。均衡器均衡射频信号的衍生信号以产生输 入信号，其中射频信号重建自光盘；维特比模块依据至少一目标电平处理输入信号以及产 生维特比处理数据；峰值/谷值/中间值探测器获取输入信号的峰值、谷值及中间值的至少 一者；其中维特比模块依据峰值、谷值及中间值的至少一者动态调整至少一目标电平。利用本发明的产生维特比处理数据的装置，可在不使用错误目标电平的情况下产 生正确的维特比处理数据。
图1是依据本发明第一实施例的利用自读取光盘得到的输入信号产生维特比处 理数据的装置的示意图。图2是依据本发明一实施例的利用自读取光盘得到的输入信号产生维特比处理 数据的装置的示意图。图3是依据本发明另一实施例的利用自读取光盘得到的输入信号产生维特比处 理数据的装置的示意图。图4是依据本发明一实施例的利用自读取光盘得到的输入信号产生维特比处理 数据的装置的示意图。图5是依据本发明另一实施例的利用自读取光盘得到的输入信号产生维特比处 理数据的装置的示意图。图6A是依据本发明的实施例可被用于图1所示的装置的目标电平的示意图，其中 本实施例是第一实施例的变形。图6B是依据图6A所示的实施例的波形及相关目标电平范例的示意图。图7是依据本发明一实施例的利用由读取光盘得到的输入信号产生维特比处理 数据的装置的示意图。图8A是依据本发明另一实施例的利用由读取光盘得到的输入信号产生维特比处 理数据的装置的示意图。图8B是依据本发明一实施例的在图8A中所示的装置中调整的目标电平的电平值 的范例性示意图。图9是依据本发明一实施例的利用由读取光盘得到的输入信号产生维特比处理 数据的装置的示意图。
具体实施例方式在说明书及权利要求书当中使用了某些词汇来指称特定的组件。所属领域中的 技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求 书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基 准。在通篇说明书及权利要求书当中所提及的「包含」是开放式的用语，故应解释成「包含 但不限定于」。另外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其它 装置或连接手段间接地电气连接至第二装置。请参考图1，其为依据本发明第一实施例的利用自读取光盘1得到的输入信号产 生维特比处理数据的装置100的示意图。大体上，装置100可包含光盘系统的至少一部分， 例如DVD驱动或BD驱动。举例来说，装置100可包含上述光盘系统的至少一部分，例如光盘 系统内的芯片组的至少一部分或元件/电路/模块的组合的至少一部分。在另一范例中，装 置100可包含整个光盘系统。如图1所示，本实施例的装置100包含光学读取头(optical pickup) 2、信号处理单元3、伺服信号处理单元3-1、模数转换单元(analog-to-digital converting unit，简称为 ADC) 4、锁相环(phase locked loop，简称为 PLL)处理单元 5、均 衡器6 (例如有限冲击响应(finite impulse response，简称为FIR)均衡器)、维特比解码 单元7、解码器8及控制电路9。在本实施例中，光学读取头2自光盘1撷取信息并产生RF信号，其中自光盘1重建 的RF信号被送至信号处理单元3用于进一步处理。信号处理单元3处理模拟RF信号以产 生具有较高信号质量的已处理的信号，其中信号处理单元3可包含高通滤波器(high pass filter)用于信号处理。ADC 4数字化已处理的信号以产生数字信号，其中ADC 4可包含取 样电路，用于模数转换。特别地，数字信号被送至PLL处理单元5及均衡器6，其中PLL处理 单元5用于保持或生成用于光盘系统的时钟。此外，均衡器6对由ADC 4产生的数字信号执行均衡操作以输出均衡信号至维特 比解码单元7用于数据处理，其中数字信号可被视为均衡器输入信号EQ_IN，而均衡信号可 被视为均衡器输出信号EQ_0UT。维特比解码单元7处理其输入信号(更具体来说，均衡器 输出信号EQ_0UT)，并产生上述维特比处理数据。举例来说，维特比解码单元7对其输入信 号执行部分响应最大似然(partialresponse most likelihood，简称为PRML)程序，并相应 输出维特比处理数据，其中维特比解码单元7的输出信号(例如维特比输出信号Viterbi_ Out)承载维特比处理数据。特别地，维特比处理数据可被视为维特比解码数据。此外，解码 器8处理维特比处理数据以产生最终数据，其中解码器8解码维特比处理数据以输出最终 数据。此外，在例如本实施例的某些变形的部分其他实施例中，解码器8解调维特比处理数 据。请注意，基于依据来自于光学读取头2的部分探测信号执行的探测，伺服信号处 理单元3-1产生至少一伺服信号用于对于光盘1的存取控制。控制单元9自伺服信号处理 单元3-1接收伺服信号，且进一步自维特比解码单元7及解码器8分别接收维特比处理数 据及最终数据。此外，控制电路9基于装置100内的至少一信号控制装置100的至少一元件。大 体上，依据本实施例及其部分变形，上述至少一元件可包含PLL处理单元5、均衡器6及/或 维特比解码单元7。控制电路9可依据维特比处理数据、伺服信号及/或最终数据控制元 件。举例来说，控制电路9可依据维特比处理数据、伺服信号及最终数据中的至少两个控制 元件。更特别地，控制电路9依据维特比处理数据、伺服信号及最终数据控制元件。在另一 范例中，元件可包含PLL处理单元5、均衡器6及维特比解码单元7中的至少两个。更特别 地，元件包含PLL处理单元5、均衡器6及维特比解码单元7。依据某些实施例，在控制电路9基于伺服信号控制元件的情况下，伺服信号通知控制电路9 一个缺陷，以便执行缺陷预探测。作为缺陷预探测的结果，该多个实施例的装置 100可通过及时处理数据及/或预先动态调整一个或多个信号而适当操作。大体上，依据第一实施例及其部分变形，控制电路9可依据至少一标准动态加载 至少一预设控制参数作为元件的至少一控制参数。举例来说，上述至少一预设控制参数 对应于元件的最优化设置。更特别地，预设控制参数可在装置100的误码率(bit error rate，简称为BER)达到一最小值的情况下或在该BER小于预设阈值的情况下得到，其中所 述最小值可例如BER的局部最小值(localminimum value)或整体最小值(glottal minimum value)。在另一范例中，上述至少一预设控制参数包含对应于元件的第一带宽的第一预设 控制参数，且更包含对应于元件的第二带宽的第二预设控制参数。在实践中，当探测到特定 元件存在状态转换(例如，特定元件进入正常状态或非正常状态)时，控制电路9可改变特 定元件(例如，上述至少一元件中的任意一个)的一个或多个控制参数。依据第一实施例的部分变形或第一实施例的特定情况，控制电路9可控制维特比 解码单元7内的电平调整器(未展示)及决定是否更新用于电平调整器的控制参数。若决 定不更新控制参数，控制电路9可设置电平调整器保持控制参数的当前值或加载至少一预 设值(例如，用于电平调整器的至少一预设控制参数)。依据第一实施例的部分变形或第一实施例的特定情况，控制电路9亦可控制用于 均衡器6的均衡的控制参数，其中该多个控制参数可被视为均衡参数及/或均衡器参数，且 可被简单指称为EQ参数。控制电路9可决定是否更新EQ参数。若决定不更新EQ参数，控 制电路9可设置均衡器6保持EQ参数的当前值或加载至少一预设值(例如，用于均衡器6 的至少一预设控制参数)。依据第一实施例的部分变形或第一实施例的特定情况，控制电路9亦可控制PLL 处理单元5的控制参数用于PLL控制。举例来说，控制电路9可决定是否驱动PLL处理单 元5内的频率探测器(在图1中未展示)以执行频率锁定(frequency lock)，其中控制电 路9的相关操作可包含决定数据位置/定位的同步是否正确，亦即，决定数据频率是否偏 移；或决定数据是否可被解码。因此，控制电路9可利用该多个决定操作的结果作为旗标 (flag)，以控制维特比解码单元7、均衡器6及PLL处理单元5。依据第一实施例的部分变形，控制电路9可控制均衡器6及维特比解码单元7分 别加载预设值作为预设控制参数。控制电路9可利用对应于较低错误率(error rate)情 况的部分控制参数进行对于预设值的选取，或控制电路9可直接利用一组固定值进行对于 预设值的选取。图2是依据本发明一实施例的利用由读取光盘得到的输入信号产生维特比处理 数据的装置200的示意图。本实施例可被视为第一实施例的变形，其中装置200可包含第 一实施例的装置100的至少一部分。举例来说，均衡器210可以为图1所示的均衡器6，而 均衡控制电路MO (在图2中标示为“EQ Ctrl”)可代表图1所示的控制电路9的至少一部 分(例如，部分或全部)。依据本实施例，上述至少一元件包含均衡器6，而上述装置(在本实施例中视为装 置200)内的至少一信号由探测均衡器6的至少一状态得到。如图2所示，装置200更包含 一最小均方根值(least mean square，简称为LMS)单元220 (在图2中标示为“LMS”)及目 标电平产生器230。LMS单元220依据至少一目标电平及依据由均衡器6输出的均衡器输出信号EQ_0UT适应性地调整均衡器6的至少一控制参数，其中均衡器输出信号EQ_0UT被用 作维特比解码单元7的输入信号。此外，目标电平产生器230依据装置200内的八到十四 调制(eight-to-fourteenmodulation，简称为EFM)信号产生上述至少一目标电平。举例 来说，EFM信号可以是维特比解码单元7的输出信号，例如上述的维特比输出信号Viterbi_ Out。在另一范例中，EFM信号可以是二进制信号，其中装置200可包含二进制信号增强模 块(未展示在图2中)，依据RF信号或依据RF信号的衍生信号产生二进制信号。请注意，在图2所示的结构中，均衡器210输出在均衡器210及均衡控制电路240 之间收敛的控制参数，而均衡控制电路240可检查控制参数是否合理。举例来说，均衡控 制电路240可检查是否存在任意一个错误偏移，或检查关于频域是否存在任意一个不合理 增益提高(gain boost)，以便决定是否将用于均衡的较佳预设控制参数加载入均衡器210 中。对本实施例的类似描述不再赘述。图3是依据本发明另一实施例的利用由读取光盘得到的输入信号产生维特比处 理数据的装置300的示意图。本实施例可被视为第一实施例的变形，其中装置300可包含 第一实施例的装置100的至少一部分。举例来说，维特比解码单元300V可以是图1所示的 维特比解码单元7，而维特比控制电路340(在图3中标示为“VB Ctrl”)可代表图1所示 的控制电路9的至少一部分(例如，部分或全部)。依据本实施例，元件包含维特比解码单元7，而装置(在本实施例中视为装置300) 内的信号由探测维特比解码单元7的至少一状态得到。如图3所示，维特比解码单元300V 包含维特比模块310及二进制信号增强模块320，其中维特比模块310包含维特比解码器 312及电平调整器314。维特比模块310处理维特比解码单元300V的输入信号，例如均衡 器输出信号EQ_0UT，并依据二进制信号产生维特比处理数据。此外，二进制信号增强模块 320依据输入信号(例如均衡器输出信号EQ_0UT)产生二进制信号。特别地，维特比解码器 312依据至少一目标电平处理输入信号(例如均衡器输出信号EQ_0UT)，其中上述维特比解 码单元7 (在本实施例中为维特比解码单元300V)的至少一状态对应于至少一目标电平，而 电平调整器314依据输入信号(例如均衡器输出信号EQ_0UT)及二进制信号动态调整上述 至少一目标电平。请注意，在图3所示的结构中，电平调整器314将在电平调整器314的电平调整操 作中收敛的控制参数输出至维特比控制电路340，并且维特比控制电路340可检查控制参 数是否合理。举例来说，维特比控制电路340可检查是否存在任意一个错误偏移，以决定是 否将用于电平调整的较佳预设控制参数加载入电平调整器314中。对本实施例的类似描述 不再赘述。图4是依据本发明一实施例的利用由读取光盘得到的输入信号产生维特比处理 数据的装置400的示意图。本实施例可被视为第一实施例的变形，其中装置400可包含第 一实施例的装置100的至少一部分。举例来说，均衡器410可以是图1所示的均衡器6，而 第一维特比模块420-1可代表图1所示的维特比解码单元7的至少一部分(例如，部分或 全部)。大体上，依据本实施例或本实施例的部分变形，均衡器410依据参考信号均衡RF 信号的衍生信号，以便产生第一维特比模块420-1的输入信号，例如均衡器输出信号EQ_ OUT，其中在本实施例中RF信号的衍生信号可以是由ADC 4输出的数字信号，例如上述的均衡器输入信号EQ_IN。此外，第一维特比模块420-1依据相同的参考信号处理输入信号 (例如均衡器输出信号EQ_0UT)并产生维特比处理数据(举例来说，其通过维特比输出信号 Viterbi_0ut承载)。请注意，本实施例的装置400或本实施例的部分变形处理装置400内 的至少一数字信号以产生参考信号，而上述数字信号包含RF信号的衍生信号及/或承载维 特比处理数据的输出信号。举例来说，在数字信号包含RF信号的衍生信号的情况下，装置400更包含第二维 特比模块420-2，处理RF信号的衍生信号或RF信号的衍生信号的滤波版本以产生上述参考 信号。更具体地，在本实施例中，装置400更包含滤波器420F滤波RF信号以产生RF信号 的衍生信号的滤波版本，其中第二维特比模块420-2处理RF信号的衍生信号的滤波版本以 产生参考信号。在另一范例中，在数字信号包含RF信号的衍生信号的情况下，第二维特比 模块420-2处理RF信号的衍生信号以产生参考信号，其中为简洁起见，滤波器420F可被省 略。作为省略滤波器420F的结果，第二维特比模块420-2及均衡器410之间可能存在互依 性。请注意，图4中所示的结构用于防止由反馈引起的不稳定。此外，第二维特比模块 420-2提供参考信号，且第二维特比模块420-2接收通过独立滤波器(例如滤波器420F)提 供的输入信号。通过利用上述独立滤波器，第二维特比模块420-2及均衡器410之间的互 依性可减少，且本实施例中无反馈路径产生。作为结果，不稳定现象的发生可被阻止。为进一步增强图4所示的均衡器410输出的均衡器输出信号EQ_0UT的正确性，本 实施例的部分变形中也为均衡器410提供第一维特比模块420-1 (未展示)的输出，用于该 多个变形中的均衡器410。然而，这种方式将会产生反馈路径。关于上述情况，本发明更提 供图5所示的结构，以便减轻该问题。图5是依据本发明另一实施例的利用由读取光盘得到的输入信号产生维特比处 理数据的装置500的示意图。本实施例可被视为第一实施例的变形，其中装置500可包含 第一实施例的装置100的至少一部分。举例来说，均衡器510可以是图1所示的均衡器6， 而第一维特比模块520可代表图1所示的维特比解码单元7的至少一部分(例如，部分或 全部)。此外，本实施例可被进一步视为图4所示的实施例的变形。依据本实施例，在上述至少一数字信号包含承载维特比处理数据(举例来说，其 由维特比输出信号Viterbi_0ut承载)的输出信号的情况下，装置500更包含存储器520M。 存储器520M暂时存储维特比处理数据的先前版本，其中参考信号对应于维特比处理数据 的先前版本，且更具体地，参考信号承载维特比处理数据的先前版本。举例来说，维特比处 理数据的先前版本通过在某一时间读取光盘1产生，以及维特比处理数据通过在另一时间 重读光盘1产生。更具体地，在本实施例的图1中的控制电路9的控制下，图5所示的结构将第一维 特比模块520(例如，维特比处理数据的先前版本)的数字输出存储至存储器520M中。随 后，在光学读取头2返回对应于光盘1上的相同目标位址的原始定位/位置的情况下，可执 行重读光盘1的动作。通过利用参考信号，装置500(且更特别地，存储器520M的存储器界 面电路)将最初存储在存储器520M中的上述数字输出输出至均衡器510及第一维特比模 块520用于进一步的使用，其中参考信号承载维特比处理数据的先前版本。作为结果，图5 所示的结构不仅能实现数字输出的最佳质量，也可在没有由反馈引起的不稳定性问题干涉的情形下运作。依据本实施例的部分变形，当需要时，可重复重读操作以获得维特比处理数据的 较晚版本。典型地，维特比处理数据的较晚版本的质量优于维特比处理数据的先前版本。请参考图6A-6B。图6A是依据本发明的实施例可被用在图1所示的装置100的 目标电平(例如，标示有例如L0、Li、…、L9的电平值(level value，简称为LV)编号LV_ number的目标电平)的示意图，而图6B是依据图6A所示的实施例的波形及相关目标电平 范例的示意图，其中本实施例是第一实施例的变形。依据本实施例，维特比解码单元7依据至少一目标电平处理输出信号并产生维特 比处理数据(举例来说，其由维特比输出信号Viterbi_0ut承载)，而控制电路9基于本实 施例装置100内的至少一信号控制维特比解码单元7，其中上述装置100内的至少一信号由 探测对应于目标电平的至少一部分的至少一状态得到。特别地，目标电平的数量由控制电 路9控制。举例来说，目标电平包含对应于上升沿(rising edge)的第一目标电平，以及更 包含对应于下降沿(falling edge)的第二目标电平，而控制电路9则控制第一目标电平及 第二目标电平以合并为合并目标电平。更具体来说，在本实施例中，第一目标电平及第二目 标电平用于装置100的非约束模式(no-constraint mode)，而已合并的目标电平用于装置 100的约束模式。请参考图6A及图6B的左半部分，在非约束模式的电平调整期间，分别利用目标 电平{L0, Li, L2, L3, L4, L5, L6, L7, L8, L9}响应位模式(bit pattern) {0000，0001，0011， 0110,0111,1000，1001，1100，1110，1111}(例如，通过RF信号的衍生信号承载的EFM数据的 位模式)。更特别地，在位模式对称的一组局部数字波形中，上升沿及下降沿分别具有参考 电平。亦即，上升沿具有其自身的参考电平，且下降沿具有其自身的参考电平。举例来说， 图6A的左半部分所示的位模式0011及1100分别相关于目标电平L2及目标电平L7。在另 一范例中，图6A的左半部分所示的位模式0111及1110分别相关于目标电平L4及目标电 平L8。因此，非约束模式的总电平量(亦即，用于非约束模式的目标电平的数量)等于10。请参考第6A及图6B的右半部分，在约束模式的电平调整期间，分别利用目标电 平{L0, Li, L2, L3, L4, L5, L6, L7, L8, L9}响应位模式{0000，0001，0011，0110，0111，1000， 1001，1100，1110，1111}。更特别地，在位模式对称的一组局部数字波形中，上升沿及下降沿 具有共同的参考电平，例如上述的合并参考电平。举例来说，图6A的右半部分所示的位模 式0011及1100共享相同的目标电平L2。在另一范例中，图6A的右半部分所示的位模式 0111及1110共享相同的目标电平L4。因此，由于图6B左半部分所示的三组目标电平(Li， L5)、(L2，L7)及(L4，L8)分别被合并为图6B右半部分所示的相关合并目标电平，约束模式 的总电平量(亦即，用于约束模式的目标电平的数量)等于7。在实践中，本实施例中所揭 露的实施细节可被应用于多种不同最大似然(maximum likelihood，简称为ML)系统。对本 实施例的类似描述不再赘述。图7是依据本发明一实施例的利用由读取光盘得到的输入信号产生维特比处理 数据的装置700的示意图。本实施例可被视为第一实施例的变形，其中装置700可包含第 一实施例的装置100的至少一部分。举例来说，均衡器710可以是图1所示的均衡器6，而 维特比模块720可代表图1所示的维特比解码单元7的至少一部分(例如，部分或全部)。依据本实施例，装置700更包含至少一偏置/增益控制器715。均衡器710均衡RF信号(例如，均衡器输入信号EQ_IN)的衍生信号以产生维特比模块720的输入信号，而 偏置/增益控制器715动态控制维特比模块720的输入信号的偏置或增益，其中维特比模 块720处理维特比模块720的输入信号并产生维特比处理数据(举例来说，其由维特比输 出信号Viterbi_0ut承载)。大体上，偏置/增益控制器715可包含偏置控制器，消除偏置，及/或包含增益控 制器，执行增益调整。举例来说，偏置/增益控制器715可仅包含偏置控制器以消除偏置， 或可仅包含增益控制器执行增益调整。在另一范例中，偏置/增益控制器715可同时包含 上述的偏置控制器及增益控制器。以上所述仅用于说明的目的，并非为本发明的限制。依 据本实施例的一个变形，偏置/增益控制器715可包含偏置及增益控制器，以消除偏置以及 执行增益调整。如图7所示，本实施例的结构并不动态调整维特比模块720的电平调整器，其中信 号的偏置漂移及信号大小的变化可通过偏置/增益控制器715调整。举例来说，在偏置/ 增益控制器715同时包含上述的偏置控制器及增益控制器的情况下，建议首先利用偏置控 制器消除均衡器710的输出的偏置，且进一步利用增益控制器执行增益调整，以及随后利 用维特比模块720解码数据，其中维特比模块720的电平调整器可不被动态调整。对本实 施例的类似描述不再赘述。图8A是依据本发明另一实施例的利用由读取光盘得到的输入信号产生维特比处 理数据的装置700的示意图。本实施例可被视为第一实施例的变形，其中装置800可包含第 一实施例的装置100的至少一部分。举例来说，均衡器810可以是图1所示的均衡器6，而 维特比模块820可代表图1所示的维特比解码单元7的至少一部分(例如，部分或全部)。 此外，维特比模块820包含维特比解码器822及电平调整器824，例如在上述实施例或其变 形中所揭露的。依据本实施例，装置800更包含峰值/谷值/中间值(peak/bottom/central，简称 为冊/BM/DC)探测器815。均衡器810均衡RF信号(例如，均衡器输入信号EQ_IN)的衍 生信号以产生维特比模块820的输入信号，维特比模块820依据至少一目标电平处理维特 比模块820的输入信号并产生维特比处理数据(举例来说，其由维特比输出信号Viterbi_ Out承载)，其中冊/BM/DC探测器815可获取维特比模块820的输入信号的1 值(峰值， 亦即，最大值)、BM值(谷值，亦即，最小值)以及DC值(直流电值，亦即，中间值)中的至 少一个，并且维特比模块820依据冊/BM/DC值动态调整目标电平。更具体地，维特比解码 器822依据目标电平处理维特比模块820的输入信号，而电平调整器拟4依据冊/BM/DC值 动态调整目标电平。举例来说，PK/BM/DC探测器815可获得维特比模块820的输入信号的峰值VPK、谷 值VBM、及中间值VDC。亦即，PK/BM/DC值包含峰值VPK、谷值VBM、及中间值VDC。此外，由 维特比模块820的电平调整器拟4控制的目标电平依据峰值VPK、谷值VBM、及中间值VDC 而被调整及产生。以图6A及图6B的左半部分所示的目标电平{L0，L1，L2，L3，L4，L5，L6， L7，L8，L9}作为调整前的目标电平的范例，依据峰值VPK、谷值VBM、及中间值VDC被调整及 产生的新目标电平可被指称为目标电平{L0，，L1，，L2，，L3，，L4，，L5，，L6，，L7，，L8，，L9，}。 从而，目标电平ILO，，Ll，，L2', L3', L4', L5', L6', L7', L8', L9' }可被用于维特比模块 820。假设符号Li及Li，分别用于代表目标电平{L0, Li，L2，L3，L4，L5，L6，L7，L8，L9}及{L0，，Ll，，L2，，L3，，L4，，L5，，L6，，L7，，L8，，L9，}，其中 i 是目标电平{L0, Li, L2, L3, L4, L5, L6, L7, L8, L9}或{L0，，Li，，L2，，L3，，L4，，L5，，L6，，L7，，L8，，L9，}的相关索引{0， 1,2,3,4,5,6,7,8,9} 0在本实施例中，目标电平Li’及Li之间的关系如下所示Li，= Li* ((VPK-VDC) / (L9-L0)) *2+VDC，当 Li > 0 时；Li，= Li* ((VDC-VBM) / (L9-L0)) *2+VDC，当 Li 彡 0 时。图8B是依据本发明一实施例的在图8A中所示的装置800中调整的目标电平的电 平值的范例性示意图，其中图8B所示的表格的第3列代表目标电平的原始电平值(亦即， 上述目标电平{L0，L1，L2，L3，L4，L5，L6，L7，L8，L9}的电平值)，而图8B所示的表格的第 4列代表目标电平的已调整的电平值(亦即，上述目标电平{L0，，Ll，，L2，，L3，，L4，，L5，， L6，，L7，，L8，，L9，}的电平值)。举例来说，假设目标电平{L0，Li，L2，L3，L4，L5，L6，L7， L8，L9}分别等于{_3，-2,0,1,2, -2，-1，0，2，3}，当 VPK = 3、VBM = -5 且 VDC = 1 时，目 标电平 ILO，，Ll，，L2，，L3，，L4，，L5，，L6，，L7，，L8，，L9，}分别等于{-5. 00，-3. 00，1. 00， 1. 67，2. 33,-3. 00,-1. 00，1. 00，2. 33，3. 00}。在实践中，本实施例所揭露的实施细节可被应 用于不同种类的最大似然系统。对本实施例的类似描述不再赘述。图9是依据本发明一实施例的利用由读取光盘得到的输入信号产生维特比处理 数据的装置900的示意图。本实施例可被视为第一实施例的变形，其中装置900可包含第 一实施例的装置100的至少一部分。举例来说，均衡器910可以是图1所示的均衡器6，而 维特比模块920可代表图1所示的维特比解码单元7的至少一部分(例如，部分或全部)。依据本实施例，装置900更包含至少一旗标产生器915。均衡器910均衡RF信号 (例如，均衡器输入信号EQ_IN)的衍生信号以产生维特比模块920的输入信号，维特比模块 920依据至少一目标电平处理维特比模块920的输入信号并产生维特比处理数据(举例来 说，其通过维特比输出信号Viterbi_0ut承载)，其中旗标产生器915产生至少一旗标，并且 维特比模块920依据旗标动态调整目标电平。更具体地，维特比解码器922依据目标电平 处理维特比模块920的输入信号，而电平调整器拟4则依据旗标动态调整目标电平。在本实施例中，旗标可触发电平调整器拟4加载一个或多个预设控制参数。举例 来说，在上述至少一元件包含维特比模块920的情况下，旗标可被设置为第一预设旗标值， 用于触发电平调整器拟4加载对应于第一带宽的第一预设控制参数；或可被设置为第二预 设旗标值，用于触发电平调整器拟4加载对应于第二带宽的第二预设控制参数。更具体地， 旗标产生器915依据信号(例如，RF信号的衍生信号及/或均衡器输入信号EQ_IN)的情 况产生旗标，并且维特比模块920随后依据该旗标调整电平调整器924的速率(或带宽)。 举例来说，该旗标可以是缺陷旗标(defect ffag)，且装置900依据该缺陷旗标转换电平调 整器924的速率(或带宽)。在实践中，当缺陷旗标指示存在一个或多个缺陷时，装置900 可动态降低电平调整器拟4的速率(或带宽)，以便防止电平调整器拟4错误地快速调整目 标电平。与之相反，当缺陷旗标指示不存在缺陷时，装置900可动态增加电平调整器拟4的 速率(或带宽)，以便电平调整器拟4以其最优化配置工作。对本实施例的类似描述不再赘 述。本发明的一个优点是本发明的装置可正确产生维特比处理数据。更具体地，装置 可在不使用错误目标电平的情况下产生维特比处理数据。此外，由于光盘上的刮痕或灰尘 引起的背景技术的问题不再存在。
以上所述仅为本发明的较佳实施例，本领域相关的技术人员依据本发明的精神所 做的等效变化与修改，都应当涵盖在权利要求书内。
权利要求
1.一种产生维特比处理数据的装置，用于利用读取自光盘的输入信号产生维特比处理 数据，其特征在于，产生维特比处理数据的该装置包含维特比解码单元，处理该输入信号，以及产生该维特比处理数据；以及控制电路，基于该装置内的至少一信号控制该装置的至少一元件，其中该元件包含锁 相环处理单元、均衡器及/或该维特比解码单元。
2.根据权利要求1所述的产生维特比处理数据的装置，其特征在于，该装置包含解码 器，解调该维特比处理数据，以输出最终数据，且该装置更包含伺服信号处理单元，产生至 少一伺服信号，用于该光盘的存取控制；以及该控制电路依据该维特比处理数据、该伺服信 号及/或该最终数据控制该元件。
3.根据权利要求2所述的产生维特比处理数据的装置，其特征在于，当该控制电路基 于该伺服信号控制该元件时，该伺服信号通知该控制电路缺陷，以便执行缺陷预探测。
4.根据权利要求1所述的产生维特比处理数据的装置，其特征在于，该控制电路依据 标准动态加载至少一预设控制参数，作为该元件的控制参数。
5.根据权利要求4所述的产生维特比处理数据的装置，其特征在于，该预设控制参数 对应于该元件的多个最优化设置。
6.根据权利要求5所述的产生维特比处理数据的装置，其特征在于，该预设控制参数 是在该装置的误码率达到最小值的情况下或在该误码率小于预设阈值的情况下获得。
7.根据权利要求4所述的产生维特比处理数据的装置，其特征在于，该至少一预设控 制参数包含对应于该元件的第一带宽的第一预设控制参数，并更包含对应于该元件的第二 带宽的第二预设控制参数。
8.根据权利要求1所述的产生维特比处理数据的装置，其特征在于，该至少一元件包 含该均衡器，并且该装置内的该至少一信号由探测该均衡器的至少一状态得到；以及该装 置更包含最小均方根值单元，依据至少一目标电平及由该均衡器输出的均衡信号，适应性地调 整该均衡器的至少一控制参数，其中该均衡信号被用作该维特比解码单元的该输入信号。
9.根据权利要求8所述的产生维特比处理数据的装置，其特征在于，该装置更包含目标电平产生器，依据该装置内的八到十四调制信号产生该目标电平。
10.根据权利要求1所述的产生维特比处理数据的装置，其特征在于，该至少一元件包 含该维特比解码单元，以及该装置内的该至少一信号由探测该维特比解码单元的至少一状 态产生；以及该维特比解码单元包含维特比模块，依据二进制信号处理该输入信号，以及产生该维特比处理数据；以及二进制信号增强模块，依据该输入信号产生该二进制信号。
11.根据权利要求10所述的产生维特比处理数据的装置，其特征在于，该维特比模块 包含维特比解码器，依据至少一目标电平处理该输入信号，其中该维特比解码单元的该至 少一状态对应于该至少一目标电平；以及电平调节器，依据该输入信号及该二进制信号动态调整该至少一目标电平。
12.—种产生维特比处理数据的装置，用于利用读取自光盘的输入信号产生维特比处 理数据，其特征在于，产生维特比处理数据的该装置包含均衡器，依据参考信号均衡射频信号的衍生信号以产生该输入信号，其中该射频信号 重建自该光盘；以及第一维特比模块，依据该参考信号处理该输入信号以及产生该维特比处理数据； 其中该装置处理其内部的至少一特定信号以产生该参考信号，以及该至少一特定信号 包含该射频信号的该衍生信号及/或承载该维特比处理数据的输出信号。
13.根据权利要求12所述的产生维特比处理数据的装置，其特征在于，在该特定信号 包含该射频信号的该衍生信号的情况下，该装置更包含第二维特比模块，处理该射频信号的该衍生信号或该射频信号的该衍生信号的滤波版 本，以产生该参考信号。
14.根据权利要求13所述的产生维特比处理数据的装置，更包含 滤波器，滤波该射频信号，以产生该射频信号的该衍生信号的该滤波版本；其中该第二维特比模块处理该射频信号的该衍生信号的该滤波版本，以产生该参考信号。
15.根据权利要求12所述的产生维特比处理数据的装置，其特征在于，在该特定信号 包含承载该维特比处理数据的该输出信号的情况下，该装置更包含存储器，暂时地存储该维特比处理数据的先前版本，其中该参考信号对应于该维特比 处理数据的该先前版本。
16.根据权利要求15所述的产生维特比处理数据的装置，其中该维特比处理数据的该 先前版本通过在一时间读取该光盘而产生，以及该维特比处理数据通过在另一时间重读该 光盘而产生。
17.—种产生维特比处理数据的装置，用于利用自读取光盘获取的输入信号产生维特 比处理数据，其特征在于，产生维特比处理数据的该装置包含维特比解码单元，依据多个目标电平的至少一目标电平处理该输入信号以及产生该维 特比处理数据；以及控制电路，基于该装置内的至少一信号控制该维特比解码单元，其中该装置内的该至 少一信号由探测对应于该多个目标电平的至少一部分目标电平的至少一状态而获得； 其中该多个目标电平的数目由该控制电路控制。
18.根据权利要求17所述的产生维特比处理数据的装置，其特征在于，该多个目标电 平包含对应于上升沿的第一目标电平，以及更包含对应于下降沿的第二目标电平；以及该 控制电路控制该第一目标电平及该第二目标电平合并为合并目标电平。
19.根据权利要求18所述的产生维特比处理数据的装置，其特征在于，该第一目标电 平及该第二目标电平被用于该装置的非约束模式，以及该已合并的目标电平用于该装置的 约束模式。
20.—种产生维特比处理数据的装置，用于利用自读取光盘获取的输入信号产生维特 比处理数据，其特征在于，产生维特比处理数据的该装置包含均衡器，均衡射频信号的衍生信号以产生该输入信号，其中该射频信号重建自该光盘；至少一偏置/增益控制器，动态控制该输入信号的偏置或增益；以及 维特比模块，处理该输入信号以及产生该维特比处理数据。
21.根据权利要求20所述的产生维特比处理数据的装置，其中该至少一偏置/增益控 制器包含偏置控制器，消除该偏置；或 增益控制器，执行增益调整。
22.根据权利要求20所述的产生维特比处理数据的装置，其中该至少一偏置/增益控 制器包含偏置及增益控制器，消除该偏置以及执行增益调整。
23.—种产生维特比处理数据的装置，用于利用自读取光盘获取的输入信号产生维特 比处理数据，其特征在于，产生维特比处理数据的该装置包含均衡器，均衡射频信号的衍生信号以产生该输入信号，其中该射频信号重建自该光盘；维特比模块，依据至少一目标电平处理该输入信号以及产生该维特比处理数据；以及 峰值/谷值/中间值探测器，获取该输入信号的峰值、谷值及中间值中的至少一个； 其中该维特比模块依据该峰值、谷值及中间值中的至少一个动态调整该至少一目标电平。
24.根据权利要求23所述的产生维特比处理数据的装置，其特征在于，该维特比模块 包含维特比解码器，依据该至少一目标电平处理该输入信号；以及电平调整器，依据该至少一峰值/谷值/中间值动态调整该至少一目标电平。
全文摘要
本发明提供一种产生维特比处理数据的装置。所述产生维特比处理数据的装置用于利用读取自光盘的输入信号产生维特比处理数据，产生维特比处理数据的装置包含维特比解码单元及控制电路，维特比解码单元处理输入信号以及产生维特比处理数据；控制电路基于装置内的至少一信号控制装置的至少一元件，其中元件包含锁相环处理单元、均衡器及/或维特比解码单元。上述产生维特比处理数据的装置可正确产生维特比处理数据。
文档编号H03M13/41GK102045074SQ20101050092
公开日2011年5月4日 申请日期2010年10月9日 优先权日2009年10月16日
发明者刘碧海, 杨金彬, 林郁轩, 游志青, 郑裕, 黄英峰 申请人:联发科技股份有限公司