专利名称：基于cmos工艺的低压运算放大器的制作方法
技术领域：
本发明涉及一种低压运算放大器，特别涉及一种基于CMOS工艺的低压运算放大 器。它的直接应用领域是低压模拟集成电路，特别是Sub-IV的CMOS带隙基准源电路。
背景技术：
低压低功耗是模拟集成电路设计的两个重要发展趋势，越来越多的集成电路系统 将在IV以下单电源电压下工作。Sub-IV CMOS带隙基准是电源电压低于IV的模拟集成电 路的核心单元之一，而工作电压低于IV的低压运算放大器则直接决定了 Sub-IV CMOS带隙 基准的性能。用于sub-lV带隙基准的常规低压运算放大器通常要么需要使用特殊工艺，要么 对工艺的参数有一定要求。图1是一种采用直流电平移位电流镜技术的低压运算放大器 电路图。(参见文献 1 :K. N. Leung and P. K. Τ. Mok,"A sub-I-V 15_ppm/°C CMOS bandgap voltage reference without requiring low threshold voltage device,，，IEEE J. of Solid-State Ckts.，Vol. 37，pp. 526-530，Apr 2002)。此常规低压运算放大器虽然能够 在标准工艺下实现，但它有一个基本要求NM0S的阈值电压要必须大于寄生PNP管的发射 极_基极电压Veb (on)，也就是处于饱和工作状态时的PNP管Qreia和Qpc2a的发射极和基极之 间的压降，这个值在常温下通常为0. 7V左右。当NMOS晶体管的阈值电压大于一个Veb (on)时，才能保证NMOS晶体管MNla和MN2a 工作在饱和区。当NMOS晶体管的阈值电压小于一个Veb(on)的时候，MNla和MN2a的漏源电 压会小于它们各自的过驱动电压，从而使得MNla和MN2a工作在线性区，而不是饱和区，就会 导致整个运算放大器静态电流的增大。此现象在低温时尤为明显，由于在低温时通常NMOS 的阈值电压随温度减小而增加的幅度要小于Veb (on)随温度减小而增加的幅度，导致Mma和 MN2a的漏源电压变得更小，更进一步进入线性区，使得运算放大器的性能参数(比如说输入 失调，静态电流等)变得更差，因而显著地影响带隙基准源电路的性能。
发明内容
本发明提供一种基于CMOS工艺的低压运算放大器，以克服常规低压运算放大器 对于NMOS晶体管阈值电压必须大于一个Veb(on)的限制，且可采用任意阈值电压的标准 CMOS工艺实现，工作电压低于IV，所需静态电流小。本发明解决上述技术问题所采取的技术方案在于本发明的一种基于CMOS工艺的 低压运算放大器，含有—个偏置电流单元，为低压运算放大器提供偏置电流，包括PMOS 管 Mp4, MP1、MP5，其中，Mp4, Mpi 和 Mp5 的源极均与电源 Vdd 相接，Mp4, Mpi 和 Mp5 的 栅极均与偏置电压端Vbp相接，Mp4的漏极、Mp6的源极与MN3、Mni的栅极连接在一起，Mpi的源 极、Mp+的源极与MP_的源极连接在一起，Mp5的漏极、Mp7的源极与Mn2的栅极、Mn4的栅极连接 在一起；和
一个PMOS差分对，为低压运算放大器提供输入，包括PMOS管MP+、MP_，其中，MP+、MP_的源极与Mpi的漏极连接在一起，Mp+的栅极接低压运 算放大器的正向输入端Vin+，MP_的栅极接低压运算放大器的的负向输入端Vin-，MP+的漏极、 Mni的漏极与Mre的栅极连接在一起，MP_的漏极、Mn2的漏极与Mp7的栅极连接在一起；和第一电流镜，为正向输入信号Vin+提供信号路径，包括NMOS管Mni、Mn3，其中，Mn3、Mni的源极接地GND，Mn3、Mni的栅极与Mre的源极相接，Mni 的漏极与Mp+的漏极相接，Mn3的漏极与Mp2的漏极相接，同时作低压运算放大器的输出端V。； 和第二电流镜，为负向输入信号Vin-提供信号路径，包括NMOS管Mn2、Mn4，其中，Mn2、Mn4的源极接地GND，Mn2、Mn4的栅极与Mp7的源极相接，Mn2 的漏极与MP_的漏极相接，Mn4的漏极与Mp3的漏极相接；和第三电流镜，为负向输入信号Vin-提供信号路径，包括PMOS管MP3、MP2，其中，MP3、Mp2的源极接电源VDD，Mp3> Mp2的栅极与Mp3的漏极相接， Mp3的栅极、Mp3的漏极和Mn4的漏极连接在一起，Mp2的漏极与Mn3的漏极相接；和两个电平位移管，用于降低Mni、Mn2的漏_源极间的电压差，包括PMOS管MP6、MP7，其中，Mre的漏极接地GND，MP6的栅极、MP+的漏极和Mni的漏极连接 在一起，Mp6的源极、Pm4的漏极和Mn3的栅极、Mni的栅极连接在一起，Mp7的漏极接地GND，Mp7 的栅极、MP_的漏极和Mn2的漏极连接在一起，Mp7的源极、Mp5的漏极和Mn2的栅极、Mn4的栅极 连接在一起。有益效果本发明的基于CMOS工艺的低压运算放大器，通过使用工作在亚阈值电压区的 PMOS管来实现电平移位电路，使得1)低压运算放大器无需使用高阈值电压的NMOS管，消 除了 NMOS器件的阈值电压必须大于寄生PNP管的发射极-基极电压Veb(on)的限制，可采 用任意阈值的标准CMOS工艺来实现；2)静态电流小，基本不随温度变化的。在-55°C到125°C的全温范围内，常规低压运算放大器的静态电流的最大值一般 为最小值的7倍以上，而本发明电路的静态电流值基本不随温度变化。在_55°C时，常规低 压运算放大器的静态电流可达45 μ A左右，在相同的偏置电压条件下，本发明的运算放大 器的静态电流小于2. 18 μ Α,因而本发明电路的功耗较之常规低压运算放大器减小20倍以 上。
图1是常规低压运算放大器的电路图；图2是本发明基于CMOS工艺的低压运算放大器的电路图；图3是常规低压运算放大器的静态电流随温度变化的曲线图；图4是本发明基于CMOS工艺的低压运算放大器的静态电流随温度变化的曲线图。
具体实施例方式本发明的具体实施方式
不仅限于下面的描述，现结合附图加以进一步说明。本发明具体实施的基于CMOS工艺的低压运算放大器的电路图如图2所示。它的具体结构和连接关系与本说明书的发明内容部分相同，此处不再重复。它的工作原理如下如图2所示，通过外部提供的偏置电压VBP，PMOS管MP4、MP1、MP5为本发明的运算放 大器提供适当的偏置电流。根据Vin+和vin_值的不同，运算放大器分别处于正向放大状态和 反向放大状态。当Vin+值大于Vin_值时，运算放大器处于正向放大状态。此时，流经Mn2的电流要 大于流经Mni的电流。由于Mn3和Mni构成第一电流镜，流经Mni的电流通过镜像后流经Mn3 ； 同样，Mn2和Mn4构成第二电流镜，Mp3和Mp2也构成第三电流镜，而流经Mn2的电流通过第二、 第三电流镜，镜像后流经Mp2。由于流经Mn2的电流要大于流经Mni的电流，通过电流镜镜像 之后，流经Mp2的电流同样会大于流经Mn3的电流，此时流经Mp2的电流和流经Mn3的电流产 生冲突，V0电压被拉高，从而维持电路处于正常工作状态，运算放大器处于正向放大状态。当Vin+值小于Vin_值时，运算放大器处于反向放大状态。此时，流经Mn2的电流要 小于流经Mni的电流。由于Mn3和Mni构成第一电流镜，流经Mni的电流通过镜像后流经MN3。 同样，同样，Mn2和Mn4构成第二电流镜，Mp3和Mp2也构成第三电流镜，流经Mn2的电流通过第 二、第三电流镜，镜像后流经Mp2。由于流经Mn2的电流要小于流经Mni的电流，通过电流镜镜 像之后，流经Mp2的电流同样会小于流经Mn3的电流，此时流经Mp2的电流和流经Mn3的电流产 生冲突，V0电压被拉低，从而维持电路处于正常工作状态，运算放大器处于反向放大状态。通过对MP6、MP7的宽长比和Mp4和Mp5偏置电流的设计，确保MP6、MP7工作在亚阈值状 态，根据亚阈值状态的特征，此时MP6、Mp7的栅源电压要小于NMOS管Mni和Mn2的阈值电压， 从而使得MN1、Mn2的漏源电压大于它们相应的过驱动电压，确保Mn1、Mn2始终工作在饱和区。 此时电路的最低工作电压约为Ves加上一个过驱动电压，因此可做到IV以下。通过Cadence软件仿真，在相同的偏置电压条件下，分别得到常规低压运算放大 器和本发明电路的静态电流随温度变化的情况。图3是常规低压运算放大器的静态电流随温度变化的曲线图。在_55°C时，常规低 压运算放大器的静态电流约为45 μ A ；在125°C时，此电路的静态电流约为6μΑ。在_55°C 到125°C的整个温度范围内，常规运算放大器的静态电流的最大值为最小值的七倍以上。图4是本发明电路的静态电流随温度变化的曲线图。在-55 °C时，本发明电路的 静态电流约为2. 177 μ A ；在125°C时，本发明电路的静态电流约为2. 161 μ A0在同等条件 下，与常规低压运算放大器相比，本发明的低压运算放大器不但所需静态电流更小，而且基 本不随温度变化。本发明的低压运算放大器采用TSMC0. 18 μ m工艺实现。本发明电路中的PMOS、NMOS管的基本参数为NMOS 管的阈值电压 Vt 0. 461V 0. 543V ；PMOS 管的阈值电压 Vt 0. 413V 0. 463V ；匪OS管、PMOS 管的栅氧厚度3. 947nm 4. 213nm ；Mpi^Mp4, Mp5 的栅的宽长比:4 μ m/1 μ m ；MP2、MP3 的栅的宽长比2μπι/1μπι ；Mni、Mn2、Mn3、Mn4 的栅的宽长比1 μ m/1 μ m ；MP6、MP7 的栅的宽长比4μπι/0. 18μπι ；MP+、Mp-的栅的宽长比20 μ m/5 μ m。
权利要求
1. 一种基于CMOS工艺的低压运算放大器，其特征在于，它含有一个偏置电流单元，为低压运算放大器提供偏置电流，包括PMOS管Mp4, MP1、MP5，其中，Mp4, Mpi和Mp5的源极均与电源Vdd相接，Mp4, Mpi和Mp5的栅极 均与偏置电压端Vbp相接，Mp4的漏极、Mp6的源极与MN3、Mni的栅极连接在一起，Mpi的源极、 MP+的源极与MP_的源极连接在一起，Mp5的漏极、Mp7的源极与Mn2的栅极、Mn4的栅极连接在 一起；和一个PMOS差分对，为低压运算放大器提供输入，包括PMOS管MP+、MP_，其中，MP+、MP_的源极与Mpi的漏极连接在一起，Mp+的栅极接低压运算放大器的正向输入端Vin+，MP_的栅极接低压运算放大器的的负向输入端Vin_，MP+的漏极、Mni的 漏极与Mre的栅极连接在一起，MP_的漏极、Mn2的漏极与Mp7的栅极连接在一起；和 第一电流镜，为正向输入信号Vin+提供信号路径，包括NMOS管MN1、Mn3，其中，MN3、Mni的源极接地GND，Mn3> Mni的栅极与Mp6的源极相接，Mni的 漏极与Mp+的漏极相接，Mn3的漏极与Mp2的漏极相接，同时作低压运算放大器的输出端V。；和 第二电流镜，为负向输入信号Vin-提供信号路径，包括NMOS管MN2、Mn4，其中，MN2、Mn4的源极接地GND，MN2、Mn4的栅极与Mp7的源极相接，Mn2的 漏极与MP_的漏极相接，Mn4的漏极与Mp3的漏极相接；和 第三电流镜，为负向输入信号Vin-提供信号路径，包括PMOS管MP3、MP2，其中，MP3、MP2的源极接电源VDD，MP3、MP2的栅极与Mp3的漏极相接，Mp3的 栅极、Mp3的漏极和Mn4的漏极连接在一起，Mp2的漏极与Mn3的漏极相接；和 两个电平位移管，用于降低Mni、Mn2的漏-源极间的电压差，包括 PMOS管MP6、MP7，其中，Mre的漏极接地GND，Mre的栅极、Mp+的漏极和Mni的漏极连接在一 起，Mre的源极、Pm4的漏极和Mn3的栅极、Mni的栅极连接在一起，Mp7的漏极接地GND，MP7的栅 极、MP_的漏极和Mn2的漏极连接在一起，Mp7的源极、Mp5的漏极和Mn2的栅极、Mn4的栅极连接 在一起。
全文摘要
本发明涉及一种基于CMOS工艺的低压运算放大器。它含有三个偏置电流设置PMOS管、一个PMOS差分输入对、两个由NMOS管组成的电流镜、一个由PMOS管组成的电流镜和两个工作在亚阈值区的电平移位PMOS管。本发明的低压运算放大器结构新颖、电路简单，消除了NMOS器件的阈值电压必须大于寄生PNP管的发射极基极电压VEB(on)的限制，可采用任意阈值的标准CMOS工艺实现。本发明电路工作电压低于1V，所需静态电流小，且基本不随温度变化。本发明可以广泛地应用于工作电压在1V以下的模拟集成电路领域，尤其是Sub-1-V CMOS带隙基准源电路中。
文档编号H03F3/45GK102006022SQ20101058210
公开日2011年4月6日 申请日期2010年12月9日 优先权日2010年12月9日
发明者刘凡, 谭旻 申请人:中国电子科技集团公司第二十四研究所