专利名称：时间交错型数模转换器的制作方法
技术领域：
本发明属于微电子技术领域，具体涉及一种时间交错型数模转换器结构。
背景技术：
随着无线通信技术的快速发展，特别是3G/4G、家庭基站等技术的不断涌现，对模 拟器件的性能提出了更高的要求。宽带、高速、高精度的数模转换器(DAC)是实现新一代宽 带无线移动通信基站系统的核心技术。高速高精度数模转换器在工作中较易受到电源线和地线，以及时钟线的分布的影 响，这些动态误差都会大大地降低DAC动态性能SFDR (spurious-free dynamic range)。 在时钟频率较高的情况下，动态误差会更加明显。因此，本发明的DAC采用时间交错型结构，用以降低每一路DAC的工作频率，优化 DAC的动态性能。本发明的时间交错型DAC结构可以工作在较高的采样速率下，能够应用于 宽带无线移动通信基站、显示面板、消费类电子等等。
发明内容
本发明的目的在于提供一种改进的数模转换器，其结构具有在较高的采样速率下 工作的特点。本发明提供的时间交错型数模转换器(Time-Interleaved DAC)，包含输入选通 器、两路数模转换器、输出选通器。其中，输入选通器，用于将输入码流转换为两路码流，每 路码流速率为输入码流速率的一半；两路数模转换器，由两个数模转换器并联而成；输出 选通器，用于选通输出每路数模转换器的模拟信号。进一步的，输入选通器工作在整体采样速率的一半，由两组锁存器组成，一组锁存 器在时钟上升沿采样输入码流，一组锁存器在时钟下降沿采样输入码流。进一步的，输出选通器工作在整体采样速率的一半，由开关组成，开关在时钟高电 平时输出一路数模转换器的模拟信号，在时钟低电平时输出另一路数模转换器的模拟信 号。本发明通过两路数模转换器交替输出，降低每路数模转换器的工作频率，减小了 数模转换器的动态误差的影响，提高数模转换器的性能。由于每路数模转换器都工作在较低的采样速率下，因而，本发明可以实现高速高 精度DAC。
图1为本发明的两路时间交错型DAC结构示意图。图2为输入选通器示意图。图3为输入选通器时序示意图。图4为输出选通器示意图。
图5为输出选通器输出模拟信号示意图。图6为本发明的多路时间交错型DAC结构示意图。
具体实施例方式以下将配合附图详细说明本发明的数模转换器。然而，应该想到，本发明提供了可 以在多种特定环境中被具体化的多种可应用发明思想。所述的实施例仅示出了制造和使用 本发明的特定方式，而不限制本发明的范围。如图1所示，为本发明的时间交错型数模转换器(DAC)。主要由三部分组成输入 选通器200，数模转换器组100和输出选通器300。其中，数模转换器组100由两个单路 数模转换器101和102组成。单路数模转换器101和102可以由任意类型的DAC组成，如 电流舵型DAC (current-steering DAC)、电阻型DAC或电容型DAC。所选取的DAC类型需 由应用的环境来决定。时间交错型数模转换器结构的工作原理输入选通器200工作在整体采样速率 的一半，由两组锁存器组成，一组锁存器在时钟上升沿采样输入码流，一组锁存器在时钟下 降沿采样输入码流，输入选通器200输出两组码流，分别流入单路数模转换器101和102 中，产生模拟信号，再经输出选通器对模拟信号选通输出。如图2所示，为输入选通器示意图。输入由两组锁存器组成，一组锁存器组210 在采样时钟的上升沿或下降沿采样输入码流，另一组锁存器组220在时钟控制端加入反相 器，所以相对于锁存器组210采样沿相反。如图3所示，输入选通器时序示意图。时序线231为采样时钟频率的一半速率，时 序线232为输入码流的某一位输入，时序线233为上升沿采样的锁存器组的某一位输出， 时序线234为下降沿采样的锁存器组的某一位输出。输入选通器200将两路数字码流送入数模转换器组100。产生的两路模拟信号输
出ο如图4所示，为输出选通器示意图。输出选通器300由开关组310组成。在时钟 的控制下选通两路数模转换器101或102的模拟信号进行输出。例如，在φ 1为低电平， Φ2为高电平时，数模转换器101的模拟信号输出的电阻320上产生模拟输出。在Φ1为 高电平，Φ2为低电平时，数模转换器102的模拟信号输出的电阻320上产生模拟输出。如图5所示，输出选通器输出模拟信号示意图。输出选通器300将两路数模转换 器的输出通过时钟的控制输出，转化为最终的模拟信号输出，其采样频率相当于整体的采 样速率，也就是单路数模转换器101或102工作频率的2倍。可见，时间交错型数模转换器相对于传统的数模转换器做了如下的改变通过输 入选通器将输入码流降频，在较低频率工作下的多路数模转换器转换为模拟信号，再通过 输出选通器提高采样率，最终形成高采样率的模拟信号输出。本发明的数模转换器通过多路数模转换器同时工作，有效降低了每一个数模转换 器的工作频率，提高了整体的动态性能。本发明可以将两路时间交错数模转换器扩展成多路时间交错数模转换器。如图6 所示，包括多路(N路)输入选通器400，多路(N路)数模转换器600，多路(N路)输出选 通器500。即所述时间交错型数模转换器通过输入选通器将单路的输入码流转换成N路码流，每路码流速率降为输入码流速率的1/N，N路码流相互交错，N路码流分别流入N路数模 转换器转换成模拟信号，再通过输出选通器选通输出模拟信号，N为自然数。该N路时间交错型数模转换器，每路数模转换器工作在整体采样速率的1/N ；每路 的数模转换器结构类型，是电流舵型数模转换器、电容型数模转换器或电阻型数模转换器。虽然已经详细描述了本发明及其优点，但是，在不脱离所附权利要求限定的本发 明的精神和范围的情况下，在此可以做出多种改变、替换和修改。例如，可以以软件、硬件或 固件或其结合来实现上述多个特征和功能。而且，本发明的范围不限于在说明书中描述的 处理、机器、制造、物质成分、装置、方法和步骤的特定实施例。如本领域技术人员根据本发 明的公开内容、现有或后来开发的处理、机器、制造、物质成分、装置、方法和步骤能够容易 地想到的，可以根据本公开利用执行基本上与本文中所描述的对应实施例相同的功能或者 基本实现与本文所描述的对应实施例相同的结果。因此，所附权利要求包括在这样的处理、 机器、制造、物质成分、装置、方法或步骤的范围内。
权利要求
1.一种时间交错型数模转换器，包含输入选通器，用于将输入码流转换为两路码流；两路数模转换器，由两个数模转换器并联而成；输出选通器，用于选通输出每路数模转换器的模拟信号；其特征在于，所述时间交错型数模转换器通过输入选通器将单路的输入码流转换成两 路码流，每路码流速率降为输入码流速率的一半，两路码流相互交错，两路码流分别流入两 路数模转换器转换成模拟信号，再通过输出选通器选通输出模拟信号。
2.如权利要求1所述的时间交错型数模转换器，其特征在于，是一种两路时间交错型 数模转换器，每路数模转换器工作在整体采样速率的一半；每路的数模转换器结构类型，是 电流舵型数模转换器、电容型数模转换器或电阻型数模转换器。
3.如权利要求1或2所述的时间交错型数模转换器，其特征在于，所述输入选通器由两 组锁存器组成，每组锁存器在时钟控制下采样输入码流。
4.如权利要求1或2所述的时间交错型数模转换器，其中，所述输出选通器由开关组 成，开关在时钟控制下选通输出数模转换器的模拟信号。
5.一种时间交错型数模转换器，包含输入选通器，用于将输入码流转换为两路码流；两路数模转换器，由两个数模转换器并联而成；输出选通器，用于选通输出每路数模转换器的模拟信号；其特征在于，所述时间交错型数模转换器通过输入选通器将单路的输入码流转换成N 路码流，每路码流速率降为输入码流速率的1/N，N路码流相互交错，N路码流分别流入N路 数模转换器转换成模拟信号，再通过输出选通器选通输出模拟信号，N为自然数。
6.如权利要求5所述的时间交错型数模转换器，其特征在于，是一种N路时间交错型数 模转换器，每路数模转换器工作在整体采样速率的1/N ；每路的数模转换器结构类型，是电 流舵型数模转换器、电容型数模转换器或电阻型数模转换器。
全文摘要
本发明属于微电子技术领域，具体为一种时间交错型数模转换器。该数模转换器，包含输入选通器、两路数模转换器、输出选通器等。其中，输入选通器，用于将输入码流转换为两路码流，每路码流速率为输入码流速率的一半；两路数模转换器，由两个数模转换器并联而成；输出选通器，用于选通输出每路数模转换器的模拟信号。本发明通过两路数模转换器交替输出，降低每路数模转换器的工作频率，减小了数模转换器的动态误差的影响，提高数模转换器的性能。
文档编号H03M1/66GK102006078SQ20101059629
公开日2011年4月6日 申请日期2010年12月20日 优先权日2010年12月20日
发明者任俊彦, 叶凡, 李宁, 李巍, 杨海峰, 林宇婧, 程龙, 许俊 申请人:复旦大学