专利名称：一种数字滤波器的制作方法
技术领域：
本实用新型涉及一种数字滤波器。
背景技术：
数字滤波器是语音与图像处理、模式识别、雷达信号处理、频谱分析等应用中的一 种基本的处理部件，它能满足滤波器对幅度和相位特性的严格要求，避免模拟滤波器所无 法克服的电压漂移、温度漂移和噪声等问题。有限冲激响应(FIR)滤波器能在设计任意幅 频特性的同时保证严格的线性相位特性。目前FIR滤波器的实现方法有三种利用单片通用数字滤波器集成电路、DSP器件 和可编程逻辑器件实现。单片通用数字滤波器使用方便，但由于字长和阶数的规格较少，不 能完全满足实际需要。使用DSP器件实现虽然简单，但由于程序顺序执行，执行速度必然不 快。FPGA有着规整的内部逻辑阵列和丰富的连线资源，特别适合于数字信号处理任务，相对 于串行运算为主导的通用DSP芯片来说，其并行性和可扩展性更好。但长期以来，FPGA—直 被用于系统逻辑或时序控制上，很少有信号处理方面的应用，其原因主要是因为在FPGA中 缺乏实现乘法运算的有效结构。本实用新型提供的数字滤波器就是基于FPGA实现的。
实用新型内容本实用新型的目的是提供一种数字滤波器，采用现场可编程门阵列FPGA进行数 字信号处理，实现专用集成电路。为了实现上述目的，本实用新型提供一种数字滤波器，包含核心模块、脉冲输入模 块和信号输出模块，其特点是；上述的脉冲输入模块与核心模块的输入端电路连接；所述的信号输出模块与核心模块的输出端电路连接；所述的脉冲输入模块输入脉冲信号，信号经核心模块处理后达到滤波效果，再经 由信号输出模块输出。上述的数字滤波器，其中，核心模块是FPGA芯片。上述的数字滤波器，其中，FPGA芯片包含信号分析模块、计算模块与信号比较模 块，三者集成于FPGA芯片上。 上述的数字滤波器，其中，信号分析模块与脉冲输入模块和计算模块电路连接，其 包含对信号进行累加与计数的累加模块和计数模块。上述的数字滤波器，其中，计算模块与脉冲输入模块和信号比较模块电路连接，其 将信号分析模块输出的信号进行计算并得出新的信号。上述的数字滤波器，其中，信号比较模块与计算模块和信号输出模块电路连接，其 将计算模块输出的信号与所需信号进行比较。上述的数字滤波器，其中，信号输出模块与信号比较模块电路连接，其将经过核心 模块处理过的信号输送给外围设备。[0015]本实用新型与现有技术相比，其优点在于，由于FPGA具有现场可编程的特点，其 并行性和可扩展性更好，可以实现专用集成电路，基于FPGA的滤波器内部电路结构简单， 并减小了体积，提高了工作效率。
图1是本实用新型提供的数字滤波器的结构框图。
具体实施方式
以下结合图1，详细说明本实用新型一个优选的实施例。如图1所示，图1是本实用新型提供的数字滤波器的结构框图。一种数字滤波器，包含核心模块1、脉冲输入模块2和信号输出模块3。脉冲输入 模块2与核心模块1的输入端电路连接，信号输出模块3与核心模块1的输出端电路连接， 脉冲输入模块2输入脉冲信号，信号经核心模块2处理后达到滤波效果，再经由信号输出模 块3输出。核心模块1是FPGA芯片，FPGA芯片包含信号分析模块11、计算模块12与信号 比较模块13，三者集成于FPGA芯片上。信号分析模块11与脉冲输入模块2和计算模块12 电路连接，其包含对信号进行累加与计数的累加模块111和计数模块112。计算模块12与 脉冲输入模块2和信号比较模块13电路连接，其将信号分析模块11输出的信号进行计算 并得出新的信号。信号比较模块13与计算模块12和信号输出模块3电路连接，其将计算 模块12输出的信号与所需信号进行比较。信号输出模块3与信号比较模块13电路连接， 其将经过核心模块1处理过的信号输送给外围设备。本实用新型提供的数字滤波器的计算模块的计算方法如下任何数字滤波器的频率响应H(e>)都是ω的周期函数，它的傅立叶级数展开式 为H (eJW )= ￡ h(n)* e~]wn(1)
η - -οο其中h(n): -^― Γ H (e jw )* e JW" dw(2)
2 πv ,傅立叶系数h(n)实际上就是数字滤波器的冲激响应。获得有限冲激响应数字滤 波器的一种可能方法就是把式(1)的无穷级数截取为有限项级数来近似，而众所周知的吉 布斯现象使得直接截取法不甚令人满意。窗函数法是用被称为窗函数的有限加权序列|w(n)}来修正式(2)的傅立叶系数， 以求得要求的有限冲激响应序列hd (η)，即有hr (η) = h (η) ι (η)(3)ω (η)是有限长序列，当η > Ν_1及η < 0时，ω (η) = 0。这里我们仅以冲激响应对称，即h (n) = h (Nln)(η = 0,1,2,…，N_l)时低通过滤波器为例进行说明。低通过滤波器的频率响应函数H(e>)如式(4)所示。 H(eJw) = e’(N-1)/2 H(eJw)=厂 >(Ν_1)/2
0 ^ I ω I ^ ωε e “……- cor < I ω I < π(4)其中，ω为对抽栏频率归一化的频率，为归一化截止频率。利用傅立叶变换公式求出与式⑷对应的冲激响应h(n)，如(5)式所示t
h(a) =
sinω*f iv-ni η-- I 2 )_ππ -Γτν-ιΥ I 2 J
5
,C
选用汉宁(Hnrming)窗作为窗函数，函数如式(6)所示。
w(n)=丄
2
,, 2πη
I-COS
VJV 乂
0彡η彡N-I
Ν_\,
w(n) = 0 其他(6) 尽管本实用新型的内容已经通过上述优选实施例作了详细介绍，但应当认识到上 述的描述不应被认为是对本实用新型的限制。在本领域技术人员阅读了上述内容后，对于 本实用新型的多种修改和替代都将是显而易见的。因此，本实用新型的保护范围应由所附 的权利要求来限定。
权利要求一种数字滤波器，包含核心模块(1)、脉冲输入模块(2)和信号输出模块(3)，其特征在于；所述的脉冲输入模块(2)与核心模块(1)的输入端电路连接；所述的信号输出模块(3)与核心模块(1)的输出端电路连接；所述的脉冲输入模块(2)输入脉冲信号，信号经核心模块(2)处理后达到滤波效果，再经由信号输出模块(3)输出。
2.如权利要求1所述的数字滤波器，其特征在于，所述的核心模块(1)是FPGA芯片。
3.如权利要求2所述的数字滤波器，其特征在于，所述的FPGA芯片包含信号分析模块 (11)、计算模块(12)与信号比较模块(13)，三者集成于FPGA芯片上。
4.如权利要求3所述的数字滤波器，其特征在于，所述的信号分析模块(11)与脉冲输 入模块(2)和计算模块(12)电路连接，其包含对信号进行累加与计数的累加模块(111)和 计数模块(112)。
5.如权利要求3所述的数字滤波器，其特征在于，所述的计算模块(12)与脉冲输入模 块(2)和信号比较模块(13)电路连接，其将信号分析模块(11)输出的信号进行计算并得 出新的信号。
6.如权利要求3所述的数字滤波器，其特征在于，所述的信号比较模块(13)与计算模 块(12)和信号输出模块(3)电路连接，其将计算模块(12)输出的信号与所需信号进行比较。
7.如权利要求3所述的数字滤波器，其特征在于，所述的信号输出模块(3)与信号比较 模块(13)电路连接，其将经过核心模块(1)处理过的信号输送给外围设备。
专利摘要一种数字滤波器，包含核心模块、脉冲输入模块和信号输出模块。脉冲输入模块与核心模块的输入端电路连接，信号输出模块与核心模块的输出端电路连接，脉冲输入模块输入脉冲信号，信号经核心模块处理后达到滤波效果，再经由信号输出模块输出。本实用新型与现有技术相比，其优点在于，由于FPGA具有现场可编程的特点，其并行性和可扩展性更好，可以实现专用集成电路，基于FPGA的滤波器内部电路结构简单，并减小了体积，提高了工作效率。
文档编号H03H17/02GK201690426SQ20102015243
公开日2010年12月29日 申请日期2010年4月8日 优先权日2010年4月8日
发明者冯筱林 申请人:上海第二工业大学