专利名称：数字下变频系统的制作方法
技术领域：
本实用新型涉及移动通信领域，尤其涉及一种数字下变频系统。
背景技术：
20世纪70年代以来，天气雷达的性能日益提高而应用范围也持续拓宽，为军队、 民航和气象事业提供了有力保障。随着电子技术的飞速发展，对天气雷达的性能指标和数 据处理能力提出了更高的要求。中频处理器作为天气雷达的关键部件，直接影响着雷达系 统的性能。国内大面积布网的天气雷达系统多采用模拟中频处理器，IQ正交性差、稳定性 不高、灵敏度和动态范围指标偏低，已很难满足雷达系统要求。模拟中频处理器采用的是全模拟器件实现下变频处理，其工作原理如图1所示， 直接数字式频率合成器以系统相参时钟CLK为时钟源，产生正交的两路模拟本振正弦波和 余弦波，分别与中频回波信号进行混频得到零中频信号，经过低通滤波器去除高频成分，由 抽取器抽取后得到基带模拟IQ信号。由于信号处理器只能处理数字信号，故还需对模拟IQ 信号进行模数转换，最终得到数字IQ。由于直接数字式频率合成器输出的两路本振信号为模拟信号，不能保证完全正 交，这就直接导致了混频后的IQ信号不正交。模拟IQ的模数转换通常采用12位模数转换 器，即便结合自动增益控制单元也只能使IQ数据精度在18位以内，大大降低系统性能。模 拟低通滤波器要实现较高的带外抑制能力和较窄的过渡带，具有很大难度，一定程度上影 响了信号质量。综上可知，现有数字下变频系统在实际使用上显然存在不便与缺陷，所以有必要 加以改进。
实用新型内容针对上述的缺陷，本实用新型的目的在于提供一种数字下变频系统，提高了 IQ精 度，解决了 IQ不正交的问题，改善了下变频系统的性能，且支持参数化配置。为了实现上述目的，本实用新型提供一种数字下变频系统，包括模数转换器、锁存 器、用于产生IQ信号的下变频器GC4016芯片以及用于判决所述IQ信号是否饱和的FPGA， 所述模数转换器与信号输入端以及系统时钟输入端连接，所述模数转换器、锁存器、下变频 器GC4016芯片以及FPGA依次连接，所述FPGA与IQ信号输出端连接，所述FPGA与所述下 变频器GC4016芯片之间连接有用于配置下变频器GC4016芯片的微控制器。根据本实用新型的数字下变频系统，所述数字下变频系统为雷达数字下变频系 统。本实用新型通过模数转换器对信号进行采样，在同步时钟下由锁存器锁存，下变 频器GC4016芯片将锁存的高速AD数据与内部数字振荡信号混频得到正交的两路信号，并 对其进行CIC滤波和FIR低通滤波，经抽取后输出24位精度的IQ信号，FPGA负责判决信 号是否出现饱和，并根据特定的饱和补偿算法对IQ信号进行补偿，最终设定的数据格式输出IQ数据，微控制器用于配置下变频器GC4016芯片，每次配置在上电或者FPGA控制时进 行，工作期间不操作。借此，本实用新型提高了 IQ精度，解决IQ不正交的问题，改善了下变 频系统的性能，且支持参数化配置。
图1是现有技术的模拟下变频器工作原理图；图2是本实用新型的系统结构图；图3是本实用新型的下变频器GC4016芯片的工作原理图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，
以下结合附图及实施 例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释 本实用新型，并不用于限定本实用新型。如图2所示，本实用新型一种数字下变频系统100，该数字下变频系统100为雷达 数字下变频系统。包括模数转换器10、锁存器20、用于产生IQ信号的下变频器GC4016芯 片30以及用于判决所述IQ信号是否饱和的FPGA (Field-Programmable Gate Array，现场 可编程门阵列)40，模数转换器10与中频回波信号输入端以及系统时钟输入端连接，模数 转换器10、锁存器20、下变频器GC4016芯片30以及FPGA 40依次连接，FPGA 40与IQ信号 输出端连接，FPGA40与下变频器GC4016芯片30之间连接有用于配置下变频器GC4016芯 片30的微控制器50。下变频器GC4016芯片30是一款高集成度、配置灵活的信号处理芯片，具有4个处 理通道，内部集成了数字控制振荡器，CIC滤波器、抽取器、CFIR滤波器和PFIR滤波器，NCO 输出频率、CIC滤波器增益、滤波器系数及抽取倍数等均可以由外部配置，每个处理通道的 工作原理如图3所示。下变频器GC4016芯片30包括输入格式和补零单元、数控振荡器、CIC 滤波器、增益粗调单元、补偿抽头、可编程抽头、重采样器、格式转换单元以及串行配置寄存
ο模数转换器10对中频回波信号进行采样，在同步时钟下由锁存器20锁存，下变频 器GC4016芯片30将锁存的高速AD数据与内部数字振荡信号混频得到正交的两路信号，并 对其进行CIC滤波和FIR低通滤波，经抽取后输出24位精度的IQ信号。FPGA 40负责判决 信号是否出现饱和，并根据特定的饱和补偿算法对IQ信号进行补偿，最终设定的数据格式 输出IQ数据。微控制50用于配置下变频器GC4016芯片30，配置方式为并行方式，数据位宽8 位、地址位宽5位，分别写入Global和CHANNEL A的相关参数，即可完成配置，每次配置在 上电或者FPGA 40控制时进行，工作期间不操作。借此，本实用新型提高了 IQ精度，解决IQ不正交的问题，改善了下变频系统的性 能，且支持参数化配置。优选的是，模数转换器10为14位并行高速模数转换器，最大采样率可达105MSPS， 在系统时钟上升沿对中频回波信号直接采样，采样输出电平标准为LVTTL。锁存器20用于将模数转换器10产生的高速并行数据按系统时钟沿锁存，以保证
4足够的建立保持时间，同时还提高了驱动能力。FPGA 40对下变频器GC4016芯片30输出的IQ数据作功率检测，当出现饱和时启 动饱和补偿程序，以提高下变频器GC4016芯片30的动态范围。除此之外，FPGA 40还负责接 口控制和时序调整工作，以实现与外部组件的通信和数据传输。FPGA 40优选采用cyclone 系列EP1C6，其具有功耗低、逻辑单元和存储器多以及I/O丰富等特点，完全符合下变频器 GC4016芯片30的协处理器要求。本实用新型提供的数字下变频系统100提高了稳定性和可靠性，降低了环境因素 影响程度；提高了 IQ精度，以扩大动态范围，提高了灵敏度；且支持参数化配置，在各型天 气雷达信号处理系统中具有广泛的应用前景。综上所述，本实用新型通过模数转换器对信号进行采样，在同步时钟下由锁存器 锁存，下变频器GC4016芯片将锁存的高速AD数据与内部数字振荡信号混频得到正交的两 路信号，并对其进行CIC滤波和FIR低通滤波，经抽取后输出24位精度的IQ信号，FPGA负 责判决信号是否出现饱和，并根据特定的饱和补偿算法对IQ信号进行补偿，最终设定的数 据格式输出IQ数据，微控制器用于配置下变频器GC4016芯片，每次配置在上电或者FPGA 控制时进行，工作期间不操作。借此，本实用新型提高了 IQ精度，解决IQ不正交的问题，改 善了下变频系统的性能，且支持参数化配置。当然，本实用新型还可有其它多种实施例，在不背离本实用新型精神及其实质的 情况下，熟悉本领域的技术人员当可根据本实用新型作出各种相应的改变和变形，但这些 相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。
权利要求一种数字下变频系统，其特征在于，包括模数转换器、锁存器、用于产生IQ信号的下变频器GC4016芯片以及用于判决所述IQ信号是否饱和的FPGA，所述模数转换器与信号输入端以及系统时钟输入端连接，所述模数转换器、锁存器、下变频器GC4016芯片以及FPGA依次连接，所述FPGA与IQ信号输出端连接，所述FPGA与所述下变频器GC4016芯片之间连接有用于配置下变频器GC4016芯片的微控制器。
2.根据权利要求1所述的数字下变频系统，其特征在于，所述数字下变频系统为雷达 数字下变频系统。
专利摘要本实用新型公开了一种数字下变频系统，包括模数转换器、锁存器、用于产生IQ信号的下变频器GC4016芯片以及用于判决所述IQ信号是否饱和的FPGA，所述模数转换器与信号输入端以及系统时钟输入端连接，所述模数转换器、锁存器、下变频器GC4016芯片以及FPGA依次连接，所述FPGA与IQ信号输出端连接，所述FPGA与所述下变频器GC4016芯片之间连接有用于配置下变频器GC4016芯片的微控制器。借此，本实用新型提高了IQ精度，解决了IQ不正交的问题，改善了下变频系统的性能，且支持参数化配置。
文档编号H03D7/00GK201656916SQ201020160568
公开日2010年11月24日 申请日期2010年4月9日 优先权日2010年4月9日
发明者何建新, 姚振东 申请人:成都远望科技有限责任公司;成都信息工程学院;何建新