专利名称：高相噪、宽范围捷变的高频时钟电路的制作方法
技术领域：
本实用新型涉及一种高频时钟电路，特别是涉及一种高相噪、宽范围捷变的高频 时钟电路。技术背景目前，在很多领域，都会应用到高达Kihz频率以上的时钟，但是这种时钟一般分 为两种一是频率变换范围窄，相噪指标较好。另外一种是频率变换范围宽，相噪指标较差。 前一种主要是用芯片集成一片VC0，并把环路做在内部，成本低。后一种则基本采用数字AD 变换上去的方法，成本高。但是在一些要求严格的应用场合，就需要一种频率变换范围宽、 相噪指标要求高，成本便宜的时钟电路。现有技术中高频时钟电路频率变换范围、相噪指标 不能满足要求。
实用新型内容本实用新型的目的是解决现有技术中高频时钟电路频率变换范围窄、相噪指 标低的问题。本装置设计一种高相噪、宽范围捷变的高频时钟设计电路，满足频率范围宽、 相噪指标高的要求。为达到上述目的，本实用新型采用的技术方案是。一种高相噪、宽范围捷变高频时钟电路，包括锁频器模块、微处理器、滤波模块、 压控振荡器控制模块，微处理器与锁频器模块电连接，锁频器模块、滤波电路、压控振荡器 控制模块顺序电连接，压控振荡器控制模块输出端与锁频器模块输入端电连接。所述锁频器模块包括锁频器LM2541，外围电路及电源模块，锁频器LM2541包括时 钟输入端、控制字输入端、外部VCO输入端、电压信号输出端，时钟输入端包括单端连接端 或者差分连接端。所述滤波模块包括运放UC611组成的3阶滤波电路，电源模块。所述压控振荡器控制模块包括压控振荡器VC02000-A16，电源模块，外围电路。所述锁频器模块的控制字输入端与微处理器电连接，所述锁频器模块的外部VCO 输入端与压控振荡器控制模块输出端电连接，所述锁频器模块的电压信号输出端与滤波电 路输入端电连接。所述滤波模块的滤波电路输入端与锁频器模块的电压信号输出端电连接，滤波模 块的滤波电路输出端与压控振荡器控制模块的压控振荡器VC02000-A16输入端电连接。所述压控振荡器控制模块的压控振荡器VC02000-A16的输入端与滤波器模块输 出端电连接，压控振荡器控制模块的压控振荡器VC02000-A16输出端与锁频器模块的外部 VCO输入端电连接。所述高相噪、宽范围捷变高频时钟电路输入端为锁频器LM2541时钟输入端，高相 噪、宽范围捷变高频时钟电路输出端为压控振荡器控制模块的压控振荡器VC02000-A16输 出端。[0013]所述高相噪、宽范围捷变高频时钟电路时钟频率输入端输入范围5MHz -900MHz, 高相噪、宽范围捷变高频时钟电路频率输出端输出范围1 GHz -2GHz。从上述本实用新型的结构特征可以看出，其优点是高频时钟电路频率变换范围 宽、频率速度快、相噪指标要求高、成本低廉。
本实用新型将通过附图比较以及结合实例的方式说明。图1是本实用新型的结构示意图。图2微处理器控制频器模块的时序图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，
以下结合附图及实 施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解 释本实用新型，并不用于限定本实用新型。优选实施例。如图1所示的高相噪、宽范围捷变的高频时钟电路包括锁频器模块、微处理器、滤 波模块和压控振荡器控制模块。本次设计中锁频器模块为核心。锁频器模块、滤波模块、压 控振荡器控制模块顺序依次连接，压控振荡器控制模块与锁频器模块负反馈电连接。1.系统模块组成及功能。1) 锁频器模块。锁频器模块包括锁频器LM2541、外围电路及电源电路。锁频器LM2541包括时钟输 入端、控制字输入端、外部VCO输入端、电压信号输出端。通过单端或者差分方式输入时钟 频率，时钟输入端输入频率值越高，鉴相频率越高，则设计指标越好，但高频率，高相噪的时 钟输入成本较贵。时钟输入端也是高相噪、宽范围捷变的高频时钟电路系统的输入端。控 制字输入端是微处理器通过SPI方式控制锁频器LM2541寄存器的端口，微处理器输入锁频 器LM2541寄存器的控制频率是高相噪、宽范围捷变的高频时钟电路的理论输出值。外部 VCO输入端与压控振荡器控制模块的输出端连接。电压信号输出端将对比时钟输入端输入 频率信号与控制字输入端输入频率信号相位差，产生电压信号输出给滤波电路模块电路输 入端。2) 微处理器。微处理器为单片机P89LPC932A1，是恩智浦公司生产的MCS51系列8位单片机。指 令执行时间只需2到4个时钟周期，6倍于标准80C51器件。微处理器通过SPI方式控制锁 频器LM2541寄存器，按照要求输入频率控制字。输入频率为高相噪、宽范围捷变的高频时 钟电路输出频率的理论值。如图2所示的微处理器控制锁频器模块的时序图，图中在CLOCK 上升沿，LE为低使能有效时，DATA数据线将数据存入缓存中，等到LE低使能无效时，数据被 锁定，将缓存数据移入数据寄存器中，其中t。s为数据建立时间。、Η为数据保持时间。 为时钟信号高电平时间。tewL为时钟脉冲低电平时间。teES为LE使能信号建立时间。tEWH 为LE使能信号高电平时间。3)滤波模块。[0027]滤波模块包括低噪声运算放大器LM6211的3阶滤波环路及电源模块。LM6211低 工作电流，低偏置电流，低电压噪声。主要用于过滤的毛刺电流，调节实际的输出时钟高频 信号，校正电压值。滤波模块输入端与锁频器模块的锁频器LM2541电压信号输出端连接， 滤波模块输出端与压控振荡器控制模块的压控振荡VC02000-A16输入端连接。4)压控振荡器控制模块。压控振荡器控制模块包括压控振荡VC02000-A16、外围电路及电源模块。 VC02000-A16是时钟产生器，高相噪，单电源供电。输入电压范围为0V-15V，输出地频率范 围为1000-2000MHZ，频率与控制电压成线性关系。主要用于一种以电压输入来控制输出振 荡频率的电子振荡电路。压控振荡器控制模块的压控振荡VC02000-A16输入端与滤波器输 出端连接，压控振荡器控制模块的压控振荡VC02000-A16输出端与锁频器LM2541的外部 VCO输入端反馈连接，同时也作为高相噪、宽范围捷变高频时钟电路输出端。2.总体设计。锁频器模块的锁频器LM2541时钟输入端作为高相噪、宽范围捷变的高频时钟 电路输入端，压控振荡器控制模块的压控振荡VC02000-A16频率输出端作为高相噪、宽 范围捷变的高频时钟电路输出端。整个系统将时钟输入端输入的频率作为鉴相频率， 通过锁频器模块的锁频器LM2541控制字输入端输入到寄存器的频率信号比较，将相应 的相位差转化为一个正比与锁相结果的稳压电压，通过电压信号输出端输出给滤波模 块，过滤不需要的毛刺电流，校正电压值，将调节后的电压值作为压控振荡器控制模块的 VC02000-A16输入，通过压控振荡器控制模块输出对应时钟频率，将其返回给锁频器模块 的LM2541与寄存器设置的频率进行锁相，从而校正输出频率，最后产生一个稳定、相位 指标高的时钟。高相噪、宽范围捷变的高频时钟电路输入端输入频率范围5-900Mhz，输 出频率在 1000MHz-2000MHz 可调。输出相噪指标 IKHz (_80dBc/Hz)、IOKHz (_85dBc/Hz)、 IOOKHz (108dBC/Hz)，最终快速达到调节要求，实现高频时钟电路设计。1)确定鉴相频率依据公式fTCQ=fPDXN=fQsanXN/R确定鉴相频率，其中fQSCin为 时钟输入端输入频率，通过设置锁存器LM2541的寄存器，采用双倍DOUBLE方式，R值为1， 得到鉴相频率为fPD。为高相噪、宽范围捷变的高频时钟电路的输出频率理论值，输出 频率理论值由微处理器通过SPI接口控制锁存器模块的LM2541寄存器实现。N为鉴相频率 值与输出频率值的倍数关系值，R为分频因子，最小值为1。2) 确定输出频率微处理器通过SPI接口控制锁存器模块的LM2541寄存器实 现，产生理论调节高频值，由于硬件电路的误差，实际设置的高频信号是一个接近理论值的 高频值。3)调节输出频率根据鉴相频率与实际的高频信号相位差，产生电压差值，通过 一个低噪声运放LM6211的3阶滤波环路过滤不需要的毛刺电流，调节实际的输出时钟高频 信号，校正电压值，将调节后的电压值作为压控振荡器控制模块的VC02000-A16输入，压控 振荡器控制模块的VC02000-A16输出对应时钟频率，将其返回给锁频器模块的LM2541与寄 存器设置的频率进行锁相，从而校正输出频率，最后产生一个稳定、相位指标高的时钟。举例说明锁存器模块的LM2541输入时钟^an为25MHz，通过设置锁存器 LM2541的寄存器，采用双倍DOUBLE方式，得到鉴相频率为fPD为50MHz。若要系统输出2GHz 的高频信号，则单片机P89LPC932A1通过SPI接口控制锁频器模块的LM2541寄存器，设置N=40,N值，R值，LM2541将理论高频值与鉴相频率产生的相位差转换为对应的电压值，通过 三阶滤波环路校正电压值，将其作为压控振荡控制器模块的VC02000-A16的输入信号，使 压控振荡控制器模块的VC02000-A16产生一个需要的时钟返回给锁频器模块的LM2541与 寄存器里设置的频率进行锁相，从而去矫正输出频率，最后产生一个稳定，相位指标高的时 钟。LM2541通过设置内部的寄存器来控制任意的最小步进，步进值可以是小数点。并不一 定像其他大多数的锁频器一样只能以鉴相频率为最小步进。本说明书中公开的所有特征，除了互相排斥的特征以外，均可以以任何方式组合。本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征，除非特别叙 述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只 是一系列等效或类似特征中的一个例子而已。
权利要求1.一种高相噪、宽范围捷变高频时钟电路，其特征在于包括锁频器模块、微处理器、 滤波模块、压控振荡器控制模块，微处理器与锁频器模块电连接，锁频器模块、滤波电路、压 控振荡器控制模块顺序电连接，压控振荡器控制模块输出端与锁频器模块输入端电连接。
2.根据权利要求1所述的一种高相噪、宽范围捷变高频时钟电路，其特征在于所述锁 频器模块包括锁频器LM2541，外围电路及电源模块，锁频器LM2541包括时钟输入端、控制 字输入端、外部VCO输入端、电压信号输出端，时钟输入端包括单端连接端或者差分连接 端。
3.根据权利要求1所述的一种高相噪、宽范围捷变高频时钟电路，其特征在于所述滤 波模块包括运放iiceii组成的3阶滤波电路，电源模块。
4.根据权利要求1所述的一种高相噪、宽范围捷变高频时钟电路，其特征在于所述压 控振荡器控制模块包括压控振荡器VC02000-A16，电源模块，外围电路。
5.根据权利要求2所述的一种高相噪、宽范围捷变高频时钟电路，其特征在于所述锁 频器模块的控制字输入端与微处理器电连接，所述锁频器模块的外部VCO输入端与压控振 荡器控制模块输出端电连接，所述锁频器模块的电压信号输出端与滤波电路输入端电连 接。
6.根据权利要求3所述的一种高相噪、宽范围捷变高频时钟电路，其特征在于所述滤 波模块的滤波电路输入端与锁频器模块的电压信号输出端电连接，滤波模块的滤波电路输 出端与压控振荡器控制模块的压控振荡器VC02000-A16输入端电连接。
7.根据权利要求4所述的一种高相噪、宽范围捷变高频时钟电路，其特征在于所述压 控振荡器控制模块的压控振荡器VC02000-A16的输入端与滤波器模块输出端电连接，压控 振荡器控制模块的压控振荡器VC02000-A16输出端与锁频器模块的外部VCO输入端电连 接。
8.根据权利要求1所述的一种高相噪、宽范围捷变高频时钟电路，其特征在于所述高 相噪、宽范围捷变高频时钟电路输入端为锁频器LM2541时钟输入端，高相噪、宽范围捷变 高频时钟电路输出端为压控振荡器控制模块的压控振荡器VC02000-A16输出端。
9.根据权利要求1所述的一种高相噪、宽范围捷变高频时钟电路，其特征在于所述高 相噪、宽范围捷变高频时钟电路时钟频率输入端输入范围5MHz-900MHz，高相噪、宽范围捷 变高频时钟电路频率输出端输出范围lGHz-2GHz。
专利摘要本实用新型涉及一种高频时钟设计电路，特别是涉及一种高相噪、宽范围捷变的高频时钟设计电路。目的是解决现有技术中高频时钟电路频率变换范围窄、相噪指标低的特点。技术方案是高相噪、宽范围捷变高频时钟电路，包括锁频器模块、微处理器、滤波模块、压控振荡器控制模块，微处理器与锁频器模块电连接，锁频器模块、滤波电路、压控振荡器控制模块顺序电连接，压控振荡器控制模块输出端与锁频器模块输入端电连接。本实用新型可应用于要求高相噪、宽范围捷变的高频电路场合。
文档编号H03L7/00GK201830236SQ20102057827
公开日2011年5月11日 申请日期2010年10月27日 优先权日2010年10月27日
发明者吴凯, 李爱琴 申请人:四川九州电子科技股份有限公司