经供应调节的锁相环路(pll)及使用方法

专利名称：经供应调节的锁相环路(pll)及使用方法
技术领域：
本发明大体上涉及锁相环路(PLL)，且更明确地说，涉及经供应调节的PLL及使用方法。
背景技术：
锁相环路(PLL)是一种电子系统，其将输出信号的相位及频率锁定到输入信号的相位及频率。PLL广泛用于通信系统及装置中的应用，例如FM解调器、立体声解调器、音调检测器、频率合成器等中。PLL还普遍用于需要高频周期性信号以使高性能数字电路之间的事件同步的数字应用中，所述数字电路例如为微处理器、数字信号处理器、网络处理器、同步系统等。对于各种应用领域来说，尤其需要将PLL与半导体集成电路(IC)集成在一起， 且通过高级超大规模集成电路(VLSI)制造技术(例如，互补金属氧化物半导体(CMOS)制造技术)来实施PLL。随着将复杂电子系统集成在单片半导体芯片上的趋势持续，PLL已称为几乎所有 VLSI芯片的必需组件。举例来说，通常将PLL集成在高级数字系统(例如，微处理器)中以提供经同步的时钟信号(及其它信号)。作为另一实例，还通常将PLL用于模拟或混合信号芯片(例如，高性能射频(RF)收发器)中以形成频率合成器，所述频率合成器通常用以调制发射器中的基带信号且解调接收器中的传入RF信号。强健且稳定的操作是PLL的最需要的特性之一，其决定了与其集成在一起的电路的总体性能。当CMOS制造技术持续按比例缩小到深亚微米及纳米范围内时，具有所需特性的 PLL的设计变得越来越困难。许多挑战之一来自对芯片上电力供应噪声(其归因于减小的供应电压对阈值电压比)的增大的敏感性，其通过引起增大的相位噪声或时序抖动而使 PLL性能降级。更具体地说，用于PLL中的压控振荡器(VCO)或流控振荡器(CCO)尤其对其电力供应上的噪声敏感。对于高级PLL架构来说，VCO或CCO必需依靠“清洁”的电力供应来操作。经供应调节的PLL架构用以将清洁或经调节的供应提供给PLL中所使用的VCO 或CC0。举例来说，典型的经供应调节的PLL架构涉及在PLL的环路滤波器与压控振荡器 (VCO)之间使用供应调节环路。此供应调节环路可放大并缓冲来自环路滤波器的电压控制信号(U，且产生针对VCO的可调整的经调节电力供应电压(V·)。主要PLL环路通过改变V。 且因此改变Vkk而在所需频率下操作VC0，且供应调节环路使Vkk保持与PLL电力供应(Vdd)的变化无关。具有上述配置的现有经供应调节的PLL还通常包括位于经调节的 VCO供应电压(Vkk)与接地之间的去耦电容器，以尝试消除经调节的VCO供应电压(Vkk)中的不当AC分量。然而，此经供应调节的PLL结构及其它现有的经供应调节的PLL结构展现众多显而易见的问题。首先，因为供应调节环路自身无法抑制高于其带宽的频率下的VCO电力供应噪声，所以需要使供应调节环路的带宽最大化。这可导致PLL中增大的电力消耗。其次， VCO去耦电容器的使用引入了较高级极点，其使得难以补偿PLL环路。需要确保跨较宽范围的参考频率的稳定PLL操作。因此，PLL环路动态跟踪参考频率(ω-)而同时保持与工艺、电压及温度(PVT)变化无关是重要的。换句话说，任何较高级极点的频率应随着PLL参考频率而按比例调整，但并非始终如此。通常，极点频率与参考频率的比率根据PVT条件而变化，且还可随PLL中所使用的除以N电路的倍增因子而变。因此，经供应调节的PLL的操作稳定性可能跨PVT条件而显著减小，且PLL的使用可能限于较窄范围的参考频率。鉴于现有经供应调节的PLL结构中的这些及其它问题，需要改进的经供应调节的 PLL结构及使用方法，以便在应对VLSI处理技术的持续按比例调整的趋势的同时获得所要的PLL特性。

发明内容
通过提供一种经供应调节的PLL的本发明的优选实施例来大体上解决或规避了这些及其它问题，且大体上实现了技术优点。所述PLL包含供应调节环路、压控振荡器 (VCO)及用于所述VCO的可编程去耦电容器阵列。所述VCO去耦电容器阵列的电容可调整以等于N乘Cran，其中N为除以N电路的倍增因子的当前值，且Cunit*经挑选以用于制造所述去耦电容器阵列的处理技术所特有的单位电容。当所述PLL从一个频带切换到另一频带时，由所述VCO去耦电容器引入的较高级极点跟踪PLL参考频率，因此维持跨越较宽范围的参考频率的PLL操作稳定性。并且，较高级极点频率与PLL参考频率的比率仅由电容的比率决定，电容的比率通常不受现代工艺技术中的PVT变化影响。因此，所述经供应调节的PLL 的操作稳定性现在对PVT变化较不敏感，且所述PLL可在较宽范围的参考频率下使用。根据本发明的优选实施例，一种PLL电路包含供应调节器，所述供应调节器经配置以产生针对压控振荡器(VCO)的经调节的控制电压，所述VCO响应于所述经调节的控制电压而产生VCO输出频率。所述PLL电路还包含除以N电路，所述除以N电路经配置以将所述VCO输出频率的经除部分反馈到相位检测器，所述除以N电路具有为N的倍增因子。所述PLL电路进一步包含耦合到所述经调节的控制电压的去耦电容器，所述去耦电容器的电容等于N乘CUNIT，其中Cunit表示经挑选以用于制造去耦电容的处理技术所特有的单位电容。根据本发明的另一优选实施例，一种经供应调节的PLL电路包含经供应调节的环路，所述经供应调节的环路经配置以在第一节点处产生经调节的供应电压。所述经供应调节的PLL电路还包含电压到电流单元(voltage-to-current unit)，所述电压到电流单元经配置以响应于所述经调节的供应电压而在第二节点处产生控制电流。所述经供应调节的 PLL电路进一步包含流控振荡器，所述流控振荡器经配置以响应于所述控制电流而产生输出频率信号。所述经供应调节的PLL电路更进一步包含除以N电路，所述除以N电路经配置以将所述输出频率信号的经除部分反馈到相位检测器，所述除以N电路具有为N的倍增因子。所述经供应调节的PLL电路另外包含耦合在所述第二节点与接地之间的去耦电容器， 所述去耦电容器的电容等于N乘Cunit，其中Cran表示经挑选以用于制造去耦电容的处理技术所特有的单位电容。根据本发明的另一优选实施例，一种使用锁相环路(PLL)电路的方法包含为所述PLL中的除以N电路选择第一倍增因子m ；将用于压控振荡器(VCO)的去耦电容器的电容设定为等于m乘Cunit ；为所述PLL中的除以N电路选择第二倍增因子N2 ；及将用于所述 VCO的去耦电容器的电容调整为等于N2乘Cunit，其中Cunit表示经挑选以用于制造去耦电容的处理技术所特有的单位电容。根据本发明的又一优选实施例，一种经供应调节的锁相环路(PLL)电路包含用于为所述PLL中的除以N电路选择第一倍增因子m的装置；用于将用于压控振荡器(VCO) 的去耦电容器的电容设定为等于m乘Cunit的装置；用于为所述PLL中的除以N电路选择第二倍增因子N2的装置；及用于将用于所述VCO的去耦电容器的电容调整为等于N2乘Cunit 的装置，其中Cunit表示经挑选以用于制造去耦电容的处理技术所特有的单位电容。根据本发明的又一优选实施例，一种无线装置包含处理器、与所述处理器电子通信的存储器，及存储在所述存储器中的指令，所述指令可由所述处理器执行以选择经供应调节的PLL中的第一频带；为所述PLL中的除以N电路选择第一倍增因子m ；及将用于压控振荡器(VCO)的去耦电容器的电容设定为等于附乘^皿，其中Cran表示经挑选以用于制造去耦电容的处理技术所特有的单位电容。


为了更完整地理解本发明及其优点，现在参考结合附图进行的以下描述，其中图1说明说明性实施例的经供应调节的PLL的框图；图2说明说明性实施例的经供应调节的PLL的供应调节器、压控振荡器及可编程去耦电容器阵列的示范性示意图；图3为说明使用说明性实施例的经供应调节的PLL的方法的流程图；图3A说明对应于图3的方法的装置加功能块；及图4说明可与说明性实施例的经供应调节的PLL—起包括在无线装置内的某些组件。
具体实施例方式以下详细论述目前优选的实施例的制作及使用。然而，应了解，本发明提供可在各种各样的特定情境中体现的许多适用发明性概念。所论述的特定实施例仅说明制作及使用本发明的特定方式，而并不限制本发明的范围。将关于特定情境中的优选实施例(S卩，具有跟踪PLL参考频率的与PVT及倍增因子无关的较高级极点的经供应调节的PLL)来描述本发明，因此提供经改进的总体PLL操作稳定性(以及其它有利特征)。举例来说，在用作通用时钟乘法器的PLL中可能尤其需要这些有利特征。可将本发明的实施例应用于在需要PLL中的经改进的操作稳定性的应用中所使用的PLL。虽然使用CMOS处理技术来制造优选实施例中的PLL，但还可使用例如双极及 BiCMOS等其它合适处理技术来实施优选实施例中的PLL。图1说明根据本发明实施例的经供应调节的PLL 100的框图。PLL 100包含相位检测器110、电荷泵120、环路滤波器130、供应电压调节器140、压控振荡器(VCO) 150、可编程去耦电容器阵列160及反馈除以N电路170。相位检测器110将参考信号(例如，输入时钟信号ωΚΕΡ)的相位及频率与振荡反馈信号ωΜν(由除以N电路170响应于PLL输出频率信号ωνω而产生)的相位及频率进行比较。相位检测器110产生指示参考信号ω-与反馈信号ωΜν之间的相位差的输出信号。在一实施例中，当反馈信号ωΜν落后于或超前于参考信号《KEF时产生上升(UP)信号或下降(DN)信号。将来自相位检测器110的UP信号及DN信号馈入到电荷泵120中，电荷泵120可产生控制信号以有效地更改VCO 150的输出频率ωνω。从电荷泵120产生的控制信号可为如所展示的电流信号Ι。Ρ或电压信号。举例来说，电荷泵120可为包含驱动电容器的两个切换式电流源的现有电荷泵，其可根据UP信号及DN信号来提供或吸收电容器上的电流且产生控制电压信号。UP信号将与UP信号脉冲的宽度成比例的电荷量添加到电容器，而DN信号上的脉冲移除与DN脉冲宽度成比例的电荷。 如果UP的宽度大于DN脉冲的宽度，那么存在控制电压信号的净增大。还可使用具有其它配置的电荷泵120。注意，贯穿本发明的优选实施例的描述，仅出于说明性目的，分别使用以弧度每秒为单位来测量的角频率《KEF、ωνω及ωΜν来表示PLL参考信号、PLL输出信号及PLL反馈信号的频率。在不脱离本发明的范围的情况下，当使用以赫兹为单位测量的常规频率f来表示各种实施例中的各种PLL信号的频率时，各种实施例中所揭示的发明性特征也适用。 角频率与常规频率经由等式ω = 2 π f而彼此相关。环路滤波器130用以滤除由电荷泵120产生的控制信号的不当频谱分量。环路滤波器130的频谱特性优选为低通滤波器，其提取来自电荷泵120的控制信号的DC分量，从而将“不含AC”的VCO控制电压信号V。m提供给供应电压调节器140。可将各种环路滤波器用于环路滤波器130。在一实施例中，环路滤波器130为已知的RC低通网络。在另一实施例中，环路滤波器130为开关式电容器环路滤波器。还可使用具有其它配置的环路滤波器 130。供应电压调节器140耦合在环路滤波器130与VCO 150之间。供应电压调节器 140可放大经滤波的VCO控制电压信号Vcm且在输出节点145上输出可变或可调整的经调节VCO控制电压V·。供应电压调节器140通常展现显著改进的电力供应抑制比(PSRR)且产生大体上不含噪声的经调节的VCO控制电压V·，其通常存在于IC芯片中的DC电力供应线Vdd及衬底上。供应电压调节器140还通常展现较低的压降电压，从而允许经调节的VCO 控制电压Vkk尽可能地高，且因此使VCO 150的输出频率信号ωνω的可得频率最大化。供应电压调节器140可经由各种电路配置来实施。VCO 150包含振荡器，所述振荡器耦合到供应电压调节器140的输出节点145，且响应于经调节的VCO控制电压Vkk而输出频率信号ωνω。经由除以N电路170(其具有为 N的倍增因子)将VCO 150的输出频率信号ωνω的经除版本(即，ωΜν)反馈到相位检测器110。当参考信号与反馈信号ωΜν之间存在频率差时，经调节的VCO控制电压Vkk 的值将增大或减小以使VCO 150加速或减速，从而致使反馈信号ωΜν追及参考信号ωΚΕΡ或消除反馈信号ωΜν的超前。当实现参考信号ω-与反馈信号ωΜν之间的自动跟踪时，可称将VCO 150的输出频率信号ωνα)锁定于参考信号GJkef上。VC0150优选展现Vkk与ωνα) 之间的线性电压-频率转移特性。图1中的经供应调节的PLL 100的框图中还说明可编程去耦电容器阵列160。去耦电容器阵列160耦合在供应电压调节器输出节点145与AC接地(GND)之间，且在Vkk与 GND之间提供可变电容。去耦电容器阵列160可为具有各种配置的已知可编程电容器阵列， 且其电容可通过经由已知装置(例如，已知的编码/解码及多路复用电路)选择性地连接所述阵列中的电容器中的各者而变化。通过关于图1所说明的PLL 100配置，因将供应调节器140及去耦电容器阵列160
8添加到PLL 100环路中而通常在PLL 100转移函数中引入了较高级的非主要极点。所述较高级的非主要极点的频率可大体上表达为如下ωΒ = gvco/CD(1)其中gv。。表示VCO 150在节点145处的有效跨导，且Cd表示可编程去耦电容器阵列160在节点145处的电容。并且，通过关于图1而说明的PLL 100配置，VCO 150经配置而具有呈表达如下的形式的振荡频率ω· = gvco/CEFF(2)其中Ceff表示VCO 150的有效电容。注意，存在各种VCO 150配置，以展现如关于表达式(2)所描述的振荡频率特性。本发明的范围无意限于任何特定类型的压控振荡器。在优选实施例中，去耦电容器阵列160的电容Cd为可变及可调整的，使得其值经设定而与除以N电路170的倍增因子N成比例。当PLL 100在预定倍增因子N下操作时， 设定可编程去耦电容器阵列160的电容(；，使得CD = N*C丽(3)其中Cunit表示经挑选以用于制造去耦电容器阵列160中的电容器的IC处理技术所特有的单位电容。此可变电容Cd可经由控制逻辑电路(未图示)(例如，选择并连接可编程电容器阵列160中的多个电容器中的各者的编码-解码及多路复用电路)自动地调整。 当PLL 100经复位以在不同倍增因子N下操作(其通常导致不同的VCO 150输出频率信号 ωνοο)时，控制逻辑电路将根据除以N电路170的经调整倍增因子N来复位表达式C3)的可变电容CD。举例来说，在参考信号的频率fKEF为IOMHz (GJkef = 2 Ji fEEF)且VCO 150输出频率信号的频率fyco为900MHz (ω vco = 2 π fvco)(即，N = 90)的初始PLL 100设置中，将Cd设定为90乘CUNIT。当PLL 100经复位以响应于同一参考信号产生为1. OGHz的VCO 150输出频率信号fTCQ (即，N = 100)时，将Cd复位为100乘CraiT。对PLL 100上的N及Cd的复位可经由共用控制逻辑电路同时执行。对PLL 100上的N及Cd的复位还可经由单独的控制逻辑电路依序执行。通过以上所描述的PLL 100配置，可如下从表达式(1)、(2)及(3)来推论出较高
级极点频率ωΒ与参考信号的频率ωΚΕρ的比率ω D/ ω EEF = (gvco/CD) / ω KEF = gvco/ ( ω EEF*N*CraiT) = gvco/ ( ω vco氺G環IT) = CEFF/CraiT(4)从表达式(4)可容易了解PLL 100的有利特征，如至少以下各者。首先，较高级极点频率ωΒ与参考信号的频率ωΚΕΡ的比率与除以N电路170的倍增因子N无关。换句话说，在PLL 100的频率锁定范围内，当PLL 100在不同频带之间操作时，PLL 100的环路动态 (例如，极点频率)始终跟踪参考信号的频率ωΚΕΡ。因此，可显著改进PLL 100的操作稳定性。其次，表达式(4)指示，PLL 100中的较高级极点频率ωΒ与参考信号的频率ωΚΕΡ的比率等于VCO 150的有效电容Ceff与单位电容Cran的比率，当与其它电路/装置参数相比时， 所述两个比率均显著地对PVT变化较不敏感。因此，如高级PLL结构所需要，PLL 100的操作稳定性实质上不受PVT变化影响。
图2说明经供应调节的PLL 100，其中将供应电压调节器140、VCO 150及可编程去耦电容器阵列160的示范性示意图展示为分别通过运算放大器(op-amp) 142及PM0SFET Ml、电压到电流(V2I)电阻器Rv21及PMOSFET M2及环式振荡器152，以及开关式电容器阵列 162等来实施。将来自环路滤波器130的控制电压信号V。m供应到op-amp 142的差分输入，所述op-amp 142的输出耦合到PMOSFET Ml的栅极。PMOSFET Ml的源极耦合到电力供应Vdd且PMOSFET Ml的漏极耦合到节点A。将节点A处的电压Vkk反馈到op-amp 142的另一差分输入，从而形成局部反馈环路。通常还将此局部反馈环路称作供应调节环路。与“含噪声”的电力供应电压Vdd相比，通过供应调节环路来调节节点A处的电压V·，使得来自电力供应Vdd的噪声产生消除所述噪声的局部校正电压。因此，当Vdd变化时，Vkk保持实质上恒定。通常还将Vkk称作经供应调节的电压。如先前所描述，在PLL 100的前向路径中添加供应调节环路这一举动在PLL 100的转移函数中产生较高级的非主要极点，所述极点具有关于表达式(1)所表达的频率ωΒ。VCO 150包含V2I电阻器Rv21，所述V2I电阻器Rv21实施于节点A与GND之间，以将经供应调节的电压Vkk转换为dc电流IV2I。VCO 150还包含PMOSFET M2, PMOSFET M2在 PMOSFET Ml之后实施于前向路径中。PMOSFET M2可等同于PMOSFET Ml。PMOSFET M2的源极耦合到电力供应Vdd且PMOSFET M2的漏极耦合到节点B。PMOSFET M2的栅极耦合到 PMOSFET Ml的栅极。通过此电流镜电路配置，在PMOSFET M2分支中产生dc电流Icm且其流到节点B中。如此产生的Icm可为dc电流Iv21的精确复制，从而实质上不受供应电压Vdd 中的噪声影响。随后将Iem馈入到环式振荡器152中，且将其转换为PLL 100的输出频率
f η ω vco °在当前配置中，使用CMOS工艺技术来实施环式振荡器152，且环式振荡器152包含具有三个CMOS反相器INVl到INV3的链。反相器INVl到INV3的PMOSFET的源极耦合到节点B。反相器INVl到INV3的NM0SFET的源极耦合到GND。INV3的输出级处的电压反馈到INVl的输入级。环式振荡器152还包含“向上拉平”单元155，“向上拉平”单元155经配置以将两个反相器之间的电压差转换为“向上拉平”单元155的输出节点处的输出频率信号ωκοο类似地，如先前关于表达式( 所描述，可将环式振荡器152的输出频率信号 ωvco表达为环式振荡器152的有效跨导gvro与环式振荡器152的有效电容Ceff的比率。注意，尽管将环式振荡器152说明为产生输出频率信号ωνα)，但还可使用具有其它配置的流控振荡器(CCO)将dc电流Iem转换为输出频率信号ωνα)。图2中所说明的环式振荡器152的示意图无意将CCO限于任何特定类型。还应注意，仅出于说明目的，将V2I电阻器Rv21及PMOSFET M2描述为V2I转换器。 还可使用其它V2I电路配置以响应于经供应调节的电压Vkk而产生准确的CCO控制电流信号I·。进一步注意，仅出于说明性目的，将V2I电阻器Rv21及PMOSFET M2描述为VCO 150 的一部分。用以将经供应调节的电压Vkk转换为CCO控制电流信号电路还可实施为PLL 100的其它电路组件的一部分(例如，供应电压调节器140的一部分)，或作为单独的电路组件。本发明的范围无意将V2I电路限于任何特定电路类型或配置。图2还说明可编程VCO去耦电容器阵列162。所述可编程去耦电容器阵列162包含并联实施于节点B与GND之间的多个电容器。可通过闭合开关Si而选择性地将电容器 CiG = 1、2.....N)耦合到节点B与GND。可编程去耦电容器阵列162的总电容Cd等于以预定切换方案耦合到节点B与GND的电容器的电容的总和，所述预定切换方案确定闭合哪些开关及断开哪些开关从而获得所要的CD。对于除以N电路170的倍增因子经设定而具有为N的预定值的PLL 100设定来说，将可编程去耦电容器阵列162的总电容Cd设定为如先前通过表达式⑶所描述的Cd = N*Cunit，其中Cunit表示经挑选以用于制造去耦电容器阵列Cd中的电容器的IC处理技术所特有的单位电容。对于不同PLL 100设定来说，当将除以N电路170的倍增因子复位为另一值时，根据所述经复位的倍增因子值来调整电容器阵列162的总电容CD。在示范性PLL 100配置中，除以N电路170经配置以具有为1000的最大倍增因子 Nmax及为80的最小倍增因子化吣可编程去耦电容器阵列162包含1000个等同的开关式电容器，每一开关式电容器具有等于单位电容CunitW电容。当将示范性PLL 100设定成以为 1000的除以N电路170倍增因子操作时，可编程去耦电容器阵列162中的开关全部闭合； 电容器阵列162的总电容Cd等于1000*CUNIT。当使示范性PLL 100复位而以为80的除以N 电路170倍增因子操作时，一千个开关当中仅八十个闭合，使得电容器阵列162的总电容Cd 经复位而等于80*Cunit。可使用已知控制逻辑(未图示)来选择性地断开或闭合电容器阵列162中的开关中的各者，且选择性地将电容器中的各者耦合到节点B与GND。各种已知电路、装置、组件可实施为以上所描述的用于连接或解除连接可编程去耦电容器阵列162中的电容器的开关S”本发明的范围无意将开关限于任何特定类型或配置。举例来说，在另一示范性PLL 100配置中，除以N电路170经配置以具有分数N除以N电路架构以用于改进相位噪声。分数N除以N电路架构具有分数倍增因子，且允许VCO 输出频率分辨率为参考频率ωΚΕΡ的分数部分。可根据分数倍增因子N的当前值以与具有整数N除以N电路的示范性PLL 100的方式类似的方式来调整可编程去耦电容器阵列162 的电容CD。有利优点包括当PLL 100经设定以从一个除以N电路170倍增因子到另一除以 N电路170倍增因子(整数或分数)而操作时，可编程去耦电容器阵列162的总电容Cd可根据当前倍增因子而自动地调整。因此，如先前关于表达式(4)而阐释，由供应调节环路 140产生的高级极点的极点频率ωΒ与参考信号频率ωΚΕΡ的比率始终与除以N电路170的倍增因子N无关。如所属领域的技术人员可了解，此电路特征可产生显著改进的PLL 100 操作稳定性。此外，如等式⑷中所表达，《1)与的比率等于VCO 152有效电容Ceff与处理技术单位电容Cunit的商。所述商为两个电容的比率，其通常对PVT变化较不敏感。因此，PLL 100的改进的操作稳定性通常不受PVT变化影响。作为一额外有利特征，针对极点的复杂补偿电路可因改进的PLL操作稳定性而得以简化或消除。因此，具有所述发明性特征的PLL可引起降低的电力消耗及减小的芯片占用面积。注意，仅出于说明性目的，将可编程去耦电容器阵列162展示为根据除以N电路的当前倍增因子N的值而提供可调整的电容CD。所属领域的技术人员将认识到，可代替电容器阵列162而使用任何去耦电容，只要其电容可根据当前倍增因子N(整数或分数)以所要分辨率控制并调整即可。本发明的范围无意将可调整的去耦电容限于任何特定类型或配置。还应注意，可将经供应调节的PLL 100分割为数字域及模拟域。以上所说明的经供应调节的PLL 100中的电路模块可为模拟电路模块及数字电路模块两者。举例来说，模拟域可包括相位检测器110、电荷泵120、环路滤波器130及VCO 150。数字域可包括包含异步高速反馈除法器的除以N电路170。此外，可通过数字电压供应为数字域中的电路供电。 相比之下，可通过模拟供应为模拟域中的某一电路(例如，电荷泵及电流镜)供电，而同时可通过数字供应电力为其余电路(例如，相位检测器110)供电。模拟电压供应可大于或小于数字电压供应。进一步注意，以上所描述的经供应调节的PLL 100仅说明适用于示范所述发明性特征的那些电路模块。经供应调节的PLL 100还可包括经实施以实现预定PLL特性的额外电路。举例来说，所述额外电路可包括前置除法器、环路滤波器计时逻辑、非时钟检测器、后置除法器、倍增因子N选择电路、输出缓冲器。可与PLL 100—起实施任何数目的额外电路、 装置、组件、连接器等。可在本文中说明的特定电路或电路的缺乏无意以任何方式限制本发明的实施例。图3为说明使用经供应调节的PLL 100的方法的流程图200。所述方法可通过为经供应调节的PLL 100中的除以N电路选择(210)第一倍增因子m来执行。此操作可设定经供应调节的PLL 100中的VCO以在第一频带中操作。所述除以N电路可包含倍增因子 N选择电路，所述倍增因子N选择电路经配置以响应于传入控制信号而调整其N值。视经供应调节的PLL 100的应用而定，所述倍增因子m可为整数或分数。将VCO去耦电容Cd的值设定(220)为等于Nl*CraiT，其中Cunit表示经挑选以用于制造去耦电容器的IC处理技术所特有的单位电容。所述去耦电容器可为具有多个开关式电容器的可编程去耦电容器阵列。 可经由通过已知装置(例如，已知编码-解码电路及已知多路复用电路)选择性地连接阵列中的电容器中的各者而获得可编程去耦电容Cd的所要值。还可将具有在倍增因子N的调谐范围中的所要调整分辨率的其它可变电容器用作VCO去耦电容器CD。所述方法可进一步通过为经供应调节的PLL 100中的除以N电路选择(230)第二倍增因子N2来执行。视经供应调节的PLL 100的应用而定，所述倍增因子N2可为大于或小于m的整数或分数。可以以上用于选择W的类似方式来执行除以N电路中的N2的选择。此操作可使PLL 100中的VCO从第一频带切换到第二频带而操作。接着以与以上设定先前去耦电容值所描述的方式类似的方式将VCO去耦电容器Q3的值调整O40)为等于N2*Cunit。注意，可在PLL 100初始化过程期间同时执行选择(210)第一倍增因子m及设定 O20) VCO去耦电容。类似地，当PLL 100准备好从第一频带切换到第二频带时，可在后续的 PLL 100复位过程期间同时执行选择(230)第二倍增因子N2及调整Q40)VC0去耦电容。以上所描述的图3的方法200可由对应于图3A中所说明的装置加功能块200A的各种硬件及/或软件组件及/或模块来执行。换句话说，图3中所说明的步骤210到240 对应于图3A中所说明的装置加功能块210A到Μ0Α。图4说明经供应调节的PLL 100可包括于无线装置500内。无线装置500可为移动装置/移动台或基站(即，接入点)。移动台的实例包括蜂窝式电话、手持式无线装置、 无线模块、膝上型计算机、个人计算机等。可替代地将移动台称作接入终端、移动终端、订户台、远程台、用户终端、终端、订户单元、用户设备等。经供应调节的PLL 100及使用方法可为无线装置500的一部分。举例来说，经供应调节的PLL 100可为经实施以形成本机振荡器的频率合成器的一部分。与无线装置500 —起包括的本机振荡器可用以调制发射器中的基带信号且解调接收器中的传入RF信号。另外，经供应调节的PLL 100及使用方法可位于并非无线装置500的电子装置中。然而，除了经供应调节的PLL 100可不为收发器515的一部分以外，所述电子装置的框图及组件将类似于图4的无线装置500。无线装置500可包括微处理器501。所述微处理器501可为通用单芯片或多芯片微处理器(例如，嵌入式ARM处理器)、专用微处理器(例如，数字信号处理器(DSP))、微控制器、可编程门阵列等。处理器501可称作中央处理单元(CPU)。尽管在图4的无线装置 500中仅展示单个处理器501，但在替代配置中，可使用处理器的组合(例如，ARM与DSP的组合)。无线装置500还包括存储器505。存储器505可为能够存储电子信息的任何电子组件。存储器505可体现为随机存取存储器(RAM)、只读存储器(ROM)、磁盘存储媒体、光学存储媒体、RAM中的快闪存储器装置、与处理器包括在一起的板上存储器、EPROM存储器、 EEPROM存储器、寄存器等，包括其组合。数据507及指令509可存储在存储器505中。可通过处理器501执行指令509以实施本文中所揭示的方法。执行指令509可涉及使用存储在存储器505中的数据507。当处理器501执行指令509时，指令509a的各个部分可加载到处理器501上，且数据507a的各个片段可加载到处理器501上。无线装置500还可包括发射器511及接收器513，以允许将信号发射到无线装置 500及从无线装置500接收信号。发射器511及接收器513可统称为收发器515。天线517 可电耦合到收发器515。无线装置500还可包括(未图示)多个发射器、多个接收器、多个收发器及/或多个天线(例如，517a、517b)。无线装置500的各种组件可通过一个或一个以上总线耦合在一起，所述一个或一个以上总线可包括电力总线、控制信号总线、状态信号总线、数据总线等。为了清晰起见，在图4中将各种总线说明为总线系统519。在以上描述中，有时已结合各种术语使用参考编号。在结合参考编号使用术语的情况下，这意在指代各图中的一者或一者以上中所展示的特定元件。在无参考编号而使用术语的情况下，这意在大体上指代不限于任何特定图的术语。先前所使用的术语“确定”涵盖各种各样的动作，且因此，“确定”可包括推算、计算、处理、导出、调查、查找(例如，在表中、数据库中或另一数据结构中查找)、查明等。并且，“确定”可包括接收(例如，接收信息)、存取(例如，存取存储器中的数据)等。并且， “确定”可包括解析、选择、挑选、建立等。应将术语“处理器”广泛地解释为涵盖通用处理器、中央处理单元(CPU)、微处理器、数字信号处理器(DSP)、控制器、微控制器、状态机等等。在一些情况下，“处理器”可指代专用集成电路(ASIC)、可编程逻辑装置(PLD)、现场可编程门阵列(FPGA)等。术语“处理器”可指代处理装置的组合，例如DSP与微处理器的组合、多个微处理器的组合、结合DSP核心的一个或一个以上微处理器或任何其它此类配置。应将术语“存储器”广泛地解释为涵盖能够存储电子信息的任何电子组件。术语存储器可指代各种类型的处理器可读媒体，例如，随机存取存储器(RAM)、只读存储器(ROM)、 非易失性随机存取存储器(NVRAM)、可编程只读存储器(PR0M)、可擦除可编程只读存储器 (EPROM)、电可擦除PROM(EEPROM)、快闪存储器、磁性或光学数据存储装置、寄存器等。如果处理器可从存储器读取信息及/或将信息写入到存储器，那么称存储器与处理器电子通信。与处理器成一体式的存储器与处理器电子通信。应将术语“指令”及“代码”广泛地解释为包括任何类型的计算机可读语句。举例来说，术语“指令”及“代码”可指代一个或一个以上程序、例程、子例程、函数、程序等。“指令”及“代码”可包含单个计算机可读语句或许多计算机可读语句。本文中所描述的功能可以硬件、软件、固件或其任何组合来实施。如果以软件来实施，那么可将所述功能作为一个或一个以上指令存储在计算机可读媒体上。术语“计算机可读媒体”指代可由计算机存取的任何可用媒体。作为实例而非限制，所述计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以运载或存储呈指令或数据结构的形式的所要程序代码且可由计算机存取的任何其它媒体。如本文中所使用，磁盘及光盘包括压缩光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘及BlU-ray_ 光盘，其中磁盘通常以磁性方式再现数据，而光盘利用激光以光学方式再现数据。还可经由传输媒体传输软件或指令。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)，或例如红外线、无线电及微波等无线技术从网站、服务器或其它远程源传输软件，那么同轴电缆、光纤电缆、双绞线、DSL或例如红外线、无线电及微波等无线技术包括在传输媒体的定义中。本文中所揭示的方法包含用于实现所描述方法的一个或一个以上步骤或动作。所述方法步骤及/或动作可在不脱离所附权利要求书的范围的情况下彼此互换。换句话说， 除非正描述的方法的适当操作需要步骤或动作的特定次序，否则，在不脱离所附权利要求书的范围的情况下，可修改特定步骤及/或动作的次序及/或使用。另外，应了解，用于执行本文中所描述的方法及技术的模块及/或其它适当装置可由装置下载及/或以其它方式获得。举例来说，装置可耦合到服务器以促进用于执行本文中所描述的方法的装置的传送。或者，可经由存储装置(例如，随机存取存储器(RAM)、 只读存储器(ROM)、例如压缩光盘(CD)或软性磁盘等物理存储媒体等)提供本文中所描述的各种方法，使得在将存储装置耦合或提供到装置之后，所述装置可即刻获得各种方法。此外，可利用用于将本文中所描述的方法及技术提供给装置的任何其它合适技术。将理解，所附权利要求书不限于以上所说明的精确配置及组件。在不脱离所附权利要求书的范围的情况下，可在本文中所描述的系统、方法及设备的布置、操作及细节方面进行各种修改、改变及变化。
权利要求
1.一种锁相环路PLL电路，其包含供应调节器，其经配置以产生针对压控振荡器VCO的经调节的控制电压，所述VCO响应于所述经调节的控制电压而产生VCO输出频率；除以N电路，其经配置以将所述VCO输出频率的经除部分反馈到相位检测器，所述除以 N电路具有为N的倍增因子；及去耦电容器，其耦合到所述经调节的控制电压，所述去耦电容器的电容等于N乘CUNIT， 其中Cunit表示经挑选以用于制造所述去耦电容的处理技术所特有的单位电容。
2.根据权利要求1所述的PLL电路，其中所述VCO包含流控振荡器，且其中所述VCO输出频率等于所述流控振荡器的跨导与所述流控振荡器的有效电容的比率。
3.根据权利要求1所述的PLL电路，其中所述VCO包含电压到电流V2I电路，所述V2I 电路将所述经调节的控制电压转换为对流控振荡器的供应电流。
4.根据权利要求3所述的PLL电路，其中所述流控振荡器为环式振荡器。
5.根据权利要求1所述的PLL电路，其中所述除以N电路的所述倍增因子N选自由整数及分数组成的群组。
6.根据权利要求1所述的PLL电路，其中所述去耦电容器包含可编程电容器阵列，所述可编程电容器阵列的电容是通过选择性地连接所述可编程电容器阵列中的多个电容器中的至少一者而设定。
7.根据权利要求1所述的PLL电路，其中所述供应调节器包含运算放大器op-amp及 PM0SFET，所述op-amp具有耦合到来自环路滤波器的控制电压信号的第一输入、耦合到所述PM0SFET的栅极的输出及耦合到所述PM0SFET的漏极的第二输入，且其中所述经调节的控制电压是在所述PM0SFET的所述漏极处提供。
8.一种经供应调节的锁相环路PLL电路，其包含经供应调节的环路，其经配置以在第一节点处产生经调节的供应电压；电压到电流单元，其经配置以响应于所述经调节的供应电压而在第二节点处产生控制电流；流控振荡器，其经配置以响应于所述控制电流而产生输出频率信号；除以N电路，其经配置以将所述输出频率信号的经除部分反馈到相位检测器，所述除以N电路具有为N的倍增因子；及去耦电容器，其耦合在所述第二节点与接地之间，所述去耦电容器的电容等于N乘 Cran，其中Cran表示经挑选以用于制造所述去耦电容的处理技术所特有的单位电容。
9.根据权利要求8所述的PLL电路，其中所述输出频率信号的频率等于所述流控振荡器的跨导与所述流控振荡器的有效电容的比率。
10.根据权利要求9所述的PLL电路，其中所述流控振荡器为环式振荡器。
11.根据权利要求8所述的PLL电路，其中所述除以N电路的所述倍增因子N选自由整数及分数组成的群组。
12.根据权利要求8所述的PLL电路，其中所述去耦电容器包含可编程电容器阵列，所述可编程电容器阵列的电容是通过选择性地连接所述可编程电容器阵列中的多个电容器中的至少一者而设定。
13.根据权利要求12所述的PLL电路，其中所述选择性地连接所述可编程电容器阵列中的所述多个电容器中的至少一者是至少通过闭合连接到所述多个电容器中的所述至少一者的开关来执行。
14.根据权利要求8所述的PLL电路，其中所述经供应调节的环路包含运算放大器 op-amp,所述运算放大器op-amp具有耦合到PM0SFET的栅极的输出，其中所述op-amp的第一输入耦合到来自环路滤波器的电压控制信号，且其中所述op-amp的第二输入及所述 PM0SFET的漏极耦合到所述第一节点。
15.一种使用锁相环路PLL电路的方法，其包含 为所述PLL中的除以N电路选择第一倍增因子m ；将用于压控振荡器VCO的去耦电容器的电容设定为等于m乘Cunit ； 为所述PLL中的除以N电路选择第二倍增因子N2 ；及将用于所述VCO的所述去耦电容器的所述电容调整为等于N2乘Cunit ； 其中Cran表示经挑选以用于制造所述去耦电容的处理技术所特有的单位电容。
16.根据权利要求15所述的方法，其中所述去耦电容器包含可编程电容器阵列，且其中所述可编程电容器阵列包含耦合在经调节控制电压节点与接地之间的多个开关式电容ο
17.根据权利要求15所述的方法，其中所述设定及调整包含分别选择性地闭合所述可编程电容器阵列中的第一多个开关式电容器及第二多个开关式电容器。
18.根据权利要求15所述的方法，其中所述第一倍增因子m及所述第二倍增因子N2 分别选自由整数及分数组成的群组。
19.根据权利要求15所述的方法，其中所述VCO包含环式振荡器。
20.根据权利要求15所述的方法，其中在PLL初始化过程中执行所述选择所述第一倍增因子W及所述设定，且其中在PLL复位过程中执行所述选择所述第二倍增因子N2及所述调整。
21.一种经供应调节的锁相环路PLL电路，其包含用于为所述PLL中的除以N电路选择第一倍增因子m的装置； 用于将用于压控振荡器VCO的去耦电容器的电容设定为等于m乘Cunit的装置； 用于为所述PLL中的除以N电路选择第二倍增因子N2的装置；及用于将用于所述VCO的所述去耦电容器的所述电容调整为等于N2乘Cunit的装置； 其中Cran表示经挑选以用于制造所述去耦电容的处理技术所特有的单位电容。
22.根据权利要求21所述的PLL电路，其中所述用于选择所述第一倍增因子m的装置及所述用于选择所述第二倍增因子N2的装置包含数字控制逻辑，且其中所述数字控制逻辑根据传入的数字控制信号来设定预定倍增因子值。
23.根据权利要求22所述的PLL电路，其中所述第一倍增因子m及所述第二倍增因子 N2分别选自由整数及分数组成的群组。
24.根据权利要求21所述的PLL电路，其中所述去耦电容器包含可编程电容器阵列，且其中所述可编程电容器阵列包含耦合在经调节控制电压节点与接地之间的多个开关式电容器。
25.根据权利要求M所述的PLL电路，其中所述用于设定及调整的装置包含数字逻辑， 且其中所述数字逻辑经配置以根据预定方案分别选择性地闭合所述可编程电容器阵列中的第一多个开关式电容器及第二多个开关式电容器。
26.一种经配置以与经供应调节的锁相环路PLL电路一起操作的无线装置，所述无线装置包含处理器；与所述处理器电子通信的存储器；存储在所述存储器中的指令，所述指令可由所述处理器执行以选择所述经供应调节的PLL中的第一频带；为所述PLL中的除以N电路选择第一倍增因子m ；及将用于压控振荡器VCO的去耦电容器的电容设定为等于m乘Cunit ；其中Cran表示经挑选以用于制造所述去耦电容的处理技术所特有的单位电容。
27.根据权利要求沈所述的无线装置，其中所述指令进一步可执行以 选择所述经供应调节的PLL中的第二频带；为所述PLL中的除以N电路选择第二倍增因子N2 ；及将用于所述VCO的所述去耦电容器的所述电容调整为等于N2乘CUNIT。
28.根据权利要求沈所述的无线装置，其中所述经供应调节的PLL电路经配置以作为频率合成器的一部分。
全文摘要
本发明提供一种经供应调节的锁相环路PLL。所述PLL包含供应调节环路、压控振荡器VCO及用于所述VCO的可编程去耦电容器阵列。所述VCO的去耦电容器阵列的电容可调整为等于N乘CUNIT，其中N为除以N电路的倍增因子的当前值，且CUNIT为经挑选以用于制造所述去耦电容器阵列的处理技术所特有的单位电容。当所述PLL从一个频带切换到另一频带时，由VCO去耦电容器引入的较高级极点跟踪PLL参考频率，因此改进PLL操作稳定性。
文档编号H03L7/099GK102405597SQ201080017266
公开日2012年4月4日 申请日期2010年4月26日 优先权日2009年4月26日
发明者阿什温·拉古纳塔恩, 马尔奇奥·佩德拉里-诺伊 申请人:高通股份有限公司