专利名称：宽带隙半导体功率结型场效应晶体管的高温栅极驱动器及包括该栅极驱动器的集成电路的制作方法
技术领域：
本发明总体涉及栅极驱动器和包括该栅极驱动器的集成电路，尤其涉及用于宽带隙半导体功率JFET的支持高温的栅极驱动器。
背景技术：
碳化硅(SiC)结型场效应晶体管(JFET)的主要目标使用是应用在设计用于高环境温度环境的功率电子电路中。尽管SiC JFET的优越特性使得它能够可靠地工作在高温下，但是当前缺少支持高温的栅极驱动器。当前方案包括将功率电子控件布置到较低温度环境中或者安装额外的冷却系统从而保持部分或整个系统的安全工作温度。然而，出于任何半导体功率晶体管的最优性能的目的，为了减小寄生效应(例如，栅极控制信号上的不希望的谐振和/或接地噪声)，栅极驱动器电路应该定位成尽可能地靠近功率晶体管。这些类型的不受欢迎的寄生效应可能引起功率晶体管的错误开关并且可能潜在地导致器件或系统故障。功率晶体管的典型驱动方法是具有上拉晶体管和下拉晶体管的推拉式电路。这些晶体管通常为金属氧化物半导体场效应晶体管(MOSFET)或双极结型晶体管(BJT)，并且连接到单极电源电压(即，一个正的和一个接地)，或两个电源电压(即，一个正的和一个负的)。[1]推拉式电路的最普通且最简单的形式是使用互补逻辑(例如，NPN和PNP或者P 沟道和N沟道器件)来构建。然而，借助两个N型器件可以实现相同功能。推拉式起到电流放大器的作用(并且如果需要的话用作电压电平移位器)，在输入端接受小电流驱动信号并且生成用于负载晶体管的较大电流。上拉和下拉电源电压不必与输入控制信号的逻辑高和逻辑低电压匹配。与其他功率晶体管类似，SiC功率JFET也可以由推拉式驱动器来驱动。可以使用Si BJT/M0SFET、或者甚至绝缘栅极场效应晶体管 (IGFET)或者金属绝缘体半导体场效应晶体管(MISFET)分立地实现该任务。[1_4]然而， 这些器件不能工作在SiC功率JFET的最大额定温度下(即，超过300°C的温度)。据此，仍然需要能够工作在SiC功率JFET的最大额定温度的栅极驱动器。这些驱动器将允许SiC功率JFET (增强型或耗尽型)在高温应用中的最优使用。
发明内容
本发明一方面涉及支持高温的非反相栅极驱动器。在一个实施例中，栅极驱动器包括(i)输入端，(ii)输出端，(iii)第一基准线，用于接收第一电源电压，(iv)第二基准线，用于接收第二电源电压，(ν)接地端，(vi)第一结型场效应晶体管(“JFET”)，(vii) 第二 JFET，(viii)第三 JFET，(ix)第四 JFET，(χ)第五 JFET，以及(xi)第六 JFET。第一 JFET、第二 JFET、第三JFET、第四JFET、第五JFET和第六JFET的每一个都具有栅极端、源极端和漏极端。在一个实施例中，配置栅极驱动器，使得
(i)分别地，第一 JFET的栅极端电耦合到第一 JFET的源极端，和第一 JFET的漏极端电耦合到接收第一电源电压的第一基准线；(ii)分别地，第二 JFET的栅极端电耦合到输入端，第二 JFET的漏极端电耦合到第一 JFET的栅极端和源极端，和第二 JFET的源极端电耦合到接收第二电源电压的第二基准线.
一入 ，(iii)分别地，第三JFET的栅极端电耦合到第三JFET的源极端，和第三JFET的漏极端电耦合到接收第一电源电压的第一基准线和第一 JFET的漏极端；(iv)分别地，第四JFET的栅极端电耦合到第一 JFET的源极端和栅极端和第二 JFET的漏极端，第四JFET的漏极端电耦合到第三JFET的栅极端和源极端，和第四JFET的源极端电耦合到接收第二电源电压的第二基准线和第二 JFET的源极端；(ν)分别地，第五JFET的栅极端电耦合到第三JFET的源极端和栅极端和第四 JFET的漏极端，第五JFET的漏极端电耦合到接收第一电源电压的第一基准线、第三JFET的漏极端和第一 JFET的漏极端，和第五JFET的源极端电耦合到输出端；以及(vi)分别地，第六JFET的栅极端电耦合到第一 JFET的栅极端和源极端、第二 JFET的漏极端和第四JFET的栅极端，第六JFET的漏极端电耦合到第五JFET的源极端和输出端，和第六JFET的源极端电耦合到第二 JFET的源极端、第四JFET的源极端以及接收第二电源电压的第二基准线。在一个实施例中，第一 JFET、第二 JFET、第三JFET、第四JFET、第五JFET和第六 JFET 为 SiCN 沟道 JFET。在一个实施例中，第一 JFET和第三JFET为耗尽型JFET，而第二 JFET、第四JFET、 第五JFET和第六JFET为增强型JFET。在一个实施例中，接收第一电源电压的第一基准线电耦合到接地参考的正电源电压或开关公共参考的正电源电压，和接收第二电源电压的第二基准线电耦合到接地参考的负电源电压或开关公共参考的负电源电压。栅极驱动器进一步包括具有第一端和第二端的电平移动电容器。电容器的第一端电耦合到输入端，和电容器的第二端电耦合到第二 JFET 的栅极端。在一个实施例中，栅极驱动器进一步具有(i)使能电压输入端，用于使能或禁止栅极驱动器的输出；以及(ii)具有栅极端、源极端和漏极端的第七JFET。第七JFET的栅极端电耦合到使能电压输入端。第七JFET的源极端电耦合到接地端。第七JFET的漏极端电耦合到第一 JFET的源极端和栅极端、第二 JFET的漏极端、第四JFET的栅极端、第六JFET 的栅极端，而第七JFET的源极端电耦合到接地端。在另一实施例中，接收第一电源电压的第一基准线电耦合到接地参考的正电源电压或开关公共参考的正电源电压，和接收第二电源电压的第二基准线电耦合到接地端或开关公共端。在一个实施例中，栅极驱动器进一步包括(i)使能电压输入端，用于使能或禁止栅极驱动器的输出；(ii)具有栅极端、源极端和漏极端的第七JFET，其中，分别地，第七 JFET的栅极端电耦合到使能电压输入端，第七JFET的源极端电耦合到接地端；和第七JFET 的漏极端电耦合到第四JFET的漏极端、第三JFET的栅极端和源极端以及第五JFET的栅极端；以及(iii)具有栅极端、源极端和漏极端的第八JFET，其中，分别地，第八JFET的栅极
6端电耦合到使能电压输入端和第七JFET的栅极端，第八JFET的漏极端电耦合到第六JFET 的漏极端、第五JFET的源极端和输出端，第八JFET的源极端电耦合到接地端。在一个实施例中，输入到栅极驱动器的是小电流接地参考的输入逻辑信号或小电流开关公共参考的输入逻辑信号。栅极驱动器的输出是接地参考的信号或开关公共参考的信号。在另一方面，本发明涉及支持高温的反相栅极驱动器。在一个实施例中，反相栅极驱动器包括(i)输入端，( )输出端，(iii)第一基准线，用于接收第一电源电压，(iv)第二基准线，用于接收第二电源电压，(V)接地端，(Vi)第一 JFET，(Vii)第二 JFET，(viii) 第三 JFET，(ix)第四 JFET，(χ)第五 JFET，以及(xi)第六 JFET。第一 JFET、第二 JFET、第三JFET、第四JFET、第五JFET和第六JFET的每一个都具有栅极端、源极端和漏极端。在一个实施例中，栅极驱动器配置成使得(i)分别地，第一 JFET的栅极端电耦合到第一 JFET的源极端，和第一 JFET的漏极端电耦合到接收第一电源电压的第一基准线；(ii)分别地，第二 JFET的栅极端电耦合到输入端，第二 JFET的漏极端电耦合到第一 JFET的栅极端和源极端，和第二 JFET的源极端电耦合到接收第二电源电压的第二基准线.
一入 ，(iii)分别地，第三JFET的栅极端电耦合到第三JFET的源极端，和第三JFET的漏极端电耦合到接收第一电源电压的第一基准线和第一 JFET的漏极端；(iv)分别地，第四JFET的栅极端电耦合到第一 JFET的源极端和栅极端和第二 JFET的漏极端，第四JFET的漏极端电耦合到第三JFET的栅极端和源极端，和第四JFET的源极端电耦合到接收第二电源电压的第二基准线和第二 JFET的源极端；(ν)分别地，第五JFET的栅极端电耦合到第一 JFET的源极端和栅极端、第二 JFET 的漏极端和第四JFET的栅极端，第五JFET的漏极端电耦合到接收第一电源电压的第一基准线、第三JFET的漏极端和第一 JFET的漏极端，和第五JFET的源极端电耦合到输出端；以及(vi)分别地，第六JFET的栅极端电耦合到第三JFET的栅极端和源极端和第四 JFET的漏极端，第六JFET的漏极端电耦合到第五JFET的源极端和输出端，和第六JFET的源极端电耦合到第二 JFET的源极端、第四JFET的源极端以及接收第二电源电压的第二基准线。在一个实施例中，第一 JFET、第二 JFET、第三JFET、第四JFET、第五JFET和第六 JFET 为 SiCN 沟道 JFET。在一个实施例中，第一 JFET和第三JFET为耗尽型JFET，而第二 JFET、第四JFET、 第五JFET和第六JFET为增强型JFET。 在一个实施例中，接收第一电源电压的第一基准线电耦合到接地参考的正电源电压或开关公共参考的正电源电压，和接收第二电源电压的第二基准线电耦合到接地参考的负电源电压或开关公共参考的负电源电压。栅极驱动器进一步包括具有第一端和第二端的电平移动电容器，其中电容器的第一端电耦合到输入端，和电容器的第二端电耦合到第二 JFET的栅极端。 在另一实施例中，接收第一电源电压的第一基准线电耦合到接地参考的正电源电压或开关公共参考的正电源电压，和接收第二电源电压的第二基准线电耦合到接地端或开关公共端。在一个实施例中，输入到栅极驱动器的是小电流接地参考的输入逻辑信号或小电流开关公共参考的输入逻辑信号。输出为接地参考的信号或开关公共参考的信号。尽管在不脱离本公开的新概念的精神和范围的情况下可以进行改变和变型，但从以下结合附图对优选实施例的描述中，本发明的这些和其他方面将变得明显。
附示了本发明的一个或多个实施例，并且与书面描述一起用于解释本发明的原理。可能的话，全部附图使用相同附图标记指代实施例的相同或相似部件，其中图1示出了根据本发明的一个实施例的具有负电源电压的SiC高温非反相栅极驱动器的电路图；图2示出了根据本发明的一个实施例的SiC高温接地参考的非反相栅极驱动器的电路图；图3示出了根据本发明的一个实施例的具有负电源电压和用于使能/禁止栅极驱动器的输出的电压Vmable输入端的SiC高温非反相栅极驱动器的电路图；图4示出了根据本发明的一个实施例的具有用于使能/禁止栅极驱动器的输出的电压Vmable输入端的SiC高温接地参考的非反相栅极驱动器的电路图；图5示出了根据本发明的一个实施例的具有正和负电源电压的SiC高温反相栅极驱动器的电路图；图6示出了根据本发明的一个实施例的SiC高温接地参考的正电源电压反相栅极驱动器的电路图；图7图示了图1-4所示的非反相栅极驱动器的波形；图8图示了图5-6所示的反相栅极驱动器的波形；图9Α图示了根据本发明的一个实施例的栅极驱动器的RC驱动接口电路；图9Β图示了根据本发明的一个实施例的栅极驱动器的反向并联驱动接口电路；图10图示了使用SiC型晶体管的N沟道逻辑推拉式电路；以及图11图示了使用SiC型晶体管的N沟道逻辑耗尽型负载反相器。
具体实施例方式由于本文的许多修改和变型对于本领域技术人员来说是明显的，所以在以下意在仅是示例性的示例中更具体描述本发明。现在具体描述本发明的各种实施例。参考附图， 全部示图中相似附图标记指代相似部件。如在本文描述和所附权利要求中所使用的，“一” 和“所述”的含义包括多个的指代，上下文中另外明确指出的除外。而且，如在本文描述和所附权利要求中所使用的，“在…中”的含义包括“在…中”和“在…上”，上下文中另外明确指出的除外。将结合附图描述本发明的实施例。与其他功率晶体管类似，SiC功率JFET典型地由推拉式驱动器来驱动。尽管可以使用Si BJT/M0SFET、或者甚至绝缘栅极场效应晶体管(IGFET)或者金属绝缘体半导体场效应晶体管(MISFET)分立地实现该任务，但是当前不存在与SiC功率JFET的最大额定温度匹配的这些类型的高温小信号分立元件。可以基于当前的SiC功率JFET器件设计来制造小信号、耗尽型和增强型WBGN沟道JFET。由于当前不存在任何可用的ρ型器件设计，所以仅由小信号、WBGN沟道JFET组成的栅极驱动器需要基于N沟道逻辑而不是CMOS逻辑的电路设计。尽管可以使用N沟道或 CMOS逻辑的硅分立元件设计类似电路，但是由于会是全SiC电路，所以它们都不能进行高温操作。使用全SiC N沟道逻辑栅极驱动器(其使用小信号耗尽型和增强型SiC JFET)的电路将能实现能够接受数字逻辑脉冲作为输入并且生成功率JFET所需要的正确电压电平和峰值电流的栅极控制脉冲的高温栅极驱动器电路。为了仅使用小信号WBG (SiC或GaN) N沟道JFET构建高温栅极驱动器，首先开发了 N沟道逻辑推拉式电路。图10示出了使用小信号SiC JFET工艺的N沟道逻辑推拉式电路 1000。在该推拉式电路中使用的器件可能需要传导有效峰值电流(例如，几安培)并且阻止几十伏特。为了驱动推拉式电路的高侧器件，在栅极将输入信号反相。这可以通过仅利用小信号SiC JFET构造的N沟道逻辑反相电路来实现。存在可以使用的三种不同类型的N沟道反相器增强型负载的、耗尽型负载的或电阻型负载的。图11示出了使用小信号SiC JFET工艺的N沟道逻辑耗尽型负载反相器1100。针对反相器使用的器件仅需要传导由推拉式JFET的栅极所需要的峰值电流(例如，几十毫安)并且阻止相同的电压电平。在输入控制信号和下游推拉式开关之间可以使用缓冲电路，从而使得任何驱动器故障不会直接破坏用户控制电路。尽管用于推拉式开关中仅一个开关的信号需要进行反相，但是用于下游推拉式FET的缓冲电路也可以是反相型的。图1-6示出了栅极驱动器电路的各种实施例。如图1-6所示，栅极驱动器电路由 N沟道逻辑推拉式电路跟随的两个N沟道逻辑反相缓冲级组成。根据本发明的目的，如本文所实施和广义描述的，在一个方面，本发明涉及非反相栅极驱动器。现在参考图1，根据本发明的一个实施例示出了 SiC高温接地参考的非反相栅极驱动器100的电路图。图1提供了使用耗尽型和增强型、小信号N沟道SiC JFET开发的N 沟道栅极驱动电路的一个实施例的示意图。在一个实施例中，非反相栅极驱动器100具有 ⑴输入端Vin，( )输出端V。ut，(iii)第一基准线，用于接收第一电源电压Vdd，(iv)第二基准线，用于接收第二电源电压Vss，(ν)接地端，(vi)第一 JFET Q101, (vii)第二 JFET Q102，(viii)第三 JFET Q103, (ix)第四 JFET Q104, (χ)第五 JFET Q105，以及(xi)第六 JFET Q106。第一 JFET Q101、第二 JFET Q102、第三 JFET Q103、第四 JFET Q104、第五 JFET Q105和第六JFET Q106每一个都具有栅极端、源极端和漏极端。如图1所示，非反相栅极驱动器100电路布置成以下结构分别地，第一 JFET QlOl的栅极端电耦合到第一 JFET QlOl的源极端，和第一 JFET QlOl的漏极端电耦合到接收第一电源电压Vdd的第一基准线；分别地，第二 JFET Q102的栅极端电耦合到输入端Vin，
9
第二 JFET Q102的漏极端电耦合到第一 JFET QlOl的栅极端和源极端，和第二 JFET Q102的源极端电耦合到接收第二电源电压Vss的第二基准线；分别地，第三JFET Q103的栅极端电耦合到第三JFET Q103的源极端，和第三JFET Q103的漏极端电耦合到接收第一电源电压Vdd的第一基准线和第一 JFET QlOl的漏极端；分别地，第四JFET Q104的栅极端电耦合到第一 JFET QlOl的源极端和栅极端以及第二 JFET Q102的漏极端，第四JFET Q104的漏极端电耦合到第三JFET Q103的栅极端和源极端，和第四JFET Q104的源极端电耦合到接收第二电源电压Vss的第二基准线和第二 JFET Q102的源极端；分别地，第五JFET Q105的栅极端电耦合到第三JFET Q103的源极端和栅极端以及第四JFET Q104的漏极端，第五JFET Q105的漏极端电耦合到接收第一电源电压Vdd的第一基准线和第三 JFET Q103的漏极端以及第一 JFET QlOl的漏极端，和第五JFET Q105的源极端电耦合到输出端V。ut，以及分别地，第六JFET Q106的栅极端电耦合到第一 JFET QlOl的栅极端和源极端、第二 JFET Q102的漏极端以及第四JFET Q104的栅极端，第六JFET Q106的漏极端电耦合到第五JFET Q105的源极端和输出端V。ut，和第六JFET Q106的源极端电耦合到第二 JFET Q102的源极端、第四JFET Q104的源极端以及接收第二电源电压Vss的第二基准线。在一个实施例中，栅极驱动器100的第一 JFET Q101、第二 JFET Q102、第三 JFETQ103、第四 JFET Q104、第五 JFET Q105 和第六 JFET Q106 为碳化硅 N 沟道 JFET。在一个实施例中，栅极驱动器100的第一 JFET QlOl和第三JFET Q103为耗尽型 JFET，而栅极驱动器100的第二 JFET Q102、第四JFET Q104、第五JFET Q105和第六JFET Q106为增强型JFET。在一个实施例中，接收第一电源电压Vdd的第一基准线电耦合到接地参考的正电源电压或开关公共参考的正电源电压。接收第二电源电压Vss的第二基准线电耦合到接地参考的负电源电压或开关公共参考的负电源电压。如图1所示的这种结构的栅极驱动器进一步包括电平移动电容器Q。电容器C1的一端电耦合到输入端Vin，以及电容器C1的另一端电耦合到第二 JFET Q102的栅极端。利用添加一个或两个附加增强型JFET，可以将使能/禁止输入端添加到栅极驱动电路。对于施加OV至Vmable输入端来说，将使能栅极驱动器的输出。如果输入端施加+5V，则将禁止栅极驱动器的输出V。ut。这为需要使用使能输入的任何电路提供了本发明的替代实施例。可以调整电压Vdd和Vss来提供耗尽型或增强型SiC功率JFET的最优驱动电压。参考图3，示出了根据本发明的一个实施例的具有负电源电压和用于使能/禁止栅极驱动器输出的电压Vmable输入端的SiC高温栅极驱动器300的电路图。如图3所示，该电路包括⑴使能电压输入端Vmable，用于使能或禁止栅极驱动器的输出V。ut ；以及(ii)第七JFET Q307。第七JFET Q307的栅极端电耦合到使能电压输入端Venable，第七JFET Q307的源极端电耦合到接地端，第七JFET Q307的漏极端电耦合到第一 JFET Q301的源极端和栅极端、第二 JFET Q302的漏极端、第四JFET Q304的栅极端、第六JFET Q306的栅极端，以及第七JFET Q307的源极端电耦合到接地端。在另一实施例中，接收第一电源电压Vdd的第一基准线电耦合到接地参考的正电源电压或开关公共参考的正电源电压，而接收第二电源电压Vss的第二基准线电耦合到接地端或开关公共端。图4图示了根据本发明的一个实施例的具有用于使能/禁止栅极驱动器输出的电压Venable输入端的SiC高温接地参考的非反相栅极驱动器400的电路图。如图 4所示，栅极驱动器400进一步包括(i)使能电压输入端V_ble，用于使能或禁止栅极驱动器的输出V。ut ;(ii)具有栅极端、源极端和漏极端的第七JFETQ407，其中，分别地，第七JFET Q407的栅极端电耦合到使能电压输入端Venable，第七JFET Q407的源极端电耦合到接地端， 以及第七JFET Q407的漏极端电耦合到第四JFET Q404的漏极端、第三JFET Q403的栅极端和源极端以及第五JFET的栅极端；以及(iii)具有栅极端、源极端和漏极端的第八JFET Q408，其中，分别地，第八JFETQ408的栅极端电耦合到使能电压输入端Venable和第七JFET Q407的栅极端，第八JFET Q408的源极端电耦合到接地端，以及第八JFET Q408的漏极端电耦合到第六JFET Q406的漏极端、第五JFET Q405的源极端和输出端V。ut。在一个实施例中，栅极驱动器的输入Vin为小电流的接地参考的输入逻辑信号或小电流的开关公共参考的输入逻辑信号。栅极驱动器的输出V。ut为接地参考的信号或开关公共参考的信号。在另一方面，本发明涉及反相栅极驱动器。在图5所示的一个实施例中，反相栅极驱动器500具有(i)输入端Vin，(ii)输出端V。ut，(iii)第一基准线，用于接收第一电源电压Vdd，(iv)第二基准线，用于接收第二电源电压Vss，(ν)接地端，(vi)第一 JFET Q501， (vii)第二 JFET Q502，(viii)第三 JFET Q503，(ix)第四 JFET Q504，(χ)第五 JFET Q505， 以及(xi)第六 JFET Q506。第一 JFET Q501、第二 JFET Q502、第三 JFET Q503、第四 JFET Q504、第五JFET Q505和第六JFET Q506的每一个都具有栅极端、源极端和漏极端。如图5所示，非反相栅极驱动器500电路可以布置成以下结构分别地，第一 JFET Q501的栅极端电耦合到第一 JFET Q501的源极端，和第一 JFET Q501的漏极端电耦合到接收第一电源电压Vdd的第一基准线；分别地，第二 JFET Q502的栅极端通过电平移动电容器C5电耦合到输入端Vin，第二 JFET Q502的漏极端电耦合到第一 JFET Q501的栅极端和源极端，和第二 JFET Q502的源极端电耦合到接收第二电源电压Vss的第二基准线；
分别地，第三JFET Q503的栅极端电耦合到第三JFET Q503的源极端，和第三JFET Q503的漏极端电耦合到接收第一电源电压Vdd的第一基准线和第一 JFET Q501的漏极端；分别地，第四JFET Q504的栅极端电耦合到第一 JFET Q501的源极端和栅极端以及第二 JFET Q502的漏极端，第四JFET Q504的漏极端电耦合到第三JFET Q503的栅极端和源极端，和第四JFET Q504的源极端电耦合到接收第二电源电压Vss的第二基准线和第二 JFET Q502的源极端；分别地，第五JFET Q505的栅极端电耦合到第一 JFET Q501的源极端和栅极端、第二 JFET Q502的漏极端以及第四JFET Q504的栅极端，第五JFET Q505的漏极端电耦合到接收第一电源电压Vdd的第一基准线、第三JFET Q503的漏极端以及第一 JFET Q501的漏极端，和第五JFET Q505的源极端电耦合到输出端V。ut，以及分别地，第六JFET Q506的栅极端电耦合到第三JFET Q503的栅极端和源极端以及第四JFET Q504的漏极端，第六JFET Q506的漏极端电耦合到第五JFET Q505的源极端和输出端V。ut，和第六JFET Q506的源极端电耦合到第二 JFET Q502的源极端、第四JFET Q504的源极端以及接收第二电源电压Vss的第二基准线。在一个实施例中，栅极驱动器500的第一 JFET Q501、第二 JFET Q502、第三 JFETQ503、第四 JFET Q504、第五 JFET Q505 和第六 JFET Q506 为碳化硅 N 沟道 JFET。在一个实施例中，栅极驱动器500的第一 JFET Q501和第三JFET Q503为耗尽型 JFET,而栅极驱动器500的第二 JFET Q502、第四JFET Q504、第五JFET Q505和第六JFET Q506为增强型JFET。在图5所示的实施例中，栅极驱动器的接收第一电源电压Vdd的第一基准线电耦合到接地参考的正电源电压或开关公共参考的正电源电压。接收第二电源电压Vss的第二基准线电耦合到接地参考的负电源电压或开关公共参考的负电源电压。在图6所示的另一实施例中，栅极驱动器的接收第一电源电压Vdd的第一基准线电耦合到接地参考的正电源电压或开关公共参考的正电源电压。接收第二电源电压Vss的第二基准线电耦合到接地端或开关公共端。在一个实施例中，栅极驱动器的输入Vin为小电流的接地参考的输入逻辑信号或小电流的开关公共参考的输入逻辑信号。栅极驱动器的输出V。ut为接地参考的信号或开关公共参考的信号。在图1-6中，可以基于电阻型负载、增强型负载或耗尽型负载结构创建反相缓冲级。包括第一和第二 JFET的第一反相缓冲器对包括第三和第四JFET的第二反相器以及推拉式晶体管中的一个晶体管进行驱动，对于非反相电路驱动第六JFET，和对于反相电路驱动第五JFET。第一反相器提供了足够的电流放大从而驱动推拉式晶体管中的一个。随后使用第二反相器来驱动另一个推拉式晶体管，对于非反相电路驱动第五JFET，和对于反相电路驱动第六JFET。在图2-6所示的其他实施例中，主要不同在于第一反相器在非反相电路下驱动第五JFET，而在反相电路下驱动第六JFET，以及第二反相器在非反相电路下驱动第六 JFET，而在反相电路下驱动第五JFET。对于图1所示的非反相电路来说，随着输入控制电压Vin变换到逻辑高状态，将第二 JFET (增强型晶体管)驱动为导通，将第一反相器的输出拉低。第一晶体管(耗尽型晶体管)被驱动到饱和，并且上浮其导通状态电压到Vdd。第四 JFET(增强型)的栅极拉到地并且通过第一反相器的输出保持在夹断状态。随后通过第三 JFET (耗尽型晶体管)将第二反相器的输出上拉到Vdd。第二反相器的输出将第五JFET (增强型晶体管)驱动到导通并且将电路的输出上拉到Vdd。一旦输入变换到逻辑低状态，则夹断第二 JFET并且第一 JFET将第一反相器的输出拉高。第四JFET接通，把第二反相器的输出拉低。第五JFET被夹断并且第六JFET接通，把驱动器电路的输出拉低。
图7图示了图1-4的非反相栅极驱动器的波形。图8图示了图5-6的反相栅极驱动器的波形。为了充分利用具有前述SiC功率JFET的本发明的栅极驱动器的优势，可以使用额外的驱动器接口电路。在图9A中，示出了根据本发明的一个实施例的RC驱动接口电路。在图9B中，示出了根据本发明的一个实施例的反向并联二极管驱动接口电路。这些电路可以用于额外的电压电平移动和栅极电流控制。可以包括额外的串联栅极电阻(无论是分立元件还是等效电阻)，从而提供额外的dV/dt控制。取决于应用，可以采用各种方法制造本发明的实施例。在一个实施例中，可以通过使用分立的小信号的碳化硅的耗尽型和增强型N沟道 JFET制造栅极驱动器。在另一实施例中，栅极驱动器可以制造在支持高温的封装体中的集成电路中，从而提供用于驱动SiC功率JFET的单芯片栅极驱动器。在该结构中，可以将单芯片栅极驱动器布置成非常靠近SiC功率JFET。在又一实施例中，栅极驱动器可以制造在具有功率JFET的单芯片集成电路中，该单芯片集成电路被封装在支持高温的封装体中，从而提供集成的栅极驱动器/开关解决方案。可以使输入控制信号与在驱动器电路的输出端处连接的功率晶体管参考相同的接地或开关公共端。该电路适于大多数低侧和高侧应用。仅出于图示和说明的目的展示了本发明的示例性实施例的上述说明，并且并非意在穷尽或将本发明限制在所披露的精确形式。根据上述教导，可以做出许多修改和变型。选择和描述实施例是为了解释本发明的原理及其实际应用，从而使得本领域技术人员能够利用本发明和各种实施例以及设想到的适合特定应用的各种变型。在不脱离本发明的精神和范围的情况下，替代实施例对于本发明所涉及技术领域的技术人员来说是明显的。因此，本发明的保护范围由所附权利要求而非前文描述以及本文描述的示例性实施例来限定。参考文献[1]D.A. Neamen 在 1996 年的 Irwin 第 934-936 页上题为〃 Electronic Circuit
Analysisand Design,"的文 Lo
[2]美国专利No.3，700，981。
[3]美国专利No.4，042，839。
[4]美国专利No.3，775，693。
权利要求
1.一种非反相栅极驱动器，该非反相栅极驱动器包括(a)输入端；(b)输出端；(c)第一基准线，用于接收第一电源电压；(d)第二基准线，用于接收第二电源电压；(e)接地端；(f)具有栅极端、源极端和漏极端的第一结型场效应晶体管(JFET)，其中，分别地，第一JFET的栅极端电耦合到该第一 JFET的源极端，并且第一 JFET的漏极端电耦合到接收第一电源电压的第一基准线；(g)具有栅极端、源极端和漏极端的第二JFET，其中，分别地，第二 JFET的栅极端电耦合到所述输入端，第二 JFET的漏极端电耦合到第一 JFET的栅极端和源极端，并且第二 JFET 的源极端电耦合到接收第二电源电压的第二基准线；(h)具有栅极端、源极端和漏极端的第三JFET，其中，分别地，第三JFET的栅极端电耦合到该第三JFET的源极端，并且第三JFET的漏极端电耦合到接收第一电源电压的第一基准线和第一 JFET的漏极端；(i)具有栅极端、源极端和漏极端的第四JFET，其中，分别地，第四JFET的栅极端电耦合到第一 JFET的源极端和栅极端以及第二 JFET的漏极端，第四JFET的漏极端电耦合到第三JFET的栅极端和源极端，并且第四JFET的源极端电耦合到接收第二电源电压的第二基准线和第二 JFET的源极端；(j)具有栅极端、源极端和漏极端的第五JFET，其中，分别地，第五JFET的栅极端电耦合到第三JFET的源极端和栅极端以及第四JFET的漏极端，第五JFET的漏极端电耦合到接收第一电源电压的第一基准线、第三JFET的漏极端以及第一 JFET的漏极端，并且第五JFET 的源极端电耦合到输出端；以及(k)具有栅极端、源极端和漏极端的第六JFET，其中，分别地，第六JFET的栅极端电耦合到第一 JFET的栅极端和源极端、第二 JFET的漏极端以及第四JFET的栅极端，第六JFET 的漏极端电耦合到第五JFET的源极端和所述输出端，并且第六JFET的源极端电耦合到第二JFET的源极端、第四JFET的源极端以及接收第二电源电压的第二基准线。
2.如权利要求1所述的栅极驱动器，其中，第一JFET、第二 JFET、第三JFET、第四JFET、 第五JFET和第六JFET的每个都包括碳化硅N沟道JFET。
3.如权利要求2所述的栅极驱动器，其中，第一JFET和第三JFET的每个都包括耗尽型 JFET,以及第二 JFET、第四JFET、第五JFET和第六JFET的每个都包括增强型JFET。
4.如权利要求1所述的栅极驱动器，其中，接收第一电源电压的第一基准线电耦合到接地参考的正电源电压或开关公共参考的正电源电压，并且接收第二电源电压的第二基准线电耦合到接地参考的负电源电压或开关公共参考的负电源电压。
5.如权利要求4所述的栅极驱动器，该栅极驱动器进一步包括具有第一端和第二端的电平移动电容器，其中所述电容器的第一端电耦合到所述输入端，和所述电容器的第二端电耦合到第二 JFET的栅极端。
6.如权利要求5所述的栅极驱动器，该栅极驱动器进一步包括 (1)使能电压输入端，用于使能或禁止栅极驱动器的输出；以及(m)具有栅极端、源极端和漏极端的第七JFET，其中，分别地，第七JFET的栅极端电耦合到所述使能电压输入端，第七JFET的漏极端电耦合到第一 JFET的源极端和栅极端、第二 JFET的漏极端、第四JFET的栅极端、第六JFET的栅极端，并且第七JFET的源极端电耦合到所述接地端。
7.如权利要求1所述的栅极驱动器，其中，接收第一电源电压的第一基准线电耦合到接地参考的正电源电压或开关公共参考的正电源电压，并且接收第二电源电压的第二基准线电耦合到所述接地端或开关公共端。
8.如权利要求7所述的栅极驱动器，该栅极驱动器进一步包括(1)使能电压输入端，用于使能或禁止栅极驱动器的输出；(m)具有栅极端、源极端和漏极端的第七JFET，其中，分别地，第七JFET的栅极端电耦合到所述使能电压输入端，第七JFET的漏极端电耦合到第四JFET的漏极端、第三JFET的栅极端和源极端以及第五JFET的栅极端，并且第七JFET的源极端电耦合到所述接地端；以及(η)具有栅极端、源极端和漏极端的第八JFET，其中，分别地，第八JFET的栅极端电耦合到所述使能电压输入端和第七JFET的栅极端，第八JFET的漏极端电耦合到第六JFET的漏极端、第五JFET的源极端和所述输出端，并且第八JFET的源极端电耦合到所述接地端。
9.如权利要求1所述的栅极驱动器，其中，所述输入端包括小电流接地参考的输入逻辑信号或小电流开关公共参考的输入逻辑信号。
10.如权利要求1所述的栅极驱动器，其中，所述输出端包括接地参考的信号或开关公共参考的信号。
11.一种反相栅极驱动器，该反相栅极驱动器包括(a)输入端；(b)输出端；(c)第一基准线，用于接收第一电源电压；(d)第二基准线，用于接收第二电源电压；(e)接地端；(f)具有栅极端、源极端和漏极端的第一JFET，其中，分别地，第一 JFET的栅极端电耦合到该第一 JFET的源极端，并且第一 JFET的漏极端电耦合到接收第一电源电压的第一基准线；(g)具有栅极端、源极端和漏极端的第二JFET，其中，分别地，第二 JFET的栅极端电耦合到所述输入端，第二 JFET的漏极端电耦合到第一 JFET的栅极端和源极端，并且第二 JFET 的源极端电耦合到接收第二电源电压的第二基准线；(h)具有栅极端、源极端和漏极端的第三JFET，其中，分别地，第三JFET的栅极端电耦合到第该三JFET的源极端，并且第三JFET的漏极端电耦合到接收第一电源电压的第一基准线和第一 JFET的漏极端；(i)具有栅极端、源极端和漏极端的第四JFET，其中，分别地，第四JFET的栅极端电耦合到第一 JFET的源极端和栅极端以及第二 JFET的漏极端，第四JFET的漏极端电耦合到第三JFET的栅极端和源极端，并且第四JFET的源极端电耦合到接收第二电源电压的第二基准线和第二 JFET的源极端；(j)具有栅极端、源极端和漏极端的第五JFET，其中，分别地，第五JFET的栅极端电耦合到第一 JFET的源极端和栅极端、第二 JFET的漏极端以及第四JFET的栅极端，第五JFET 的漏极端电耦合到接收第一电源电压的第一基准线、第三JFET的漏极端和第一 JFET的漏极端，并且第五JFET的源极端电耦合到所述输出端；以及(k)具有栅极端、源极端和漏极端的第六JFET，其中，分别地，第六JFET的栅极端电耦合到第三JFET的栅极端和源极端以及第四JFET的漏极端，第六JFET的漏极端电耦合到第五JFET的源极端以及所述输出端，并且第六JFET的源极端电耦合到第二 JFET的源极端、 第四JFET的源极端以及接收第二电源电压的第二基准线。
12.如权利要求11所述的栅极驱动器，其中，第一JFET、第二 JFET、第三JFET、第四 JFET、第五JFET和第六JFET的每个都包括碳化硅N沟道JFET。
13.如权利要求12所述的栅极驱动器，其中，第一JFET和第三JFET的每个都包括耗尽型JFET，以及第二 JFET、第四JFET、第五JFET和第六JFET的每个都包括增强型JFET。
14.如权利要求11所述的栅极驱动器，其中，接收第一电源电压的第一基准线电耦合到接地参考的正电源电压或开关公共参考的正电源电压，以及接收第二电源电压的第二基准线电耦合到接地参考的负电源电压或开关公共参考的负电源电压。
15.如权利要求14所述的栅极驱动器，该栅极驱动器进一步包括具有第一端和第二端的电平移动电容器，其中所述电容器的第一端电耦合到所述输入端，并且所述电容器的第二端电耦合到第二 JFET的栅极端。
16.如权利要求11所述的栅极驱动器，其中，接收第一电源电压的第一基准线电耦合到接地参考的正电源电压或开关公共参考的正电源电压，并且接收第二电源电压的第二基准线电耦合到所述接地端或开关公共端。
17.如权利要求11所述的栅极驱动器，其中，所述输入端包括小电流接地参考的输入逻辑信号或小电流开关公共参考的输入逻辑信号。
18.如权利要求11所述的栅极驱动器，其中，所述输出端包括接地参考的信号或开关公共参考的信号。
19.一种集成电路，该集成电路包括 如权利要求1所述的非反相栅极驱动器；可选的RC驱动接口电路或反向并联二极管驱动接口电路；以及宽带隙半导体功率JFET。
20.如权利要求19所述的集成电路，其中，所述宽带隙半导体功率JFET为SiC功率 JFET0
21.一种集成电路，该集成电路包括 如权利要求11所述的反相栅极驱动器；可选的RC驱动接口电路或反向并联二极管驱动接口电路；以及宽带隙半导体功率JFET。
22.如权利要求21所述的集成电路，其中，所述宽带隙半导体功率JFET为SiC功率 JFET0
全文摘要
描述了能够工作在高环境温度环境下的宽带隙(例如，＞2eV)半导体结型场效应晶体管(JFET)的栅极驱动器。宽带隙(WBG)半导体器件包括碳化硅(SiC)和氮化镓(GaN)器件。驱动器可以为非反相栅极驱动器，具有输入端、输出端、用于接收第一电源电压的第一基准线、用于接收第二电源电压的第二基准线、接地端和六个结型场效应晶体管(JFET)，其中第一JFET和第二JFET形成第一反相缓冲器，第三JFET和第四JFET形成第二反相缓冲器，以及第五JFET和第六JFET形成可用于驱动高温功率SiC JFET的推拉式电路。还描述了反相栅极驱动器。
文档编号H03K17/687GK102428651SQ201080019883
公开日2012年4月25日 申请日期2010年5月7日 优先权日2009年5月7日
发明者R·凯利 申请人:Ss Sc Ip 有限公司