在高电压摆动情况下为电压控制振荡器(vco)缓冲器提高装置可靠度的制作方法

专利名称：在高电压摆动情况下为电压控制振荡器(vco)缓冲器提高装置可靠度的制作方法
技术领域：
本发明大体来说涉及通信系统。更特定来说，本发明涉及用于在高电压摆动情况下为电压控制振荡器(VCO)缓冲器提高装置可靠度的系统和方法。
背景技术：
无线通信系统经广泛部署以提供各种类型的通信内容，例如语音、视频、数据等。 这些系统可为能够支持多个无线通信装置与一个或一个以上基站的同时通信的多址系统。为了无线信号在无线通信网路上的恰当接收和发射，无线通信装置可使用一个或一个以上电压控制振荡器(VCO)以产生具有所要频率的信号。无线通信装置和/或无线通信系统规范可要求所产生信号的振幅满足某些要求，同时信号还维持高级别的可靠度。另夕卜，无线通信装置可使用电池操作。因此，使用较小电流的电压控制振荡器为有利的。可通过提供对电压控制振荡器(VCO)的改进和关于电压控制振荡器(VCO)的改进来实现益处。

发明内容
本发明揭示一种用于电压控制振荡器(VCO)缓冲器的电路。所述电路包括第一电容器，所述第一电容器连接到所述VCO缓冲器的输入端。所述输入端连接到VCO核心。 所述电路还包括第二电容器，所述第二电容器连接到所述VCO缓冲器的所述输入端和P型金属氧化物半导体场效应(PMOS)晶体管的栅极。所述电路进一步包括第一开关，所述第一开关连接到所述第一电容器和所述PMOS晶体管的所述栅极。所述电路还包括第三电容器，所述第三电容器连接到所述VCO缓冲器的所述输入端。所述电路进一步包括第四电容器，所述第四电容器连接到所述VCO缓冲器的所述输入端和η型金属氧化物半导体场效应 (NMOS)晶体管的栅极。所述电路还包括第二开关，所述第二开关连接到所述第三电容器和所述NMOS晶体管的所述栅极。所述第一开关和所述第二开关在所述输入端的振幅小于阈值振幅时可在闭合位置中。所述第一开关和所述第二开关在所述输入端的所述振幅大于阈值振幅时可在断开位置中。所述PMOS晶体管的源极可连接到导轨电压，且所述PMOS晶体管的漏极可连接到所述VCO缓冲器的输出端。所述NMOS晶体管的源极可连接到接地，且所述NMOS晶体管的漏极可连接到所述VCO缓冲器的输出端。
当所述第一开关和所述第二开关在所述断开位置中时，到所述VCO缓冲器晶体管的输入电压可减小且到所述VCO缓冲器晶体管的输入电压在高VCO摆动模式期间可能需要减小。所述第一开关和所述第二开关在低VCO摆动模式期间可在所述闭合位置中；到所述 VCO缓冲器晶体管的输入电压在所述低VCO摆动模式期间可能不需要减小。当所述第一开关在所述闭合位置中时，所述第一电容器和所述第二电容器可并联连接，从而产生在所述VCO缓冲器的所述输入端与所述PMOS晶体管的所述栅极之间的较大电容值。在所述VCO缓冲器的所述输入端与所述PMOS晶体管的所述栅极之间的较大电容值可产生较小分压，从而导致在所述PMOS晶体管的所述栅极处的较大电压摆动。当所述第一开关在所述断开位置中时，仅所述第二电容器可在所述VCO缓冲器的所述输入端与所述PMOS晶体管的所述栅极之间。在所述VCO缓冲器的所述输入端与所述 PMOS晶体管的所述栅极之间的较小电容值可产生较大分压，从而导致在所述PMOS晶体管的所述栅极处的较小电压摆动。当所述第二开关在所述闭合位置中时，所述第三电容器和所述第四电容器可并联连接，从而产生在所述VCO缓冲器的所述输入端与所述NMOS晶体管的所述栅极之间的较大电容值。在所述VCO缓冲器的所述输入端与所述NMOS晶体管的所述栅极之间的较大电容值可产生较小分压，从而导致在所述NMOS晶体管的所述栅极处的较大电压摆动。当所述第二开关在所述断开位置中时，仅所述第四电容器可在所述VCO缓冲器的所述输入端与所述NMOS晶体管的所述栅极之间。在所述VCO缓冲器的所述输入端与所述 NMOS晶体管的所述栅极之间的较小电容值可产生较大分压，从而导致在所述NMOS晶体管的所述栅极处的较小电压摆动。所述第一电容器可大于所述第二电容器且所述第三电容器可大于所述第四电容器。所述电路还可包括连接到所述PMOS晶体管的所述栅极的第五电容器、连接到所述第五电容器和接地的第三开关、连接到所述NMOS晶体管的所述栅极的第六电容器，以及连接到所述第六电容器和接地的第四开关。当所述第三开关和所述第四开关在所述闭合位置中时，归因于所述第一电容器、所述第二电容器、所述第三电容器、所述第四电容器、所述NMOS 晶体管和所述PMOS晶体管中的过程变化的摆动变化可减小。所述第三开关和所述第四开关在由所述VCO核心所产生的振荡电压的振幅大于阈值时可在所述闭合位置中。所述第三开关和所述第四开关在由所述VCO核心所产生的振荡电压的振幅小于阈值时可在所述断开位置中。所述第一开关和所述第二开关可由比较器控制，所述比较器将由所述VCO核心所产生的振荡电压的振幅与阈值进行比较，以确定所述第一开关和所述第二开关是在所述断开位置还是所述闭合位置中。所述第三开关和所述第四开关也可由比较器控制，所述比较器将由所述VCO核心所产生的振荡电压的振幅与阈值进行比较，以确定所述第三开关和所述第四开关是在所述断开位置还是所述闭合位置中。本发明还描述一种用于电压控制振荡器(VCO)缓冲器的自动控制的方法。使用 VCO核心产生振荡电压。使用振幅检测器确定所述振荡电压的振幅。使用比较器将所述振荡电压的所述振幅与阈值振幅进行比较。当所述振荡电压的所述振幅小于所述阈值振幅时，闭合所述VCO缓冲器中的第一开关和第二开关。当所述振荡电压的所述振幅大于所述阈值振幅时，断开所述VCO缓冲器中的所述第一开关和所述第二开关。使用VCO缓冲器从所述振荡电压产生输出电压。当所述振荡电压的所述振幅小于所述阈值振幅时，可断开所述VCO缓冲器中的第三开关和第四开关。当所述振荡电压的所述振幅大于所述阈值振幅时，可闭合所述VCO缓冲器中的所述第三开关和所述第四开关。所述电压控制振荡器(VCO)缓冲器可包括第一电容器，所述第一电容器连接到所述VCO缓冲器的输入端。所述输入端可连接到所述VCO核心。所述VCO缓冲器还可包括第二电容器，所述第二电容器连接到所述VCO缓冲器的所述输入端和P型金属氧化物半导体场效应(PM0Q晶体管的栅极。所述第一开关可连接到所述第一电容器和所述PMOS晶体管的所述栅极。所述VCO缓冲器可进一步包括第三电容器， 所述第三电容器连接到所述VCO缓冲器的所述输入端。所述VCO缓冲器还可包括第四电容器，所述第四电容器连接到所述VCO缓冲器的所述输入端和η型金属氧化物半导体场效应 (NMOS)晶体管的栅极。所述第二开关可连接到所述第三电容器和所述NMOS晶体管的所述栅极。可将所述振荡电压施加到所述VCO缓冲器晶体管。当所述第一开关和所述第二开关在所述断开位置中时，施加到所述VCO缓冲器晶体管的所述振荡电压可减小。所述第一开关和所述第二开关在高VCO摆动模式期间可在所述断开位置中。到所述VCO缓冲器晶体管的输入电压在所述高VCO摆动模式期间可能需要减小。所述第一开关和所述第二开关在低VCO摆动模式期间可在所述闭合位置中。到所述VCO缓冲器晶体管的输入电压在所述低VCO摆动模式期间可能不需要减小。当所述第一开关在所述闭合位置中时，所述第一电容器和所述第二电容器可并联连接，从而产生在所述VCO缓冲器的所述输入端与所述PMOS晶体管的所述栅极之间的单一较大电容值。在所述VCO缓冲器的所述输入端与所述PMOS晶体管的所述栅极之间的较大电容值可产生较小分压，从而导致在所述PMOS晶体管的所述栅极处的较大电压摆动。当所述第一开关在所述断开位置中时，仅所述第二电容器可在所述VCO缓冲器的所述输入端与所述PMOS晶体管的所述栅极之间。在所述VCO缓冲器的所述输入端与所述 PMOS晶体管的所述栅极之间的较小电容值可产生较大分压，从而导致在所述PMOS晶体管的所述栅极处的较小电压摆动。当所述第二开关在所述闭合位置中时，所述第三电容器和所述第四电容器可并联连接，从而产生在所述VCO缓冲器的所述输入端与所述NMOS晶体管的所述栅极之间的较大电容值。在所述VCO缓冲器的所述输入端与所述NMOS晶体管的所述栅极之间的较大电容值可产生较小分压，从而导致在所述NMOS晶体管的所述栅极处的较大电压摆动。当所述第二开关在所述断开位置中时，仅所述第四电容器可在所述VCO缓冲器的所述输入端与所述NMOS晶体管的所述栅极之间。在所述VCO缓冲器的所述输入端与所述 NMOS晶体管的所述栅极之间的较小电容值可产生较大分压，从而导致在所述NMOS晶体管的所述栅极处的较小电压摆动。所述第一电容器可大于所述第二电容器且所述第三电容器可大于所述第四电容器。所述VCO缓冲器还可包括连接到所述PMOS晶体管的所述栅极的第五电容器、连接到所述第五电容器和接地的第三开关、连接到所述NMOS晶体管的所述栅极的第六电容器，以及连接到所述第六电容器和接地的第四开关。当所述第三开关和所述第四开关在所述闭合位置中时，归因于所述第一电容器、 所述第二电容器、所述第三电容器、所述第四电容器、所述NMOS晶体管和所述PMOS晶体管中的过程变化的摆动变化可减小。所述第一开关和所述第二开关可由所述比较器控制。所述比较器可将所述VCO核心所产生的所述振荡电压的所述振幅与所述阈值进行比较，以确定所述第一开关和所述第二开关是在所述断开位置还是所述闭合位置中。所述第三开关和所述第四开关可由所述比较器控制。所述比较器可将所述VCO核心所产生的所述振荡电压的所述振幅与所述阈值进行比较，以确定所述第三开关和所述第四开关是在所述断开位置还是所述闭合位置中。本发明描述一种具有电压控制振荡器缓冲器的无线装置。所述无线装置包括用于使用VCO核心产生振荡电压的装置、用于使用振幅检测器确定所述振荡电压的振幅的装置、用于使用比较器将所述振荡电压的所述振幅与阈值振幅进行比较的装置、用于在所述振荡电压的所述振幅小于所述阈值振幅时闭合所述VCO缓冲器中的第一开关和第二开关的装置、用于在所述振荡电压的所述振幅大于所述阈值振幅时断开所述VCO缓冲器中的所述第一开关和所述第二开关的装置，以及用于使用VCO缓冲器从所述振荡电压产生输出电压的装置。本发明还描述一种用于电压控制振荡器缓冲器的计算机程序产品。所述计算机程序产品包括上面具有指令的计算机可读媒体。所述指令包括用于使用VCO核心产生振荡电压的代码、用于使用振幅检测器确定所述振荡电压的振幅的代码、用于使用比较器将所述振荡电压的所述振幅与阈值振幅进行比较的代码、用于在所述振荡电压的所述振幅小于所述阈值振幅时闭合所述VCO缓冲器中的第一开关和第二开关的代码、用于在所述振荡电压的所述振幅大于所述阈值振幅时断开所述VCO缓冲器中的所述第一开关和所述第二开关的代码，以及用于使用VCO缓冲器从所述振荡电压产生输出电压的代码。


图1展示具有多个无线装置的无线通信系统；图2为说明蜂窝式无线电收发器的框图；图3为说明电压控制振荡器(VCO)核心和电压控制振荡器(VCO)缓冲器的电路图；图4为说明电压控制振荡器(VCO)缓冲器部分的电压摆动的电路图；图5为说明用于本发明系统和方法中的电压控制振荡器(VCO)缓冲器部分的另一电路图；图6为说明用于本发明系统和方法中的高摆动模式(HS)开关的电路图；图7为说明用于本发明系统和方法中的电压控制振荡器(VCO)缓冲器部分的另一配置的电路图；图8为说明用于本发明系统和方法中的逆高摆动模式(HS)开关的电路图；图9为说明电压控制振荡器(VCO)缓冲器中的高摆动模式(HS)开关的自动控制的框图；图10为说明用于提高电压控制振荡器(VCO)缓冲器的装置可靠度的方法1000的流程图；以及图11说明可包括在根据本发明配置的无线装置内的某些组件。
具体实施例方式图1展示具有多个无线装置的无线通信系统100。无线装置可为基站102、无线通信装置104等。基站102为与一个或一个以上无线通信装置104通信的站点。基站102也可称为接入点、广播发射器、节点B、演进型节点B等，且可包括接入点、广播发射器、节点B、 演进型节点B等的一些或全部功能性。每一基站102提供用于特定地理区域的通信覆盖范围。术语“小区”可依据使用所述术语的上下文而指代基站102和/或其覆盖区域。无线通信装置104也可称为终端、接入终端、用户设备(UE)、移动装置、订户单元、 站点等，且可包括终端、接入终端、用户设备(UE)、移动装置、订户单元、站点等的一些或全部功能性。无线通信装置104可为蜂窝式电话、个人数字助理(PDA)、无线装置、无线调制解调器、手持式装置、膝上型计算机等。无线通信装置104可使用天线110在任何给定时刻在下行链路(DL) 108和/或上行链路(UL) 106上与零个、一个或多个基站102通信。下行链路108 (或前向链路)指代从基站102到无线通信装置104的通信链路，且上行链路106 (或反向链路)指代从无线通信装置104到基站102的通信链路。无线通信装置可包括蜂窝式无线电收发器105。蜂窝式无线电收发器105可促进使用天线110的信号的发送和接收。下文关于图2以额外细节论述蜂窝式无线电收发器 105。蜂窝式无线电收发器105可包括一个或一个以上电压控制振荡器(VCO)核心120。蜂窝式无线电收发器还可包括一个或一个以上电压控制振荡器(VCO)缓冲器118。下文关于图3以额外细节论述电压控制振荡器(VCO)核心120和电压控制振荡器(VCO)缓冲器118。无线通信系统100可为能够通过共享可用系统资源(例如，带宽和发射功率)来支持与多个用户的通信的多址系统。此类多址系统的实例包括码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、正交频分多址(OFDMA)系统和空分多址(SDMA) 系统。图2为说明蜂窝式无线电收发器205的框图。图2的蜂窝式无线电收发器205可为图1的蜂窝式无线电收发器105的一种配置。蜂窝式无线电收发器205可包括于无线通信装置104上。蜂窝式无线电收发器205可连接到天线210。天线210可用于发送和接收无线通信。双工器212可允许经由单一信道的双向通信。换句话说，双工器212可使所接收信号(Rx) 209与发射信号(Tx) 211隔离。所接收信号(Rx) 209可在蜂窝式无线电收发器205上经由双工器212发送到接收信号(Rx)链213。所接收信号(Rx)链213可包括接收器214。为了通过接收器214恰当地接收且解码所接收信号(Rx) 209，所接收信号(Rx)链213可包括所接收信号(Rx)本机振荡器(L0)216。所接收信号(Rx)本机振荡器(L0)216可以所接收信号(Rx) 209的频率振荡。所接收信号(Rx)本机振荡器(LO)216的频率可通过所接收信号(Rx)电压控制振荡器 (VCO) 220a与电压控制振荡器(VCO)缓冲器218a和所接收信号(Rx)锁相回路(PLL) 222a 产生。所接收信号(Rx)锁相回路(PLL) 22 可为产生与参考信号的相位具有固定关系的信号的控制系统。下文关于图3到图8以另外细节论述电压控制振荡器(VCO) 220和电压控制振荡器(VCO)缓冲器218。所接收信号(Rx)链213可包括所接收信号(Rx)电压控制振荡器(VCO)控制器 219。所接收信号(Rx)电压控制振荡器(VCO)控制器219可用以控制所接收信号(Rx)电压控制振荡器(VCO) 220a。举例来说，所接收信号(Rx)电压控制振荡器(VCO)控制器219可在适当时使用控制信号217a来调整由所接收信号(Rx)电压控制振荡器(VC0)220a所产生的频率。所接收信号(Rx)电压控制振荡器(VCO)控制器219可调整通过所接收信号 (Rx)电压控制振荡器(VCO) 220a所产生的频率，以精细调谐所接收信号(Rx)电压控制振荡器(VCO) 220a或移动到新频率以用于新的无线通信系统100。蜂窝式无线电收发器205可准备用于使用发射信号(Tx)链215发射的发射信号 (Tx)211。发射信号(Tx)链215可包括发射器226。发射信号(Tx) 211可由发射器2 输出到双工器212。为了恰当地编码且发射发射信号(Tx)211，发射信号(Tx)链215可包括发射信号(Tx)本机振荡器(LO) 224。发射信号(Tx)本机振荡器(LO) 2Μ可以发射的频率振荡。 在一个配置中，发射信号(Tx)本机振荡器(LO) 2Μ可以通过发射信号(Tx)电压控制振荡器(VCO) 220b与电压控制振荡器(VCO)缓冲器218b和发射信号(Tx)锁相回路(PLL) 222b 所产生的频率振荡。发射信号(Tx)锁相回路(PLL) 222b可为产生与参考信号的相位具有固定关系的信号的控制系统。发射信号(Tx)链215可包括发射信号(Tx)电压控制振荡器(VCO)控制器221。 发射信号(Tx)电压控制振荡器(VCO)控制器221可用以控制发射信号(Tx)电压控制振荡器(VCO) 220b。举例来说，发射信号(Tx)电压控制振荡器(VCO)控制器221可在适当时使用控制信号217b来调整通过发射信号(Tx)电压控制振荡器(VCO) 220b所产生的频率。发射信号(Tx)电压控制振荡器(VCO)控制器221可调整通过发射信号(Tx)电压控制振荡器 (VCO) 220b所产生的频率，以精细调谐发射信号(Tx)电压控制振荡器(VCO) 220b或移动到新频率以用于新的无线通信系统100。图3为说明电压控制振荡器(VCO)核心320和电压控制振荡器(VCO)缓冲器318 的电路图。图3的电压控制振荡器(VCO)核心320可为图2的所接收信号(Rx)电压控制振荡器(VCO) 220a和/或发射信号(Tx)电压控制振荡器(VCO) 220b的一种配置。电压控制振荡器(VCO)核心320可包括第一 η型金属氧化物半导体(NMOQ场效应晶体管Ml 334， 其中Ml 334的源极连接到接地，且Ml 334的漏极连接到电压控制振荡器(VCO)核心320 的输出端Vtank-332。Ml 334的栅极可连接到电压控制振荡器(VCO)核心320的输出端 Vtank+340o电压控制振荡器(VCO)核心320可包括第NMOS晶体管M2 338，其中M2 338的源极连接到接地，且M2 338的漏极连接到输出端Vtank+340。M2 338的栅极可连接到输出端 Vtank-332。电压控制振荡器(VCO)核心320还可包括第一 ρ型金属氧化物半导体(PMOS)场效应晶体管Μ3 330，其中Μ3 330的源极连接到正导轨Vdd，且Μ3 330的漏极连接到电压控制振荡器(VCO)核心320的输出端Vtank-332。M3 330的栅极可连接到输出端Vtank+MO。电压控制振荡器(VCO)核心320可进一步包括第PMOS晶体管M4342，其中M4 342的源极连接到Vdd，M4 342的漏极连接到输出端Vtank+340，且M4342的栅极连接到输出端Vtank-332。 电感器/电容器(LC)槽336可连接Vtank+340与Vtank-332。电感器/电容器(LC)槽336 可为耦合于经设计以产生振荡信号的谐振电路中的电感器和电容器。电压控制振荡器(VCO)核心320的输出可输入到电压控制振荡器(VCO)缓冲器 318中。图3的电压控制振荡器(VCO)缓冲器318可为图2的所接收信号(Rx)电压控制振荡器(VCO)缓冲器218a和/或发射信号(Tx)电压控制振荡器(VCO)缓冲器218b的一种配置。电压控制振荡器(VCO)缓冲器318可包括从电压控制振荡器(VCO)核心320接收Vtank+340的电压控制振荡器(VCO)缓冲器第一部分318a，以及从电压控制振荡器(VCO) 核心320接收Vtank-332的电压控制振荡器(VCO)缓冲器第二部分318b。接收Vtank+MO的电压控制振荡器(VCO)缓冲器第一部分318a可包括第一电容器邪4和第二电容器358 ；每一电容器连接到Vtank+MO。第一电容器邪4的另一侧上的节点可包括将所述节点连接到PMOS晶体管M5 361的直流(DC)偏压电压Vp 32 的电阻器 323c。所述节点还可连接到PMOS晶体管M5 361的栅极。类似地，第二电容器358的另一侧上的节点可包括将所述节点连接到NMOS晶体管M6 362的DC偏压电压Vn 327b的电阻器323d。所述节点还可连接到NMOS晶体管M6 362的栅极。M6 362的源极可连接到接地， 且M6 362的漏极可连接到电压控制振荡器(VCO)缓冲器318的输出端Vlo-360。M5 361 的源极可连接到Vdd，且M5 361的漏极可连接到输出端Vlo-360。接收Vtank-332的电压控制振荡器(VCO)缓冲器第二部分318b可包括第三电容器344和第四电容器；348，其中每一电容器连接到Vtank-332。第三电容器344的另一侧上的节点可包括将所述节点连接到Vp 32 的电阻器323a。所述节点可将第三电容器344连接到PMOS晶体管M7 346的栅极。类似地，第四电容器348的另一侧上的节点可包括将所述节点连接到Vn 327a的电阻器32北。所述节点还可将第四电容器348连接到NMOS晶体管M8 352的栅极。M8 352的源极可连接到接地，且M8 352的漏极可连接到电压控制振荡器(VCO)缓冲器318的输出端Vlo+;350。M7 346的源极可连接到Vdd，且M7 346的漏极可连接到输出端Vlo+350。Vtank+340和Vtank-332可具有满足严格相位噪声规范的3伏(V) 差分峰值波形，例如，CDMA个人通信服务(PCS) IX频带和先进无线服务(AWS)频带。图4为说明一个电压控制振荡器(VCO)缓冲器部分418的电压摆动的电路图。图 4的电压控制振荡器(VCO)缓冲器部分418可为图3的电压控制振荡器(VCO)缓冲器第二部分318b的一种配置。类似的电压摆动可施加到图3的电压控制振荡器(VCO)缓冲器第一部分318a。电压控制振荡器(VCO)缓冲器部分418可从电压控制振荡器(VCO)核心320 接收Vtank-432。Vtank_432可连接到第一电容器Ca 444和第二电容器Cb 448。第一电容器Ca 444可连接到M7 446的栅极。第一电容器Ca 444还可经由电阻器423a连接到Vp 425。第二电容器Cb 448可连接到M8 456的栅极。第二电容器Cb 448可经由电阻器423b 连接到Vn 427。M7 446的源极可连接到Vdd。如波形466说明，M7 446的栅极处的电压摆动可高达3/2Vdd且低到-l/2Vdd。如波形468说明，M7 446的连接到电压控制振荡器(VCO)缓冲器418的输出端Vlo+450的漏极可高达Vdd且低到0V。因此，M7 446的从栅极到漏极的电压(VGD)可高达3/2Vdd且低到-3/2Vdd。M8 456的源极可连接到接地，且M8 456的漏极可连接到Vlo+450。如波形464说明，M8 456的栅极处的电压摆动可高达3/2Vdd且低到-IAVdcL因此，M8 456的从栅极到漏极的电压(VGD)可高达3/2Vdd且低到-3/2Vdd。高达3/2Vdd的晶体管的从栅极到源极的电压(VGS)或VGD归因于热载流子注入(hot carrier injection,HCI)与栅极氧化物击
穿两者可引起可靠度问题。在现代无线通信系统100中，电流消耗可为重要的以便延长电池寿命。可靠操作也可为重要的。可靠操作可随使用更深亚微米过程而变得更具挑战性。此为需要的，因为电压摆动不随过程而按比例缩放，而栅极氧化物击穿电压随过程而按比例缩放。
为了解决此问题，一个解决方案是将厚的氧化物装置用于M7 446和M8 456。然而，厚的氧化物装置可将额外寄生现象添加到振荡节点，借此减小振荡器的调谐范围。额外寄生现象归因于较大自电容还可影响电压控制振荡器(VCO)缓冲器318的驱动强度。因此， 额外寄生现象的使用影响电流消耗。其它解决方案使用固定电阻或电容分压器以减小电压控制振荡器(VCO)缓冲器318的输入端处的摆动。固定电阻或电容分压器的使用可影响相位噪声(PN)。此外，固定电阻或电容分压器缺乏模式相关操作性。因此，电压控制振荡器 (VCO)缓冲器318的替代设计可为理想的。图5为说明用于本发明系统和方法中的电压控制振荡器(VCO)缓冲器部分518的另一电路图。图5的电压控制振荡器(VCO)缓冲器部分518可为图3的电压控制振荡器 (VCO)缓冲器第二部分318b的一种配置。与用于图5中的电路图类似的电路图可用作图3 的电压控制振荡器(VCO)缓冲器第一部分318a的一种配置。电压控制振荡器(VCO)缓冲器部分518可从电压控制振荡器(VCO)核心320接收 Vtank-532。Vtank_532可连接到第一电容器Cal 544a、第二电容器Ca2 544b、第三电容器 Cbl M8a和第四电容器Cb2 548b。Cal+Ca2可等于或近似等于来自图4的第一电容器Ca 444。同样，Cbl+a2可等于或近似等于来自图4的第二电容器Cb 448。在一个配置中，Cal > Ca2且Cbl > Cb2。来自图4的第一电容器Ca 444可以晶体管M7 546和M8 556的栅极处的电压摆动降低到可靠的水平的方式分裂以形成Cal M^*Ca2544b。同样，来自图4 的第二电容器Cb 448可以晶体管M7 546和M8 556的栅极处的电压摆动降低到可靠的水平的方式分裂以形成Cbl 和Cb2 548b。来自图4的第一电容器Ca 444和第二电容器 Cb 448还可根据PMOS (M7) 546和NMOS (M8) 556装置的大小分裂。如图4中，M7 546的源极可连接到Vdd，M7 546的漏极可连接到Vlo+550，M8 556 的漏极可连接到Vlo+550，且M8 556的源极可连接到接地。第二电容器Ca2 M4b可连接到 M7 546的栅极。M7 546的栅极还可经由电阻器R 523a连接到Vp 525a。第一电容器Cal 讨乜可通过第一高摆动模式0B)开关55 与M7 546的栅极分开。第四电容器Cb2 548a 可连接到M8 556的栅极。M8 556的栅极还可经由电阻器R 523b连接到Vn527a。第三电容器Cbl M8b可通过第二高摆动模式0B)开关552b与M8 556的栅极分开。下文关于图 6以另外细节论述高摆动模式0B)开关552。高摆动模式0B)开关552在低电压控制振荡器(VCO)摆动模式下可接通(或闭合)。当高摆动模式0B)开关552接通时，第一电容器Cal 与第二电容器Ca2 544b 并联。当高摆动模式0B)开关552接通时，第三电容器Cbl 与第四电容器Cb2 548b 并联。因此，当高模式摆动(HS)开关552接通时，在Vtank-532与M7 546的栅极之间的总电容为Cal+Ca2，且在Vtank-532与M8 556的栅极之间的总电容为Cbl+Cb2。较大电容值将具有较小分压。因此，当高摆动模式0B)开关552接通时，可能不会分别严重影响M7 546 和M8 556的栅极处的Vtank-532的电压摆动。高摆动模式(HS)开关552在高电压控制振荡器(VCO)摆动模式下可切断。当高摆动模式(HS)开关552切断时，从图5的电压控制振荡器(VCO)缓冲器部分518有效地移除Cal M4a和Cbl 548a。M7 546和M8 556的栅极处的Vtank-532的电压摆动仅受Ca2 544b和Cb2 548b的电容影响。因此，M7 546和M8 556的栅极处的Vtank-532的电压摆动与在高摆动模式(HS)开关552接通时相比在高摆动模式(HS)开关552切断时受较小电容影响。较小电容产生较大分压。因此，当高摆动模式(HS)开关552切断时，M7 546和M8 556的栅极处的Vtank-532的电压摆动与在高摆动模式0B)开关552接通时相比可显著更多地减小。换句话说，在高电压控制振荡器(VCO)摆动模式下，M7 546和M8 556的栅极处的Vtank-532的电压摆动可减小较大因子。在低电压控制振荡器(VCO)摆动模式下，M7 546和M8 556的栅极处的Vtank-532的电压摆动不减小较大因子。当高摆动模式(HS)开关552切断时，可防止电压控制振荡器(VCO)的相位噪声(PN)的降级，其可对电流消耗具有间接影响。尽管图5的高摆动模式(HS)开关552展示在电压控制振荡器(VCO)核心320的输出端与电压控制振荡器(VCO)缓冲器318的输入端之间，但高摆动模式(HS)开关552可类似地用于除电压控制振荡器(VCO)缓冲器318以外的电路中的振幅控制。图6为说明用于本发明系统和方法中的高摆动模式(HS)开关652的电路图。图 6的高摆动模式0B)开关652可为图5的高摆动模式0B)开关552的一种配置。高摆动模式(HS)开关552可使用发射栅极结构实现，以在高摆动模式(HS)开关652在接通(或闭合)位置中时减小有限电阻，以便不使交流(AC)耦合电容的质量因子(Q)降级。如图6中所示，高摆动模式(HS)开关652可使用PMOS晶体管651实施，其中PMOS 晶体管651的栅极连接到还连接到高摆动模式切换控制HS 672的电阻器655，PMOS晶体管 651的漏极连接到高摆动模式0B)开关652的输入端657，且PMOS晶体管651的源极连接到高摆动模式0B)开关652的输出端659。高摆动模式0B)开关652可进一步包括NMOS 晶体管649，其中NMOS晶体管649的栅极连接到还连接到互补高摆动模式切换控制@ 674 的电阻器653。NMOS晶体管649的漏极可连接到高摆动模式(HS)开关652的输出端659， 且NMOS晶体管649的源极可连接到高摆动模式0B)开关652的输入端657。图7为说明用于本发明系统和方法中的电压控制振荡器(VCO)缓冲器部分718的另一配置的电路图。图7的电压控制振荡器(VCO)缓冲器部分718可为图3的电压控制振荡器(VCO)缓冲器第二部分318b的一种配置。与用于图7中的电路图类似的电路图可用作图3的电压控制振荡器(VCO)缓冲器第一部分318a的一种配置。电压控制振荡器(VCO)缓冲器部分718可从电压控制振荡器(VCO)核心320接收 Vtank-732。Vtank-732可连接到第一电容器Cal 744a、第二电容器Ca2 744b、第三电容器 Cbl 748a和第四电容器Cb2 748b。第二电容器Ca2 744b可连接到M7 746的栅极，且第四电容器Cb2 748b可连接到M8 756的栅极。M7 746的栅极还可经由电阻器R723a连接到 Vp 725a。M8 756的栅极还可经由电阻器R 723b连接到Vn 727a。M7 746的源极可连接到Vdd，且M7 746的漏极可连接到电压控制振荡器(VCO)缓冲器部分718的输出端Vlo+750。M8 756的源极可连接到接地，且M8 756的漏极可连接到 Vlo+750。第一电容器Cal 74 可连接到第一高摆动模式(把)开关75加。第一高摆动模式0B)开关75 还可连接到M7 746的栅极。第四电容器Cb2 74 可连接到第二高摆动模式0B)开关752b。第二高摆动模式0B)开关752b还可连接到M8 756的栅极。上文关于图6论述高摆动模式(HS)开关752。第五电容器Cc 764可连接到M7 746的栅极且连接到第一逆高摆动模式(HS)开关771a。第一逆高摆动模式0B)开关771a还可连接到接地。第六电容器Cd 766可连接到M8 756的栅极且连接到第二逆高摆动模式0B)开关771b。第二逆高摆动模式(HS)开关771b也可连接到接地。下文关于图8以另外细节论述逆高摆动模式(HS)开关771。高摆动模式(HS)开关752在高电压控制振荡器(VCO)摆动模式下可切断(或断开)。逆高摆动模式0B)开关771由此在高电压控制振荡器(VCO)摆动模式下可接通(或闭合)。在高电压控制振荡器(VCO)摆动模式期间，当逆高摆动模式(HS)开关771接通时， 第五电容器Cc 764和第六电容器Cd 766各自连接到接地。第五电容器Cc 764和第六电容器Cd 766接着可减小归因于晶体管装置中的过程变化的摆动变化，因为分压现将仅视电容比而定。第五电容器Cc 764和第六电容器Cd 766的使用将额外电容添加到电压控制振荡器(VCO)核心220，且因此需要被仔细考虑。在低电压控制振荡器(VCO)摆动模式期间，高摆动模式(HS)开关752可接通且逆高摆动模式(HS)开关771可切断。因此，在低电压控制振荡器(VCO)摆动模式期间，第五电容器Cc 764和第六电容器Cd 766不会显著影响电压摆动。图8为说明用于本发明系统和方法中的逆高摆动模式(HS)开关871的电路图。图 8的逆高摆动模式0B)开关871可为图7的逆高摆动模式0B)开关771的一种配置。逆高摆动模式(HS)开关871可使用发射栅极结构实现，以在逆高摆动模式(HS)开关871在接通(或闭合)位置中时减小有限电阻，以便不使交流(AC)耦合电容的质量因子(Q)降级。如图8中所示，逆高摆动模式(HS)开关871可使用PMOS晶体管886实施，其中
PMOS晶体管886的栅极连接到还连接到互补高摆动模式切换控制@ 874的电阻器878， PMOS晶体管886的漏极连接到逆高摆动模式0B)开关871的输入端880，且PMOS晶体管 886的源极连接到逆高摆动模式0B)开关871的输出端882。逆高摆动模式0B)开关871 可进一步包括NMOS晶体管884，其中NMOS晶体管884的栅极连接到还连接到高摆动模式切换控制HS 872的电阻器876，NMOS晶体管884的漏极连接到逆高摆动模式(HS)开关871 的输出端882，且NMOS晶体管884的源极连接到逆高摆动模式(!B)开关871的输入端880。图9为说明电压控制振荡器(VCO)缓冲器918中的高摆动模式(HS)开关973的自动控制的框图。电压控制振荡器(VCO)核心920可产生振荡电压932。图9中的电压控制振荡器(VCO)核心920可为图3中的电压控制振荡器(VCO)核心320的一种配置。振幅检测器958可检测振荡电压932的振幅960。比较器962接着可将振荡电压932的振幅960 与阈值振幅968进行比较。基于在振幅960与阈值振幅968之间的比较，比较器962接着可经由开关控制970自动控制作为电压控制振荡器(VCO)缓冲器918的一部分的高摆动模式(HS)开关973。图9的高摆动模式OB)开关973可包括高摆动模式OB)开关652与逆高摆动模式(HS)开关871两者。当振荡电压932的电压控制振荡器(VCO)摆动为高以满足严格PN 规范时，切换高摆动模式(HS)开关973(即，切断高摆动模式(HS)开关652且接通逆高摆动模式(HS)开关871)可改进装置可靠度。此外，切换高摆动模式(HS)开关973可改进PN 性能且因此对电流消耗具有间接影响。电压控制振荡器(VCO)缓冲器918可从电压控制振荡器(VCO)核心920接收振荡电压932。电压控制振荡器(VCO)缓冲器918接着可输出输出电压950。电压控制振荡器 (VCO)缓冲器918中的高摆动模式(HS)开关973的使用可提供满足可靠度要求同时在高电压摆动下提供优良相位噪声性能的优点。此外，高摆动模式0B)开关973的使用可减小所需电流。电压控制振荡器(VCO)缓冲器918中的高摆动模式(HS)开关973的结构可转移到可靠度问题更引起关注的较小特征大小技术。通过使用高摆动模式0B)开关973，可实现基于操作模式和性能要求的对装置的电压摆动的可编程性。使用高摆动模式(HS)开关973还可允许随所检测电压控制振荡器(VCO)振幅960 而变的在电压控制振荡器(VCO)核心920输出端与电压控制振荡器(VCO)缓冲器918输入端之间的增益可编程性。高摆动模式(HS)开关973的使用不限于CDMA IX模式；高摆动模式(HS)开关973可用于较小特征大小技术中的无线电设计中，所述较小特征大小技术支持将持续需要优良相位噪声性能的高数据速率标准(例如，长期演进(LTE))的先进调制方案。使用高摆动模式0B)开关973的无线通信装置104的增加的可靠度还可随技术进入例如45纳米(nm)、32nm等纳米尺度过程而变得更为显著。图10为说明用于提高电压控制振荡器(VCO)缓冲器318的装置可靠度的方法 1000的流程图。所述方法1000可由无线通信装置104执行。可使用电压控制振荡器 (VCO)核心320产生振荡电压932(1002)。可使用振幅检测器958确定振荡电压932的振幅960 (1004)。接着可使用比较器962将振荡电压932的振幅960与阈值振幅968进行比较(1006)。当振荡电压932的振幅960小于阈值振幅968时，可闭合或接通电压控制振荡器 (VCO)缓冲器718中的高摆动模式(HS)开关752 (1008)。当振荡电压932的振幅960小于阈值振幅968时，可断开或切断电压控制振荡器(VCO)缓冲器718中的逆高摆动模式(HS) 开关771 (1010)。当振荡电压932的振幅960大于阈值振幅968时，可断开或切断电压控制振荡器(VCO)缓冲器718中的高摆动模式(HS)开关752 (1012)。当振荡电压932的振幅960 大于阈值振幅968时，可闭合或接通电压控制振荡器(VCO)缓冲器718中的逆高摆动模式 (HS)开关771 (1014)。可将振荡电压932施加到电压控制振荡器(VCO)缓冲器718 (1015)。 接着可使用电压控制振荡器(VCO)缓冲器718从振荡电压932产生输出电压950 (1016)。 输出电压950可以所要频率振荡。图11说明可包括于无线装置1101内的某些组件。无线装置1101可为无线通信装置104且可实施如本文中所揭示的本发明系统和方法。无线装置1101包括处理器1103。处理器1103可为通用单芯片微处理器或多芯片微处理器(例如，ARM)、专用微处理器(例如，数字信号处理器(DSP))、微控制器、可编程门阵列等。处理器1103可被称为中央处理单元(CPU)。尽管在图11的无线装置1101中仅展示单一处理器1103，但在替代配置中，可使用处理器的组合(例如，ARM与DSP)。无线装置1101还包括存储器1105。存储器1105可为能够存储电子信息的任何电子组件。存储器1105可体现为随机存取存储器(RAM)、只读存储器(ROM)、磁盘存储媒体、 光学存储媒体、RAM中的快闪存储器装置、与处理器包括在一起的机载存储器、EPROM存储器、EEPROM存储器、寄存器等，包括其组合。数据1107和指令1109可存储于存储器1105中。指令1109可由处理器1103执行以实施本文中所揭示的方法。执行指令1109可涉及使用存储于存储器1105中的数据 1107。当处理器1103执行指令1109时，指令1109a的各部分可载入到处理器1103上，且数据1107a的各片段可载入到处理器1103上。无线装置1101还可包括发射器1111和接收器1113以允许将信号发射到无线装置1101以及从无线装置1101接收信号。发射器1111和接收器1113可共同称为收发器1115。天线1117可电耦合到收发器1115。无线装置1101还可包括多个发射器、多个接收器、多个收发器和/或多个天线(未图示)。无线装置1101的各种组件可由一个或一个以上总线耦合在一起，所述一个或一个以上总线可包括功率总线、控制信号总线、状态信号总线、数据总线等。为了清晰起见，在图11中将各种总线说明为总线系统1119。本文中所描述的技术可用于各种通信系统，包括基于正交多路复用方案的通信系统。此类通信系统的实例包括正交频分多址(OFDMA)系统、单载波频分多址(SC-FDMA)系统等。OFDMA系统利用正交频分多路复用(OFDM)，正交频分多路复用(OFDM)是将整个系统带宽分割为多个正交副载波的调制技术。这些副载波也可称作载频调、频率组等。在OFDM 情况下，每一副载波可通过数据独立地调制。SC-FDMA系统可利用交错FDMA(IFDMA)以在跨越系统带宽分布的副载波上发射，利用区域化FDMA(LFDMA)以在邻近副载波的一块上发射，或利用增强型FDMA (EFDMA)以在邻近副载波的多个块上发射。一般来说，在频域中以 OFDM发送调制符号，且在时域中以SC-FDMA发送调制符号。术语“确定”包含广泛多种动作，且因此，“确定”可包括计算、运算、处理、导出、调查、查找(例如，在表、数据库或另一数据结构中查找)、查明等。并且，“确定”可包括接收 (例如，接收信息)、存取(例如，存取存储器中的数据)等。并且，“确定”可包括解析、选择、挑选、建立等。除非另有明确指定，否则短语“基于”并不意味着“仅基于”。换句话说，短语“基于”描述“仅基于”与“至少基于”两者。应将术语“处理器”广泛地解译为包含通用处理器、中央处理单元(CPU)、微处理器、数字信号处理器(DSP)、控制器、微控制器、状态机等。在一些情况下，“处理器”可指代专用集成电路(ASIC)、可编程逻辑装置(PLD)、现场可编程门阵列(FPGA)等。术语“处理器”可指代处理装置的组合，例如，DSP与微处理器的组合、多个微处理器的组合、一个或一个以上微处理器结合DSP核心，或任何其它此类配置。应将术语“存储器”广泛地解译为包含能够存储电子信息的任何电子组件。术语“存储器”可指代各种类型的处理器可读媒体，例如随机存取存储器(RAM)、只读存储器 (ROM)、非易失性随机存取存储器(NVRAM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除PROM(EEPROM)、快闪存储器、磁性或光学数据存储装置、寄存器等。如果处理器可从存储器读取信息和/或将信息写入到存储器，那么称存储器与处理器电子通信。与处理器成一体式的存储器与所述处理器电子通信。应将术语“指令”和“代码”广泛地解译为包括任何类型的计算机可读语句。举例来说，术语“指令”和“代码”可指代一个或一个以上程序、例程、子例程、函数、过程等。“指令”和“代码”可包含单一计算机可读语句或许多计算机可读语句。本文中所描述的功能可以硬件、软件、固件或其任何组合来实施。如果以软件来实施，那么可将功能作为一个或一个以上指令存储于计算机可读媒体上。术语“计算机可读媒体”或“计算机程序产品”指代可由计算机存取的任何可用媒体。通过实例且非限制，计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以载运或存储呈指令或数据结构的形式的所要程序代码且可由计算机存取的任何其它媒体。如本文中所使用，磁盘(Disk)和光盘(disc)包括紧密光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和Blu-ray 光盘，其中磁盘通常以磁性方式再现数据，而光盘通过激光以光学方式再现数据。也可经由发射媒体发射软件或指令。举例来说，如果使用同轴电缆、光纤缆线、双绞线、数字订户线(DSL)或无线技术(例如，红外线、无线电和微波)从网站、服务器或其它远程源发射软件，那么同轴电缆、光纤缆线、双绞线、DSL或无线技术(例如，红外线、无线电和微波)包括于发射媒体的定义中。本文中所揭示的方法包含用于实现所描述方法的一个或一个以上步骤或动作。所述方法步骤和/或动作可在不脱离权利要求书的范围的情况下彼此互换。换句话说，除非正加以描述的方法的恰当操作需要特定的步骤或动作次序，否则在不脱离权利要求书的范围的情况下，可修改特定步骤和/或动作的次序和/或使用。此外，应了解，可由装置下载和/或以其它方式获得用于执行本文中所描述的方法和技术(例如，由图9所说明的方法和技术)的模块和/或其它适当装置。举例来说，一装置可耦合到服务器，以促进转移用于执行本文中所描述的方法的装置。或者，可经由存储装置(例如，随机存取存储器(RAM)、只读存储器(ROM)、例如紧密光盘(CD)或软性磁盘等物理存储媒体等)提供本文中所描述的各种方法，以使得一装置可在将存储装置耦合到所述装置或将存储装置提供到所述装置后即获得所述各种方法。此外，可利用用于将本文中所描述的方法和技术提供到装置的任何其它合适的技术。应理解，权利要求书不限于上文所说明的精确配置和组件。在不脱离权利要求书的范围的情况下，可在本文中所描述的系统、方法和设备的布置、操作和细节方面作出各种修改、改变和变化。
权利要求
1.一种用于电压控制振荡器VCO缓冲器的电路，其包含第一电容器，其连接到所述VCO缓冲器的输入端，其中所述输入端连接到VCO核心；第二电容器，其连接到所述VCO缓冲器的所述输入端和P型金属氧化物半导体场效应 PMOS晶体管的栅极；第一开关，其连接到所述第一电容器和所述PMOS晶体管的所述栅极；第三电容器，其连接到所述VCO缓冲器的所述输入端；第四电容器，其连接到所述VCO缓冲器的所述输入端和η型金属氧化物半导体场效应 NMOS晶体管的栅极；以及第二开关，其连接到所述第三电容器和所述NMOS晶体管的所述栅极。
2.根据权利要求1所述的电路，其中所述第一开关和所述第二开关在所述输入端的振幅小于阈值振幅时在闭合位置中。
3.根据权利要求1所述的电路，其中所述第一开关和所述第二开关在所述输入端的所述振幅大于阈值振幅时在断开位置中。
4.根据权利要求1所述的电路，其中所述PMOS晶体管的源极连接到导轨电压，且所述 PMOS晶体管的漏极连接到所述VCO缓冲器的输出端。
5.根据权利要求1所述的电路，其中所述NMOS晶体管的源极连接到接地，且所述NMOS 晶体管的漏极连接到所述VCO缓冲器的输出端。
6.根据权利要求1所述的电路，其中在所述第一开关和所述第二开关在所述断开位置中时，到所述VCO缓冲器晶体管的输入电压减小。
7.根据权利要求1所述的电路，其中所述第一开关和所述第二开关在高VCO摆动模式期间处在所述断开位置中，且其中到所述VCO缓冲器晶体管的输入电压在所述高VCO摆动模式期间需要减小。
8.根据权利要求1所述的电路，其中所述第一开关和所述第二开关在低VCO摆动模式期间在所述闭合位置中，且其中到所述VCO缓冲器晶体管的输入电压在所述低VCO摆动模式期间不需要减小。
9.根据权利要求1所述的电路，其中在所述第一开关在所述闭合位置中时，所述第一电容器和所述第二电容器并联连接，从而产生在所述VCO缓冲器的所述输入端与所述PMOS 晶体管的所述栅极之间的较大电容值，其中在所述VCO缓冲器的所述输入端与所述PMOS晶体管的所述栅极之间的较大电容值产生较小分压，从而导致在所述PMOS晶体管的所述栅极处的较大电压摆动。
10.根据权利要求1所述的电路，其中在所述第一开关在所述断开位置中时，仅所述第二电容器在所述VCO缓冲器的所述输入端与所述PMOS晶体管的所述栅极之间，其中在所述 VCO缓冲器的所述输入端与所述PMOS晶体管的所述栅极之间的较小电容值产生较大分压， 从而导致在所述PMOS晶体管的所述栅极处的较小电压摆动。
11.根据权利要求1所述的电路，其中在所述第二开关在所述闭合位置中时，所述第三电容器和所述第四电容器并联连接，从而产生在所述VCO缓冲器的所述输入端与所述NMOS 晶体管的所述栅极之间的较大电容值，其中在所述VCO缓冲器的所述输入端与所述NMOS晶体管的所述栅极之间的较大电容值产生较小分压，从而导致在所述NMOS晶体管的所述栅极处的较大电压摆动。
12.根据权利要求1所述的电路，其中在所述第二开关在所述断开位置中时，仅所述第四电容器在所述VCO缓冲器的所述输入端与所述NMOS晶体管的所述栅极之间，其中在所述 VCO缓冲器的所述输入端与所述NMOS晶体管的所述栅极之间的较小电容值产生较大分压， 从而导致在所述NMOS晶体管的所述栅极处的较小电压摆动。
13.根据权利要求1所述的电路，其中所述第一电容器大于所述第二电容器且所述第三电容器大于所述第四电容器。
14.根据权利要求1所述的电路，其进一步包含 第五电容器，其连接到所述PMOS晶体管的所述栅极； 第三开关，其连接到所述第五电容器和接地；第六电容器，其连接到所述NMOS晶体管的所述栅极；以及第四开关，其连接到所述第六电容器和接地。
15.根据权利要求14所述的电路，其中在所述第三开关和所述第四开关在所述闭合位置中时，归因于所述第一电容器、所述第二电容器、所述第三电容器、所述第四电容器、所述 NMOS晶体管和所述PMOS晶体管中的过程变化的摆动变化减小。
16.根据权利要求14所述的电路，其中所述第三开关和所述第四开关在由所述VCO核心所产生的振荡电压的振幅大于阈值时在所述闭合位置中。
17.根据权利要求14所述的电路，其中所述第三开关和所述第四开关在所述VCO核心所产生的振荡电压的振幅小于阈值时在所述断开位置中。
18.根据权利要求1所述的电路，其中所述第一开关和所述第二开关由比较器控制，其中所述比较器将所述VCO核心所产生的振荡电压的振幅与阈值进行比较，以确定所述第一开关和所述第二开关是在所述断开位置还是闭合位置中。
19.根据权利要求14所述的电路，其中所述第三开关和所述第四开关由比较器控制， 其中所述比较器将所述VCO核心所产生的振荡电压的振幅与阈值进行比较，以确定所述第三开关和所述第四开关是在所述断开位置还是闭合位置中。
20.一种用于电压控制振荡器VCO缓冲器的自动控制的方法，其包含 使用VCO核心产生振荡电压；使用振幅检测器确定所述振荡电压的振幅； 使用比较器将所述振荡电压的所述振幅与阈值振幅进行比较； 在所述振荡电压的所述振幅小于所述阈值振幅时，闭合所述VCO缓冲器中的第一开关和第二开关；在所述振荡电压的所述振幅大于所述阈值振幅时，断开所述VCO缓冲器中的所述第一开关和所述第二开关；以及使用所述VCO缓冲器从所述振荡电压产生输出电压。
21.根据权利要求20所述的方法，其进一步包含在所述振荡电压的所述振幅小于所述阈值振幅时，断开所述VCO缓冲器中的第三开关和第四开关；以及在所述振荡电压的所述振幅大于所述阈值振幅时，闭合所述VCO缓冲器中的所述第三开关和所述第四开关。
22.根据权利要求20所述的方法，其中所述电压控制振荡器VCO缓冲器包含第一电容器，其连接到所述VCO缓冲器的输入端，其中所述输入端连接到所述VCO核心；第二电容器，其连接到所述VCO缓冲器的所述输入端和P型金属氧化物半导体场效应 PMOS晶体管的栅极，其中所述第一开关连接到所述第一电容器和所述PMOS晶体管的所述栅极；第三电容器，其连接到所述VCO缓冲器的所述输入端；以及第四电容器，其连接到所述VCO缓冲器的所述输入端和η型金属氧化物半导体场效应 NMOS晶体管的栅极，其中所述第二开关连接到所述第三电容器和所述NMOS晶体管的所述栅极。
23.根据权利要求22所述的方法，其中所述PMOS晶体管的源极连接到导轨电压，且所述PMOS晶体管的漏极连接到所述VCO缓冲器的输出端。
24.根据权利要求22所述的方法，其中所述NMOS晶体管的源极连接到接地，且所述 NMOS晶体管的漏极连接到所述VCO缓冲器的输出端。
25.根据权利要求20所述的方法，其进一步包含将所述振荡电压施加到所述VCO缓冲器晶体管。
26.根据权利要求25所述的方法，其中在所述第一开关和所述第二开关在所述断开位置中时，施加到所述VCO缓冲器晶体管的所述振荡电压减小。
27.根据权利要求20所述的方法，其中所述第一开关和所述第二开关在高VCO摆动模式期间在所述断开位置中，且其中到所述VCO缓冲器晶体管的输入电压在所述高VCO摆动模式期间需要减小。
28.根据权利要求20所述的方法，其中所述第一开关和所述第二开关在低VCO摆动模式期间在所述闭合位置中，且其中到所述VCO缓冲器晶体管的输入电压在所述低VCO摆动模式期间不需要减小。
29.根据权利要求22所述的方法，其中在所述第一开关在所述闭合位置中时，所述第一电容器和所述第二电容器并联连接，从而产生在所述VCO缓冲器的所述输入端与所述 PMOS晶体管的所述栅极之间的单一较大电容值，其中在所述VCO缓冲器的所述输入端与所述PMOS晶体管的所述栅极之间的较大电容值产生较小分压，从而导致在所述PMOS晶体管的所述栅极处的较大电压摆动。
30.根据权利要求22所述的方法，其中在所述第一开关在所述断开位置中时，仅所述第二电容器在所述VCO缓冲器的所述输入端与所述PMOS晶体管的所述栅极之间，其中在所述VCO缓冲器的所述输入端与所述PMOS晶体管的所述栅极之间的较小电容值产生较大分压，从而导致在所述PMOS晶体管的所述栅极处的较小电压摆动。
31.根据权利要求22所述的方法，其中在所述第二开关在所述闭合位置中时，所述第三电容器和所述第四电容器并联连接，从而产生在所述VCO缓冲器的所述输入端与所述 NMOS晶体管的所述栅极之间的较大电容值，其中在所述VCO缓冲器的所述输入端与所述 NMOS晶体管的所述栅极之间的较大电容值产生较小分压，从而导致在所述NMOS晶体管的所述栅极处的较大电压摆动。
32.根据权利要求22所述的方法，其中在所述第二开关在所述断开位置中时，仅所述第四电容器在所述VCO缓冲器的所述输入端与所述NMOS晶体管的所述栅极之间，其中在所述VCO缓冲器的所述输入端与所述NMOS晶体管的所述栅极之间的较小电容值产生较大分压，从而导致在所述NMOS晶体管的所述栅极处的较小电压摆动。
33.根据权利要求20所述的方法，其中所述第一电容器大于所述第二电容器且所述第三电容器大于所述第四电容器。
34.根据权利要求22所述的方法，其进一步包含 第五电容器，其连接到所述PMOS晶体管的所述栅极； 第三开关，其连接到所述第五电容器和接地；第六电容器，其连接到所述NMOS晶体管的所述栅极；以及第四开关，其连接到所述第六电容器和接地。
35.根据权利要求34所述的方法，其中在所述第三开关和所述第四开关在所述闭合位置中时，归因于所述第一电容器、所述第二电容器、所述第三电容器、所述第四电容器、所述 NMOS晶体管和所述PMOS晶体管中的过程变化的摆动变化减小。
36.根据权利要求20所述的方法，其中所述第一开关和所述第二开关由所述比较器控制，其中所述比较器将所述VCO核心所产生的所述振荡电压的所述振幅与所述阈值进行比较，以确定所述第一开关和所述第二开关是在所述断开位置还是闭合位置中。
37.根据权利要求34所述的方法，其中所述第三开关和所述第四开关由所述比较器控制，其中所述比较器将所述VCO核心所产生的所述振荡电压的所述振幅与所述阈值进行比较，以确定所述第三开关和所述第四开关是在所述断开位置还是闭合位置中。
38.一种具有电压控制振荡器VCO缓冲器的无线装置，其包含 用于使用VCO核心产生振荡电压的装置；用于使用振幅检测器确定所述振荡电压的振幅的装置； 用于使用比较器将所述振荡电压的所述振幅与阈值振幅进行比较的装置； 用于在所述振荡电压的所述振幅小于所述阈值振幅时闭合所述VCO缓冲器中的第一开关和第二开关的装置；用于在所述振荡电压的所述振幅大于所述阈值振幅时断开所述VCO缓冲器中的所述第一开关和所述第二开关的装置；以及用于使用VCO缓冲器从所述振荡电压产生输出电压的装置。
39.一种用于电压控制振荡器VCO缓冲器的计算机程序产品，所述计算机程序产品包含上面具有指令的计算机可读媒体，所述指令包含用于使用VCO核心产生振荡电压的代码； 用于使用振幅检测器确定所述振荡电压的振幅的代码； 用于使用比较器将所述振荡电压的所述振幅与阈值振幅进行比较的代码； 用于在所述振荡电压的所述振幅小于所述阈值振幅时闭合所述VCO缓冲器中的第一开关和第二开关的代码；用于在所述振荡电压的所述振幅大于所述阈值振幅时断开所述VCO缓冲器中的所述第一开关和所述第二开关的代码；以及用于使用VCO缓冲器从所述振荡电压产生输出电压的代码。
全文摘要
本发明描述一种用于电压控制振荡器VCO缓冲器的电路。所述电路包括第一电容器，所述第一电容器连接到所述VCO缓冲器的输入端，所述输入端连接到VCO核心。所述电路还包括第二电容器，所述第二电容器连接到所述VCO缓冲器的所述输入端和p型金属氧化物半导体场效应PMOS晶体管的栅极。所述电路进一步包括第一开关，所述第一开关连接到所述第一电容器和所述PMOS晶体管的所述栅极。所述电路还包括第三电容器，所述第三电容器连接到所述VCO缓冲器的所述输入端。所述电路进一步包括第四电容器，所述第四电容器连接到所述VCO缓冲器的所述输入端和n型金属氧化物半导体场效应NMOS晶体管的栅极。所述电路还包括第二开关，所述第二开关连接到所述第三电容器和所述NMOS晶体管的所述栅极。
文档编号H03L5/00GK102474259SQ201080029299
公开日2012年5月23日 申请日期2010年6月30日 优先权日2009年6月30日
发明者严宏延, 拉贾戈帕兰·兰加拉詹, 钦玛雅·米什拉 申请人:高通股份有限公司