时钟调节电路及方法、占空比偏移检测电路和摄像器件的制作方法

专利名称：时钟调节电路及方法、占空比偏移检测电路和摄像器件的制作方法
技术领域：
本发明涉及能够检测和调节时钟信号的占空比偏移的时钟调节电路、偏移检测电路、摄像器件和时钟调节方法。
背景技术：
迄今为止，时钟信号一直用于控制各种电子设备的操作。例如，可以将时钟信号供应到接触式图像传感器(Contact Image Sensor，CIS)等固态摄像器件中的诸如计数器和数字模拟转换器(Digital to Analog Converter, DAC)等电路(例如，参考 JP-A-2005-323331 (专利文献 1))。这里，图15示出了如专利文献1所披露的相关技术的固态摄像器件中使用的计数器外围的电路块结构。在该相关技术的固态摄像器件中，通过缓存器202将时钟生成单元 201生成的具有给定占空比的时钟信号(内部时钟)供应到DAC 203和计数器204。在这类固态摄像器件中，计数器204是由双倍数据速率(Double Data Rate, DDR)系统驱动，以便产生高精度和高帧率的视频信号。下面参照图16简要说明在通过DDR系统驱动计数器204时所进行的操作。图16 是DDR驱动型计数器204的示意性块结构图。DDR驱动型计数器204包括第一锁存器205 和第二锁存器206。将时钟信号(图16中的CLK)输入到第一锁存器205的一个输入端子， 并且将数据信号(图16中的DATA)输入到另一输入端子。此外，将时钟信号通过NOT元件 207 (反相器)输入到第二锁存器206的一个输入端子，并且将数据信号输入到另一输入端子。在计数器204是由DDR驱动的情况下，在输入的时钟信号的上升时刻和下降时刻处都进行计数处理。具体而言，第一锁存器205在被时钟信号的上升沿触发时锁存数据，第二锁存器206在被时钟信号的下降沿触发时锁存数据。然后，将第二锁存器206所锁存的数据用作计数器204的最低有效位。在具有上述结构的计数器204中，期望第一锁存器205和第二锁存器206进行数据锁存时的触发周期是时钟信号周期的一半。也就是说，理想地，期望DDR系统驱动计数器 204时的时钟信号的占空比为50%。在本说明书中，时钟信号的“占空比”表示高电平时段在时钟信号的一个周期中所占的比率，该比率可以通过[H宽度/时钟信号周期]X 100%来进行计算。在下文中，将时钟信号的高电平时段和低电平时段称作H时段和L时段，并将H时段和L时段的时间宽度值称作H宽度和L宽度。如上所述，例如，当通过使用DDR系统驱动固态摄像器件的计数器等时，期望供应的时钟信号的占空比为50%。然而，存在这样的问题例如，时钟信号的占空比随着用于生成时钟信号的电路(在下文中，仅称作时钟生成电路)的驱动电源的制造过程条件而发生变化。具体而言，在相关技术的时钟生成电路的结构中，由于电路中所包括的晶体管的制造差异或者操作电压差异等原因，时钟信号的占空比发生变化。在这种情况下，出现这样的问题计数器的启动保持时间tSH被压缩，从而降低计数器的操作裕度。更具体地，时钟信号的占空比的变化(从期望值发生偏移)对DDR系统所驱动的计数器的最低有效位产生影响。例如，当由于在200MHz的DDR系统中操作的计数器中的时钟生成电路的制造差异的原因而使占空比变成60%时，时钟信号的H宽度为6nS， L宽度为如S。在这种情况下，必需确保计数器在L宽度( = 中的操作。也就是说，当占空比发生偏移时，计数器的操作频率的下限值或者下限操作电压值可能会受到速率的限制。迄今为止，在包括专利文献1的多种情况下，将时钟生成电路作为逻辑电路的一部分进行制造，这些情况所进行的模拟设计不考虑占空比这一因素。因此，目前存在较少的在操作电压和制造过程方面具有鲁棒性(robust property)的时钟生成电路。在相关技术中，将使用双倍速(double-speed)时钟信号的方法作为抑制时钟信号的占空比偏移影响的方法。然而，例如，在近年来的固态摄像器件中，随着对更高精度和更高帧率的要求的提高，需要将用于驱动计数器和DAC的时钟信号的频率转换到更高频率来满足这些要求。在目前情况下，难以通过使用双倍速时钟信号解决上述问题。

发明内容
因而，期望提供一种即使当时钟信号的操作频率增加时也能够在不使用双倍速时钟信号的情况下校正时钟信号的占空比偏移的时钟调节电路、偏移检测电路、摄像器件和时钟调节方法。本发明实施例提供一种时钟调节电路，所述时钟调节电路的结构包括第一切换元件、第二切换元件、第三切换元件、第四切换元件、第一电容器元件、第二电容器元件和偏移检测电路。各个单元的结构和操作如下。当将处于高电平的同相时钟信号施加到所述第一切换元件的输入端子时，所述第一切换元件处于导电状态，所述同相时钟信号与时钟信号同相。所述第二切换元件的输入端子连接至所述第一切换元件的输出端子，并且当将处于低电平的所述同相时钟信号施加到所述第二切换元件的输出端子时，所述第二切换元件处于导电状态。当将处于高电平的反相时钟信号施加到所述第三切换元件的输入端子时，所述第三切换元件处于导电状态，所述反相时钟信号与所述时钟信号反相。所述第四切换元件的输入端子连接至所述第三切换元件的输出端子，并且当将低电平的反相时钟信号施加到所述第四切换元件的输出端子时，所述第四切换元件处于导电状态。所述第一电容器元件的一个端子连接至所述第一切换元件的所述输出端子。所述第二电容器元件的一个端子连接至所述第三切换元件的所述输出端子。所述偏移检测单元检测所述第一切换元件的所述输出端子与所述第三切换元件的所述输出端子之间的电位差，并将检测信号作为用于调节所述时钟信号的占空比的信号输出。本发明的另一实施例提供一种占空比的偏移检测电路，以与本发明实施例的时钟调节电路相同的方式，所述偏移检测电路包括第一切换元件、第二切换元件、第三切换元件、第四切换元件、第一电容器元件、第二电容器元件和偏移检测单元。本发明的另一实施例提供一种包括本发明实施例的时钟调节电路的摄像器件。本发明的另一实施例提供一种如下的通过本发明实施例的时钟调节电路进行的时钟信号的占空比的时钟调节方法。首先，将来自外部的同相时钟信号施加到所述第一切换元件的输入端子和所述第二切换元件的输出端子，并将反相时钟信号施加到所述第三切换元件的输入端子和所述第四切换元件的输出端子，所述同相时钟信号与所述时钟信号同相，所述反相时钟信号与所述时钟信号反相。随后，通过所述同相时钟信号和所述反相时钟信号的施加，所述第一电容器元件和第二电容器元件重复进行充电和放电。在所述第一电容器元件和所述第二电容器元件在给定时段内重复进行充电和放电之后，通过所述偏移检测单元检测所述第一切换元件的所述输出端子与所述第三切换元件的所述输出端子之间的电位差，并将检测信号作为用于调节所述时钟信号的占空比的信号输出。在本发明的实施例中，将同相时钟信号施加到第一和第二切换元件，并对这些元件进行0N/0FF控制，第一电容器元件从而重复进行充电和放电。同时，将反相时钟信号施加到第三和第四切换元件，并对这些元件进行0N/0FF控制，第二电容器元件从而重复进行充电和放电。然后，在本发明实施例中，检测由操作产生的第一切换元件的输出端子与第三切换元件的输出端子之间的电位差，并将检测信号作为用于调节时钟信号的占空比的信号输出。如上所述，不论时钟信号的操作频率如何，均能够几乎实时地自动检测时钟信号的占空比从期望值的偏移，并且能够将检测信号作为用于调节时钟信号的占空比的信号输出。因此，根据本发明实施例，当时钟信号的操作频率增加时，无需使用双倍速时钟信号就能够基于占空比所检测到的偏移将占空比校正到期望值。


图1是本发明实施例的时钟调节电路的示意性块结构。图2表示占空比改变电路的内部结构。图3是表示第一延迟元件的内部结构的示图。图4是用于表示占空比改变电路的操作的示图。图5是第一延迟元件的另一结构示例。图6是第二延迟元件的另一结构示例。图7是表示占空比检测电路的内部结构的示图。图8A和图8B是用于表示占空比检测电路的操作的示图。图9是用于表示占空比检测电路的判定原理的示图。图10是表示本发明实施例的时钟信号的占空比调节方法的过程的流程图。图11是调节占空比的时刻的时序图。图12是变型示例1的时钟调节电路中占空比检测电路的示意性结构图。图13是变型示例2-1的时钟调节电路中占空比检测电路的示意性结构图。图14是变型示例2-2的时钟调节电路中占空比检测电路的示意性结构图。图15是相关技术的固态摄像器件中计数器外围的电路块结构图。图16是用于简要表示相关技术的DDR驱动的计数器的操作的示图。
具体实施例方式
下面参照附图按照以下顺序对本发明实施例的时钟调节电路、偏移检测电路和时钟调节方法进行说明。本发明不限于下面的示例。1.时钟调节电路的基本结构示例
2.占空比改变电路的结构和操作
3.占空比检测电路的结构和操作
4.时钟信号的占空比调节方法
5.各种变型示例
1.时钟调节电路的基本结构示例
图1表示本发明实施例的时钟调节电路的块结构。图1所示的时钟调节电路10
能够用作下述时钟信号的占空比调节电路该时钟信号可以是供应到例如图15和图16所示的固态摄像器件的计数器204和DAC 203的时钟信号。本发明不限于该示例，实施例的时钟调节电路能够应用到使用时钟信号进行操作控制的各种电子装置。时钟调节电路10设置在时钟信号生成电路的输出侧的终端上，并且时钟调节电路10的输入端子连接至时钟生成单元5的输出端子，时钟生成单元5包括锁相环(Phase Locked Loop,PLL)电路等。时钟调节电路10对输入自时钟生成单元5的内部时钟信号的占空比进行调节，从而使供应时钟信号的外部电路的操作裕度变高。然后，时钟调节电路10 将在调节占空比之后获得的时钟信号供应到给定外部电路。在本实施例中，将说明用于将时钟信号的占空比调节为50%的时钟调节电路10。 也就是说，将说明在例如图15所示的固态摄像器件中的计数器204和DAC 203等是DDR驱动型的情况下仍适用的时钟调节电路10的示例。需要说明的是，本发明的应用不限于该示例。如稍后所述，本发明实施例的时钟调节电路能够判定时钟信号的占空比是高于50%还是低于50%，因此，在必要的情况下，该电路能够应用到需要具有高于50%或者低于50% 占空比的信号的情况。如图1所示，时钟调节电路10包括占空比改变电路1(占空比修正电路)、占空比检测电路2(偏移检测电路)和占空比控制电路3。占空比改变电路1的输入端子连接至时钟生成单元5，占空比改变电路1将从时钟生成单元5输入的时钟信号的占空比修正(改变)为给定值。然后，占空比改变电路1将在修正占空比之后获得的时钟信号输出到例如计数器等外部电路，并同时将上述信号输出到占空比检测电路2。稍后将详细说明占空比改变电路1的结构。占空比检测电路2的输入端子连接至占空比改变电路1的输出端子，占空比检测电路2检测从占空比改变电路1输出的时钟信号的占空比。在本实施例中，占空比检测电路2检测时钟信号的占空比是等于50%、高于50%还是低于50%。然后，占空比检测电路2 将时钟信号的占空比的检测结果(用于调节占空比的信号)输出到占空比控制电路3。也就是说，占空比检测电路2实时检测实际供应到例如计数器等外部电路的时钟信号的占空比。稍后将详细说明空比检测电路2的结构。占空比控制电路3的输入端子连接至占空比检测电路2的输出端子，占空比控制电路3基于从占空比检测电路2输入的占空比检测结果来控制占空比改变电路1的操作。
如上所述，实施例的时钟调节电路10在向外部电路供应时钟信号的同时实时检测该时钟信号的占空比，并反馈所检测结果以由此将占空比调节为最佳值。2.占空比改变电路的结构和操作占空比改变电路的结构图2表示实施例的占空比改变电路1的内部结构。占空比改变电路1包括多个第一延迟元件11、多个第二延迟元件12和多个开关13 (第五切换元件)。多个第一延迟元件11串联设置，其中，在相邻的第一延迟元件11中，一个第一延迟元件11的输入端子连接至另一个第一延迟元件11的输出端子。包括多个串联连接的第一延迟元件11的第一延迟链110(第一延迟元件组)的输入端子连接至占空比改变电路1 的输入端子(时钟输入端子)14。另一方面，多个第二延迟元件12也串联设置，其中，在相邻的第二延迟元件12中， 一个第二延迟元件12的输入端子连接至另一个第二延迟元件12的输出端子。包括多个串联连接的第二延迟元件12的第二延迟链120(第二延迟元件组)的输入端子连接至占空比改变电路1的输入端子14。多个开关13的输入端子连接在相邻的第一延迟元件11之间，或连接在相邻的第二延迟元件12之间，或连接至占空比改变电路1的输入端子14。各个开关13的输出端子连接至占空比改变电路1的输出端子15(时钟输出端子)。此外，第一延迟元件11和第二延迟元件12分别具有控制端子，并且上述控制端子连接至与占空比控制电路3连接的控制线16。根据该结构，通过占空比控制电路3的输出信号进行第一延迟元件11和第二延迟元件12的0N/0FF控制。此外，尽管图2中未示出， 也通过从占空比控制电路3输出的控制信号对各个开关13进行0N/0FF控制。通过对各个延迟元件和开关13进行0N/0FF控制，对连接在占空比改变电路1的输入端子14与输出端子15之间的延迟元件进行切换控制。在本实施例中，为了如稍后所述地降低功耗，对各个延迟元件进行0N/0FF控制， 但本发明不限于本实施例。而且，优选地，不对第一延迟元件11和第二延迟元件12进行 0N/0FF控制，并且在调节占空比时使全部延迟元件处于操作状态。在这种情况下，仅通过开关13的0N/0FF控制，对连接在占空比改变电路1的输入端子14与输出端子15之间的延迟元件进行切换控制。第一延迟元件11是如下电路元件该电路元件通过使时钟信号的上升时刻延迟给定时段而使时钟信号的H宽度变窄(使L宽度变宽)。所有各个第一延迟元件11具有相同的结构。也就是说，在图2所示的示例中，所有各个第一延迟元件11使H宽度变窄的量(各个第一延迟元件11调节占空比的量)是相同的。此外，在图2所示的示例中，各个第一延迟元件11被构造为使占空比减小1%。另一方面，第二延迟元件12是如下电路元件该电路元件通过使时钟信号的下降时刻延迟给定时段而使时钟信号的H宽度变宽(使L宽度变窄)。所有各个第二延迟元件 12的结构是相同的。也就是说，在图2所示的示例中，所有各个第二延迟元件12使H宽度变宽的量(各个第二延迟元件12调节占空比的量)是相同的。此外，在图2所示的示例中， 各个第二延迟元件12被构造为使占空比增加1%。各个延迟元件和各个延迟链的结构不限于图2所示的示例，并且能够根据例如用途和所要求的调节精度等来进行适当的变化。例如，可以使各个延迟元件中占空比的调节量增加成大于丨^或者小于丨1^。此外，例如，延迟链中所包括的各个延迟元件能够具有彼此不同的结构(不同的占空比调节量)。另外，在考虑到例如应用和设想到的占空比偏移量等的情况下，能够适当地设定各个延迟链中所包括的延迟元件的数量。延迟元件的结构和操作这里，参照图3说明上述能够改变时钟信号的H宽度的延迟元件的结构和操作示例。图3是第一延迟元件11的详细电路结构图。这里，为便于解释，将说明一种没有受到占空比控制电路3的0N/0FF控制的延迟元件。在这种情况下，第一延迟元件11包括第一反相器115，第一反相器115具有 PMOS(P沟道金属氧化物半导体)晶体管113和NM0S(N沟道金属氧化物半导体)晶体管 114。第一延迟元件11还包括第二反相器118，第二反相器118具有PMOS晶体管116和 NMOS晶体管117，第二反相器118布置在第一反相器115的输出侧上。第二反相器118的输入端子连接至第一反相器115的输出端子A。第一延迟元件11还包括连接在第一反相器 115的输出端子A与接地线之间的电容器元件119。图4示出了图3所示的第一延迟元件11的操作示例。图4是图3所示的第一延迟元件11的输入端子(IN)、电容器元件119与第一反相器115之间的连接点(α)以及第一延迟元件11的输出端子B(OUT)的信号波形图。图4所示的信号波形的横轴表示时间。假设在第一延迟元件11中所包括的四个MOS晶体管(切换元件)的性能相同。在此情况下“各个切换元件的性能相同”表示各个切换元件在导电状态下具有相同的电流量。 在本实施例中，例如，当各个切换元件是由MOS晶体管形成时，可以通过使各个MOS晶体管的沟道尺寸(沟道宽度和沟道长度)相同来使它们的性能相同。在此情况下“各个切换元件的性能相同”不仅包括性能完全相同的情况，还包括由于各个切换元件的制造差异等原因而使性能在一定程度上有所变化的情况(性能大致相同的情况)。在这种情况下，如图4的实线所示的波形，在电容器元件119的连接点(α )处的信号波形是通过翻转第一延迟元件11的输入端子的信号波形(IN)而获得的波形。在第一延迟元件11的输出端子B处的信号波形(OUT)是通过翻转电容器元件119的连接点(α ) 处的信号波形而获得的波形。也就是说，当第一延迟元件11中所包括的四个MOS晶体管相同时，第一延迟元件11输出的时钟信号没有改变输入的时钟信号的占空比。然而在本实施例中，例如，使第一延迟元件11中所包括的四个MOS晶体管中的第一反相器115中的NMOS晶体管114的性能低于其他MOS晶体管的性能。具体而言，使NMOS 晶体管114的沟道长度长于其他MOS晶体管。此外，优选地，也通过使沟道宽度变窄来降低性能。根据上述结构，当时钟信号从L时段变为H时段时，通过处于ON状态的NMOS晶体管114对电容器元件119的连接点(α)处的电位进行接地连接的性能降低。结果，如图4 中的虚线所示，降低了连接点α处的信号波形从高电平到低电平的信号转换的梯度。也就是说，延迟了从高电平到低电平的信号转换。因此，如图4中的虚线所示，使输出自第二反相器118的信号(OUT)的上升延迟了对应于上述延迟量的量。结果，从第一延迟元件11输出的时钟信号的H宽度变得窄于输入的时钟信号的H宽度，于是第一延迟元件11输出具有减小占空比的信号。
以与图3所示的电路结构相同的方式，能够通过将两级包括PMOS晶体管和NMOS 晶体管的反相器来形成第二延迟元件12的内部结构。然而，在图3所示的示例中，例如，使第一反相器115中的PMOS晶体管113的性能低于其他MOS晶体管。根据上述结构，当时钟信号从H时段变为L时段时，对电容器元件119的连接点 (α)处的电位进行拉升的性能降低。结果，如图4中的点划线所示，降低了连接点α处的信号波形从低电平到高电平的信号转换的梯度(延迟了从低电平到高电平的信号转换)。 因此，如图4中的点划线所示，使输出自第二反相器118的信号(OUT)的下降延迟了对应于上述延迟量的量。结果，从第一延迟元件11输出的时钟信号的H宽度变得宽于输入的时钟信号的H宽度，于是，第一延迟元件11输出具有增加占空比的信号。通过包括图3所示的两级反相器(NOT元件)来实现实施例的占空比改变电路1中的各个延迟元件，然而，该延迟元件是一种如上所示的没有受到0N/0FF控制的延迟元件。 因为在操作占空比改变电路1时操作所有延迟元件，所以在延迟元件的数量较大时增加了功耗。因此，在要求降低功耗的应用中，优选地，各个延迟元件具有能够对操作进行0N/0FF 控制的功能。图2所示的占空比改变电路1的结构说明了使用具有这类功能的延迟元件的示例。在本实施例中，为了使第一延迟元件11除了具有在图3中说明的调节H宽度的功能之外还具有对操作进行0N/0FF控制的功能，将NAND元件与NOT元件进行组合来构成第一延迟元件11，从而替代通过包括两级NOT元件(反相器)而构成的第一延迟元件11。图 5示出了第一延迟元件11的结构示例。第一延迟元件11能够配置成包括NAND元件111和连接至NAND元件111的输出端子的NOT元件112。在这种情况下，将来自时钟信号生成单元5的时钟信号或者将从位于前级(在输入端子14侧)的第一延迟元件11输出的信号输入到NAND元件111的一个输入端子。另一方面，通过控制线16将控制信号E从占空比控制电路3输入到NAND元件 111的另一输入端子。基于控制信号E对第一延迟元件11的操作进行0N/0FF控制。此外，在本实施例中，为了使第二延迟元件12除了具有在图3中说明的调节H宽度的功能之外还具有对操作进行0N/0FF控制的功能，将NOR元件与NOT元件进行组合来构成第二延迟元件12。图6示出了第二延迟元件12的结构示例。第二延迟元件12能够配置为包括NOR元件121和连接至NOR元件121的输出端子的NOT元件122。在这种情况下，将来自时钟信号生成单元5的时钟信号或者位于前级处 (在输入端子14侧上)的第二延迟元件12的输出信号输入到NOR元件121的一个输入端子。另一方面，通过控制线16将控制信号EB从占空比控制电路3输入到NOR元件121的另一输入端子。基于控制信号EB对第二延迟元件12的操作进行0N/0FF控制。在本实施例中，通过使用具有图3 图6所示结构和操作的延迟元件来调节输入的时钟信号的占空比。特别地，在各个延迟元件具有图5和图6所示结构的情况下，在操作占空比改变电路1时，仅对此时所需的延迟元件进行操作，因此，能够降低功耗。占空比改变电路的操作接着，参照图2简要说明占空比改变电路1的占空比调节操作。图2示出了在输入到占空比改变电路1的时钟信号的占空比为53%时所进行的调节操作的示例。在这种情况下，在占空比控制电路3的控制下，第一延迟链110中的从输入端子14侧算起的三个第一延迟元件11最终打开，而其他延迟元件关闭。此时，在占空比控制电路 3的控制下，仅如下开关13打开该开关13连接至第一延迟元件11中的从输入端子14侧算起的第三个延迟元件的输出端子。因此，如图2的虚线箭头所示，通过从输入端子14侧算起的三个第一延迟元件11 和连接至第三个第一延迟元件11的输出端子的开关13将输入到占空比改变电路1的具有53%占空比的时钟信号输出。在该过程中，在每个用于传输时钟信号的第一延迟元件11 中，占空比依次降低1%，最终，输出端子15输出具有50%占空比的时钟信号。在本实施例中，在图2所示的示例输入具有53%占空比的时钟信号的情况下，在从输入端子14侧逐个打开第一延迟元件11时，同时重复检测和调节占空比，从而使电路处于图2所示的操作状态。也就是说，对占空比重复进行三次的调节操作，从而使电路处于图2所示的操作状态。然而，占空比改变电路1中的延迟元件11和开关13的切换控制不限于上述示例。 例如，优选地，也可基于稍后说明的占空比检测电路2的检测结果(电位差的值)来计算占空比的偏移量，然后基于计算结果来指定待要打开的延迟元件，并在同一时刻打开所指定的延迟元件。在这种情况下，预先检查占空比检测电路2的检测结果(电位差)与占空比的偏移量之间的对应关系，并将对应关系表等存储为数据。3.占空比检测电路的结构和操作占空比检测电路的结构图7示出了根据实施例的占空比检测电路2的内部结构。占空比检测电路2包括连NOT元件20，N0T元件20接至内部时钟的输入端子。占空比检测电路2还包括二极管接法的PMOS晶体管21 (以下称作第一 MOS晶体管)和二极管接法的NMOS晶体管22 (以下称作第二 MOS晶体管)。占空比检测电路2还包括另一个二极管接法的PMOS晶体管23 (以下称作第三MOS晶体管)和另一个二极管接法的NMOS晶体管以下称作第四MOS晶体管)。在第一 MOS晶体管21和第三MOS晶体管23中，它们的栅极端子和漏极端子连接在一起，从而形成二极管接法。另一方面，在第二 MOS晶体管22和第四MOS晶体管M中， 它们的栅极端子和源极端子连接在一起，从而形成二极管接法。在本实施例中，第一MOS晶体管21 第四MOS晶体管24 (第一 第四切换元件)的诸如沟道长度和沟道宽度之类的尺寸全部相同。也就是说，实施例的第一 MOS晶体管21 第四MOS晶体管M的性能全部相同。在实施例中，只要各个MOS晶体管在导电状态下的电流量(性能)相同，各个MOS 晶体管的诸如沟道长度和沟道宽度之类的尺寸可以互不相同。由于各个MOS晶体管的制造差异的原因，第一 MOS晶体管21 第四晶体管M的性能可在一定程度上互不相同。只要在应用等方面所确定的容许范围内，第一 MOS晶体管21 第四晶体管M的性能的差别可以互不相同。占空比检测电路2包括第一电容器元件25、第二电容器元件沈、差分放大器 27 (偏移检测单元)和复位电路28。复位电路28包括复位开关四和NOT元件30。各个元件之间的连接关系如下。第一 MOS晶体管21的源极端子连接至第二 MOS晶体管22的漏极端子，第一 MOS晶体管21的漏极端子连接至第二 MOS晶体管22的源极端子。也就是说，在第一 MOS晶体管21与第二 MOS晶体管22之间，源极端子和漏极端子相互连接。在本实施例中，第一 MOS 晶体管21的源极端子(未连接到栅极端子的一侧)连接至内部时钟信号的输入端子。也就是说，将同相(in-phase)时钟信号输入到包括二极管接法的第一 MOS晶体管21和第二 MOS晶体管22的电路。此外，在本实施例中，第一 MOS晶体管21的漏极端子(第二 MOS晶体管22的源极端子)连接至差分放大器27的正极侧上的输入端子。在下文中，将第一 MOS晶体管21的漏极端子与第二 MOS晶体管22的源极端子之间的连接点称作接点C。第三MOS晶体管23的源极端子连接至第四MOS晶体管M的漏极端子，第三MOS晶体管23的漏极端子连接至第四MOS晶体管M的源极端子。也就是说，在第三MOS晶体管 23与第四MOS晶体管M之间，源极端子和漏极端子相互连接。在本实施例中，第三MOS晶体管23的源极端子(未连接到栅极端子的一侧)连接至NOT元件20的输出端子。也就是说，将反相时钟信号输入到包括二极管接法的第三MOS晶体管23和第四MOS晶体管M的电路。此外，在本实施例中，第三MOS晶体管23的漏极端子(第四MOS晶体管M的源极端子)连接至差分放大器27的负极侧的输入端子。在下文中，将第三MOS晶体管23的漏极端子与第四MOS晶体管M的源极端子之间的连接点称作接点D。第一电容器元件25的一个端子连接至包括第一 MOS晶体管21和第二 MOS晶体管 22的电路的接点C，而另一个端子接地。另一方面，第二电容器元件沈的一个端子连接至包括第三MOS晶体管23和第四MOS晶体管M的电路的接点D，而另一个端子接地。复位开关四设置在接点C与D之间，复位开关四的一个控制端子连接至复位信号的输入端子，而另一个控制端子通过NOT元件30连接至复位信号的输入端子。在本实施例中，通过在检测占空比的偏移之前使用复位开关四将接点C与D之间短路，从而使接点 C与D之间的电位差为“0 (零)”。通过从占空比控制电路3输入到控制端子的复位信号对复位开关四进行0N/0FF控制。占空比检测电路的操作接着，参照图8A和图8B说明占空比检测电路2的操作。图8A是表示占空比检测电路2在输入的时钟信号处于H时段时的操作状态的图。图8B是表示占空比检测电路2 在输入的时钟信号处于L时段时的操作状态的图。在图8A和图8B所示的示例中，为了简化说明，对如下情况进行说明占空比检测电路2中的接点C和D的电位的初始状态是时钟信号的高电平电压VDD与低电平电压VSS之间的中间值。首先，当时钟信号处于H时段时，如图8A所示，将高电平电压VDD供应到包括第一 MOS晶体管21和第二 MOS晶体管22的电路。在这种情况下，该电路的输入端子处的电位 (VDD)比接点C (栅极端子)处的电位相对较高，因此，P沟道第一 MOS晶体管21导通，而N 沟道第二 MOS晶体管22关闭。因此，接点C的电位升高(图8A所示的空心箭头)，于是对连接至接点C的第一电容器元件25充电。此时，将低电平电压VSS供应到包括第三MOS晶体管23和第四MOS晶体管M的电路。在这种情况下，该电路的输入端子处的电位(VSS)比接点D(栅极端子)处的电位相对较低，因此，P沟道第三MOS晶体管23关闭，而N沟道第四MOS晶体管M导通。因此，接点D的电位降低(图8B所示的虚线箭头)，于是对连接至接点D的第二电容器元件沈放 H1^ ο另一方面，当时钟信号处于L时段时，如图8B所示，将低电平电压VSS供应到包括第一 MOS晶体管21和第二 MOS晶体管22的电路。在这种情况下，该电路的输入端子处的电位(VSS)比接点C的电位相对较低，因此，P沟道第一 MOS晶体管21关闭，而N沟道第二 MOS晶体管22导通。因此，接点C的电位降低(图8B所示的虚线箭头)，于是对连接至接点C的第一电容器元件25放电。此时，将高电平电压VDD供应到包括第三MOS晶体管23和第四MOS晶体管M的电路。在这种情况下，该电路的输入端子处的电位(VDD)比接点D的电位相对较高，因此， P沟道第三MOS晶体管23导通，而N沟道第四MOS晶体管M关闭。因此，接点D的电位升高(图8B所示的空心箭头)，于是对连接至接点D的第二电容器元件沈充电。如上所述，在根据本实施例的占空比检测电路2中，基于时钟信号的H时段和L时段对第一电容器元件25和第二电容器元件沈重复进行充电和放电。然而，当时钟信号的 H宽度和L宽度不同时，各个电容器元件中的充电时间和放电时间也不同。因此，当在时钟信号的H宽度和L宽度不同的情况下对各个电容器元件重复进行充电和放电时，接点C与 D之间出现电位差。随后，电位差随着重复充电和放电的次数的增加而增大，并最终饱和。 图9表示接点C与D之间的电位差随时间变化的状态。在图9所示的特性图中，横轴表示时间，纵轴表示差分放大器27的输出值(电位差)。当时钟信号的占空比大于50% (H宽度> L宽度)时，第一电容器元件25的充电时间长于第二电容器元件沈的充电时间，因此，接点C的电位高于接点D的电位。因此，在这种情况下，如图9的虚线所示，随着检测时间的推移，电位差向正侧增加并饱和。另一方面，当时钟信号的占空比小于50% (H宽度<L宽度)时，第一电容器元件25的充电时间短于第二电容器元件26的充电时间，因此，接点D的电位高于接点C的电位。因此，在这种情况下，如图9的点划线所示，随着检测时间的推移，电位差向负侧增加并饱和。也就是说，在占空比检测电路2中，将时钟信号的占空比从50%的偏移转换为接点C与D之间的电位差。然后，差分放大器27放大该电位差，并将放大的电位差作为占空比的检测信号(判定结果)输出到占空比控制电路3。因此，在实施例中，占空比检测电路 2检测时钟信号的占空比是否高于50%，低于50%，或等于50% (电位差=0)。只要在该时段期间能够精确检测出接点C与D之间所产生的电位差，可以任意设定占空比的检测时间。例如，如图2的占空比改变电路1的操作所表明，在逐次以调节占空比(逐个地切换延迟元件)时需要每次检测占空比，此时必然检测占空比高于还是低于50%。因此，在这种情况下能够将占空比的检测时间设定为较短。4.时钟信号的占空比调节方法接着，参照图10和图11说明根据实施例的时钟调节电路10中的占空比调节方法 (时钟调节方法)的示例。图10是表示调节占空比时的操作过程的流程图，图11是调节占空比时的时序图。首先，在施加电源之后，时钟调节电路10在时钟生成单元5稳定操作之前一直待机(步骤Si)。接着，时钟调节电路10打开占空比检测电路2中的复位开关29，使接点C 与D之间短路，从而将接点C与D之间的电位差复位(步骤S2)。图11的上部所示的信号波形41是复位操作的时序图，其中，在该示例中，以给定周期“t0”重复进行复位操作。在将接点C与D之间的电位差复位之后，将时钟信号输入(施加)到时钟调节电路10(步骤S3)。然后，根据占空比检测电路2的操作原理对时钟调节电路10中的第一电容器元件25和第二电容器元件沈重复进行充电和放电(步骤S4)。在时钟调节电路10以给定时段对第一电容器元件25和第二电容器元件沈重复进行充电和放电之后，将由差分放大器27放大的电位差作为占空比的检测信号锁存在占空比检测电路2中(步骤S5)。图11的中部所示的信号波形42是占空比检测结果的锁存操作的时序图，其中，在复位操作之后，以给定时间“tl”进行锁存操作，“tl”短于复位操作时段“to”。接着，占空比控制电路3基于锁存的占空比检测结果对占空比改变电路1中的延迟元件和开关进行切换控制，并调节时钟信号的占空比以使其接近最佳值(步骤S6)。在该示例中，改变占空比改变电路1的输入与输出之间的延迟元件的连接状态，从而使占空比接近50%。图11的下部所示的信号波形43是通过切换占空比改变电路1中的延迟元件和开关来对时钟信号的占空比进行调节操作的时序图。在图11所示的示例中，调节操作与复位操作(图11中的信号波形41)同步进行。也就是说，占空比改变电路1中的延迟元件和开关的切换操作在复位操作期间进行。然而，本发明不限于此，时钟信号的占空比的调节操作可以在占空比检测结果的锁存操作与后续的复位操作之间进行。然后，将调节之后的时钟信号输出到诸如计数器之类的外部电路和占空比检测电路2，并且在时钟调节电路10中重复步骤S2 S6的操作。在本实施例中，实时检测并基于检测结果自动调节时钟信号的占空比。在图11中，箭头示出了上述操作流程。在复位操作之后，如实线箭头Al所示，对占空比检测电路2中的两个电容器元件充分进行充电和放电。接着，在从复位操作经过给定时段“tl”之后，如实线箭头A2所示，检测并锁存由于对两个电容器元件重复进行充电和放电而在接点C与D之间产生的电位差。然后，如实线箭头A3所示，基于锁存结果对占空比改变电路1中的延迟元件和开关进行切换，从而调节时钟信号的占空比。另外，此时，如实线箭头A4所示，在切换占空比改变电路1中的延迟元件和开关之后，进行下一次复位操作，并重复对占空比检测电路2中两个电容器元件进行充电和放电。如上所述，在根据实施例的时钟调节电路10中，即使当时钟信号的占空比从期望值偏移时，仍能够实时地将占空比高精度地自动调节到期望值，而不需要如在相关技术中使用双倍速时钟信号。因此，在实施例中，特别是在诸如计数器之类的DDR系统中所驱动的电路应用中，能够提高电路的频率、电源电压和过程裕度等。在这之前，本发明者在日本专利申请JP-A-201048396中还披露了另一技术，该技术将时钟信号的占空比高精度地调节到期望值。然而，本发明相对于该技术还具有以下优点。在上述专利文献所提出的技术中，在占空比校正电路中使用多个利用拖尾电流 (tail current)的模拟电路。因此，该技术需要用于确保模拟电路操作的模拟电源电压。 由于数字系统中的用作时钟信号的电源的电源电压通常低于模拟电源电压，所以在上述技术中使用数字电源时难以获得足够的特性。另一方面，如上所述，在本发明实施例中，可以通过使用数字电路来构成时钟调节电路10，因此，能够通过具有较低电压的数字电源来操作该电路。因此，与专利文献的技术相比，本发明实施例能够降低功耗。例如，当通过使用在上述专利文献所披露技术中的数字电源电压下操作的时钟信号来实现占空比的校正时，还可以考虑以下方法。首先，将以数字电源电压操作的时钟信号电平偏移到以模拟电源电压操作的信号，并且校正占空比。然后，将时钟信号偏移到数字电源电压的操作电平。然而，在电平偏移电路中，不仅可能改变占空比，而且可能增加电路的尺寸。对此，可以通过上述数字电路来构成时钟调节电路10，因此，不需要使用上述电平偏移电路，并能使电路尺寸减小。5.各种变型示例接着，将说明实施例的时钟调节电路的各种变型示例。变型示例1 在上述实施例中，已经说明了将二极管接法的MOS晶体管用作控制占空比检测电路2中的两个电容器元件的充电和放电的切换元件的示例(图7)，然而，本发明不限于上述实施例。对于输入的同相和反相时钟信号，只要以与二极管接法的第一 MOS晶体管21 第四MOS晶体管M相同的方式操作切换元件，就能够使用任意切换元件。例如，可以使用二极管来替代二极管接法的MOS晶体管。在变型示例1中说明上述示例。图12表示变型示例1中的占空比检测电路的示意性结构。图12中仅示出了接点 C和D附近的电路结构。除了使用二极管来替代二极管接法的MOS晶体管之外，该示例的占空比检测电路的结构与上述实施例的占空比检测电路(图7)的结构相同。该示例的占空比检测电路具有如下结构用第一二极管51 第四二极管M来替代图7所示的占空比检测电路2中的第一 MOS晶体管21 第四MOS晶体管对。第一二极管51的输入端子连接至同相时钟信号的输入端子，第一二极管51的输出端子连接至接点C和第二二极管52的输入端子。另一方面，第二二极管52的输出端子连接至第一二极管51的输入端子。第三二极管53的输入端子连接至反相时钟信号的输入端子，第三二极管53的输出端子连接至接点D和第四二极管M的输入端子。第四二极管 54的输出端子连接至第三二极管53的输入端子。该示例的占空比检测电路也以与上述实施例的占空比检测电路相同的方式操作。 具体而言，当时钟信号处于H时段时，第一二极管51的输入端子和第二二极管52的输出端子处的电位变得高于接点C的电位，因此，第一二极管51导通，第二二极管52关闭。在这种情况下，对第一电容器元件25充电，接点C的电位升高。在这种情况下，第三二极管53的输入端子和第四二极管M的输出端子处的电位变得低于接点D的电位，因此，第三二极管53关闭，第四二极管M导通。在这种情况下，对第二电容器元件26放电，接点D的电位降低。另一方面，当时钟信号处于L时段时，第一二极管51的输入端子和第二二极管52 的输出端子的电位变得低于接点C的电位，因此，第一二极管51关闭，第二二极管52导通。 在这种情况下，对第一电容器元件25放电，接点C的电位降低。在这种情况下，第三二极管53的输入端子和第四二极管M的输出端子的电位变得低于接点D的电位，因此，第三二极管53导通，第四二极管M关闭。在这种情况下，对第二电容器元件26充电，接点D的电位升高。 如上所述，该示例中的占空比检测电路的操作与图8A和图8B说明的实施例的占
16空比检测电路2的操作相同。也就是说，在该示例的占空比检测电路中，也能够以与上述实施例相同的方式来检测和校正占空比的偏移。因此，在该时钟调节电路中也能获得与上述实施例相同的优点。变型示例2在上述实施例中，已经说明了在占空比检测电路2中将同相或者反相时钟信号输入到包括二极管接法的PMOS晶体管和NMOS晶体管的电路的示例，然而，本发明不限于该示例。此外，优选地，只要电路进行与第一 MOS晶体管21 第四MOS晶体管M相同的操作， 就可以通过使用二极管接法的PMOS晶体管或者NMOS晶体管来构成占空比检测电路2。变型示例2将说明这类结构示例。变型示例2-1在变型示例2-1中，将说明通过使用二极管接法的四个PMOS晶体管来构成占空比检测电路2的示例。图13示出了变型示例2-1中的占空比检测电路的示意性结构。在图 13中，仅示出了接点C和D附近的电路结构。该示例的占空比检测电路具有如下结构使用四个第一 MOS晶体管21来替代图7 所示的占空比检测电路2中的第一 MOS晶体管21 第四MOS晶体管对。以与上述实施例的占空比检测电路相同的方式操作该示例的占空比检测电路。具体而言，当时钟信号处于H时段时，在输入有同相时钟信号的电路中，时钟信号的输入端子处的电位变得高于接点C的电位。结果，一个(图13的上侧)第一 MOS晶体管21导通，而另一(图13的下侧)第一 MOS晶体管21关闭。在这种情况下，在输入有反相时钟信号的电路中，时钟信号的输入端子处的电位变得低于接点D的电位。结果，在输入有反相时钟信号的电路中，一个(图13的上侧)第一 MOS晶体管21关闭，而另一(图13的下侧)第一 MOS晶体管21导通。另一方面，当时钟信号处于L时段时，在输入有同相时钟信号的电路中，时钟信号的输入端子处的电位变得低于接点C的电位。结果，在输入有同相时钟信号的电路中，图13 的上侧的第一 MOS晶体管21关闭，而下侧的第一 MOS晶体管21导通。在这种情况下，在输入有反相时钟信号的电路中，时钟信号的输入端子处的电位变得高于接点D的电位。结果，在输入有反相时钟信号的电路中，图13的上侧的第一 MOS 晶体管21导通，而下侧的另一第一 MOS晶体管21关闭。如上所述，该示例的占空比检测电路的操作与图8A和图8B中说明的实施例的占空比检测电路2的操作相同。也就是说，在该示例的占空比检测电路中，也能够以与上述实施例相同的方式检测占空比的偏移并校正该偏移。因此，在该示例的时钟调节电路中也能获得与上述实施例相同的优点。变型示例2-2在变型示例2-2中，将说明通过使用二极管接法的四个NMOS晶体管构成占空比检测电路2的示例。图14表示变型示例2-2中的占空比检测电路的示意性结构。在图14中， 仅示出了接点C和D附近的电路结构。该示例的占空比检测电路具有如下结构用四个第二 MOS晶体管22替换图7所示的占空比检测电路2中的第一 MOS晶体管21 第四MOS晶体管24。也以与上述实施例相同的方式操作该示例的占空比检测电路。具体而言，当时钟信号处于H时段时，在输入有同相时钟信号的电路中，时钟信号的输入端子处的电位变得高于接点C的电位。结果，在输入有同相时钟信号的电路中，一个(图14的上侧)第二 MOS 晶体管22导通，而另一(图14的下侧)第二 MOS晶体管关闭。在这种情况下，在有反相时钟信号输入的电路中，时钟信号的输入端子处的电位变得低于接点D的电位。结果，在有反相时钟信号输入的电路中，一个(图14的上侧)第二 MOS晶体管22关闭，而另一(图14的下侧)第二 MOS晶体管22导通。另一方面，当时钟信号处于L时段时，在输入有同相时钟信号的电路中，时钟信号的输入端子处的电位变得低于接点C的电位。结果，在输入有同相时钟信号的电路中，图14 的上侧的第二 MOS晶体管22关闭，而下侧的第二 MOS晶体管22导通。在这种情况下，在输入有反相时钟信号的电路中时钟信号的输入端子处的电位变得高于接点D的电位。结果，在输入有反相时钟信号的电路中，图14的上侧的第二 MOS晶体管22导通，而下侧的另一第二 MOS晶体管22关闭。如上所述，该示例的占空比检测电路的操作与图8A和图8B中说明的实施例的占空比检测电路2的操作相同。也就是说，在该示例的占空比检测电路中，也能够以与上述实施例相同的方式检测占空比的偏移，并校正该偏移。因此，在该示例的时钟调节电路中也能获得与上述实施例相同的优点。本领域技术人员应当理解，依据设计要求和其它因素，可在本发明所附权利要求及其等同物的范围内进行各种修改、组合、次组合及改变。
权利要求
1.一种时钟调节电路，所述时钟调节电路包括第一切换元件，当将处于高电平的同相时钟信号施加到所述第一切换元件的输入端子时，所述第一切换元件处于导电状态，所述同相时钟信号与时钟信号同相；第二切换元件，所述第二切换元件的输入端子连接至所述第一切换元件的输出端子， 当将处于低电平的所述同相时钟信号施加到所述第二切换元件的输出端子时，所述第二切换元件处于导电状态；第三切换元件，当将处于高电平的反相时钟信号施加到所述第三切换元件的输入端子时，所述第三切换元件处于导电状态，所述反相时钟信号与所述时钟信号反相；第四切换元件，所述第四切换元件的输入端子连接至所述第三切换元件的输出端子， 当将处于低电平的所述反相时钟信号施加到所述第四切换元件的输出端子时，所述第四切换元件处于导电状态；第一电容器元件，所述第一电容器元件的一个端子连接至所述第一切换元件的所述输出端子；第二电容器元件，所述第二电容器元件的一个端子连接至所述第三切换元件的所述输出端子；以及偏移检测单元，其检测所述第一切换元件的所述输出端子与所述第三切换元件的所述输出端子之间的电位差，并将所检测信号作为用于调节所述时钟信号的占空比的信号输出ο
2.如权利要求1所述的时钟调节电路，其中，所述第一切换元件是P型MOS晶体管，所述第一切换元件的栅极端子连接至所述第一切换元件的漏极端子，所述第二切换元件是N型MOS晶体管，所述第二切换元件的栅极端子连接至所述第二切换元件的源极端子，所述第二切换元件的所述源极端子连接至所述第一切换元件的所述漏极端子，所述第三切换元件是P型MOS晶体管，所述第三切换元件的栅极端子连接至所述第三切换元件的漏极端子，以及所述第四切换元件是N型MOS晶体管，所述第四切换元件的栅极端子连接至所述第四切换元件的源极端子，所述第四切换元件的所述源极端子连接至所述第三切换元件的所述漏极端子。
3.如权利要求1所述的时钟调节电路，其中，所述第一切换元件、所述第二切换元件、所述第三切换元件和所述第四切换元件是二极管。
4.如权利要求1所述的时钟调整调节电路，其中，所述第一切换元件、所述第二切换元件、所述第三切换元件和所述第四切换元件具有相同的性能。
5.如权利要求1 4中任一权利要求所述的时钟调节电路，其还包括占空比校正电路，其基于所述偏移检测单元的检测结果校正所述时钟信号的所述占空比。
6.如权利要求5所述的时钟调节电路，其中，所述占空比校正电路包括时钟输入端子，其输入有所述时钟信号，时钟输出端子，其输出经校正的所述时钟信号，第一延迟元件组，其包括多个串联连接的第一延迟元件，所述多个第一延迟元件使所述时钟信号的上升时刻延迟给定时段，所述第一延迟元件组的输入端子连接至所述时钟输入端子，第二延迟元件组，其包括多个串联连接的第二延迟元件，所述多个第二延迟元件使所述时钟信号的下降时刻延迟给定时段，所述第二延迟元件组的输入端子连接至所述时钟输入端子，及多个第五切换元件，所述多个第五切换元件分别设置在所述第一延迟元件的输出端子与所述时钟输出端子之间、所述第二延迟元件的输出端子与所述时钟输出端子之间以及所述时钟输入端子与所述时钟输出端子之间。
7.如权利要求6所述的时钟调节电路，其还包括占空比控制电路，其基于所述偏移检测单元的检测结果对所述第一延迟元件、所述第二延迟元件和所述多个第五切换元件进行0N/0FF控制，以由此对连接在所述占空比校正电路的所述时钟输入端子与所述时钟输出端子之间的所述第一延迟元件或者所述第二延迟元件进行切换控制。
8.如权利要求1所述的时钟调节电路，其还包括复位电路，其用于复位所述第一切换元件的所述输出端子与所述第三切换元件的所述输出端子之间的电位差。
9.一种占空比偏移检测电路，其包括第一切换元件，当将处于高电平的同相时钟信号施加到所述第一切换元件的输入端子时，所述第一切换元件处于导电状态，所述同相时钟信号与时钟信号同相；第二切换元件，所述第二切换元件的输入端子连接至所述第一切换元件的输出端子， 当将处于低电平的所述同相时钟信号施加到所述第二切换元件的输出端子时，所述第二切换元件处于导电状态；第三切换元件，当将处于高电平的反相时钟信号施加到所述第三切换元件的输入端子时，所述第三切换元件处于导电状态，所述反相时钟信号与所述时钟信号反相；第四切换元件，所述第四切换元件的输入端子连接至所述第三切换元件的输出端子， 当将处于低电平的所述反相时钟信号施加到所述第四切换元件的输出端子时，所述第四切换元件处于导电状态；第一电容器元件，所述第一电容器元件的一个端子连接至所述第一切换元件的所述输出端子；第二电容器元件，所述第二电容器元件的一个端子连接至所述第三切换元件的所述输出端子；以及偏移检测单元，其基于所述第一切换元件的所述输出端子与所述第三切换元件的所述输出端子之间的电位差检测所述时钟信号的占空比的偏移。
10.一种摄像器件，其包括前述权利要求1-8中任一权利要求所述的时钟调节电路。
11.一种时钟调节电路的时钟调节方法，所述时钟调节电路是前述权利要求1-8中任一权利要求所述的时钟调节电路， 所述时钟调节方法包括如下步骤将来自外部的所述同相时钟信号施加到所述第一切换元件的所述输入端子和所述第二切换元件的所述输出端子，并将所述反相时钟信号施加到所述第三切换元件的所述输入端子和所述第四切换元件的所述输出端子；通过施加所述同相时钟信号和所述反相时钟信号，所述第一电容器元件和第二电容器元件重复进行充电和放电；以及在所述第一电容器元件和所述第二电容器元件在给定时段内重复进行充电和放电之后，通过所述偏移检测单元检测所述第一切换元件的所述输出端子与所述第三切换元件的所述输出端子之间的电位差，并将检测信号作为用于调节所述时钟信号的占空比的信号输出ο
全文摘要
本发明涉及时钟调节电路、占空比的偏移检测电路、摄像器件和时钟调节方法。上述时钟调整电路包括第一切换元件和第三切换元件，当将高电平的同相和反相时钟信号分别输入到其输入端子时，它们处于导电状态；第二切换元件和第四切换元件，它们的输入端子分别连接至第一切换元件和第三切换元件的输出端子，且当将低电平的同相和反相时钟信号分别施加到其输出端子时，它们处于导电状态；第一电容器元件和第二电容器元件，它们的一个端子分别连接至第一切换元件和第三切换元件的输出端子；以及偏移检测单元，其检测第一切换元件的输出端子与第三切换元件的输出端子之间的电位差，并将检测信号作为用于调节时钟信号的占空比的信号输出。
文档编号H03K3/017GK102361444SQ20111012780
公开日2012年2月22日 申请日期2011年5月17日 优先权日2010年5月24日
发明者铃木三佐男 申请人:索尼公司