用于使用物理上不可克隆函数来生成识别位的识别电路和方法

专利名称：用于使用物理上不可克隆函数来生成识别位的识别电路和方法
技术领域：
本发明涉及用于使用物理上不可克隆函数来生成识别位的识别电路和方法。
背景技术：
本发明通常涉及用于生成独特识别号码以电子保护电子器件的技术，以及更具体地涉及用于使用物理上不可克隆函数(physically unclonable function, PUF)来生成识别位的识别电路和方法。在本领域中已知通过电路、构件、过程或能够生成输出的其他实体来实现PUF，所述输出诸如抗克隆的数字位、词或者函数。典型地，PUF能够基于器件的固有物理特性来生成，诸如例如晶体管的个体物理特性，诸如由于在制造期间的局部过程变化而改变的晶体管的阈值电压。无需将PUF存储在器件内，因为能够重复地生成PUF。近乎不可能利用另一器件克隆出具有以生成相同的PUF输出的方式实现的PUF的器件。电子器件的安全性已成为这些器件的制造商和用户的主要关注。为此，有用的是， 能够将每个电子器件，特别是这些器件内的集成电路，彼此区别开。对于诸如计算机、个人手持式器件、蜂窝电话、芯片卡、RFID-标签以及包含敏感信息的其他器件的器件来说，尤其如此。电子器件的开发者持续努力着开发使得他们的产品不让进行未授权的访问或使用的系统和方法。同时，大多数应用具有必须考虑的成本限制。例如，如果在集成电路上采用要求存储和计算资源的复杂认证过程，则招致的成本可能无法证明所实现的安全性的成本是正确的，尤其如果最终产品是低成本且大批量生产的消费品的话。用于解决上述问题的一个方法是采用PUF来提供独特的安全位、词或函数以用于生成安全密钥。这可以消除在器件上存储公共密钥或私人密钥的需要。在现有技术的出版物中，传统方法已提出了这样的配置。一个示例，美国专利No. 6，161，213公开了一种识别器件，所述识别器件基于识别单元的阵列；以及用于测量每个单元的输出并用于生成阵列的所有元件的测量特性的输出数据函数的电路。每个单元包括两个尺寸相同的MOS晶体管，其利用相同的栅极-源极电压进行偏置。由于局部过程变化， 该两个晶体管呈现不同的阈值电压，并因此，对应的漏极电流是不同的。将电流差异转换为电压差异，放大并使用精确比较器(自动归零比较器)进行比较。/入 Y. Su, J. Holleman, B. P. Otis, ” A digital 1. 6pJ/bit chip identification circuit using process variations", IEEE J. Solid-State Circuits, vol.43, no. 1, Jan. 2008也已知，使用基于包括由交叉耦合的反相器构成的锁存器的识别单元阵列的器件。最初，锁存器的两侧均被下拉。在释放重置时，每个锁存器评估到由两个反相器的切换阈值失配确定的状态。在美国专利No. 6，161，213中描述的识别器件的缺点是为得出二进制输出数据的另外电路复杂度。在来自Y. Su, J. Hollemana和B. P. Otis的IEEE文档中描述的识别单元较不复杂但是不稳定定。例如，电子噪声或温度的改变能够影响来自已知电路的输
4出，以及可能发生不同的识别位。需要的是一种关于外部影响是稳定的简单识别电路。

发明内容
一个实施例包括安装在集成电路上用于生成识别位的识别电路，其包括第一电路，用于生成第一输出信号，所述第一输出信号基于在所述第一电路中的随机参数变化；第二电路，用于生成第二输出信号，所述第二输出信号基于在所述第二电路中的随机参数变化；第三电路，能够在放大模式中和在锁存模式中操作，其中在所述放大模式中，将在第一输出信号与第二输出信号之间的差异放大至放大的值，以及其中在所述锁存模式中，将所述放大的值转换为数字信号。另一实施例包括用于生成识别位的方法，所述方法包括下述步骤从第一电路生成第一输出信号，所述第一输出信号是在所述第一电路中的随机参数变化的函数；从第二电路生成第二输出信号，所述第二输出信号是在所述第二电路中的随机参数变化的函数; 利用第三电路对第一和第二输出之间的差异进行放大，所述第三电路能够在放大模式中和在锁存模式中操作，以及在锁存模式中切换第三电路以得到数字识别位。


图1示出识别电路100的实施例；
图2是识别电路100的实施例的电压-时间图示； 图3示出识别电路100的实施例。
具体实施例方式图1示出用于生成识别位的识别电路100的实施例。该识别电路100包括第一电路Cl以生成电流信号II，经由节点NOl将所述电流信号Il提供到第三电路C3。基于电流信号II，在节点NOl处生成电压信号OUT，其基于在第一电路Cl中的一个或多个元件的随机参数变化。在识别电路100中提供第二电路C2以生成第二电流12，经由节点N02将所述第二电流12提供到第三电路C3。第二电流12基于在第二电路C2中的至少一个元件的随机参数变化。第三电路C3提供负载电路，并能够在第一模式中和在第二模式中操作，所述第一模式在本文中还称为放大模式而所述第二模式在本文中还称为锁存模式。根据第三电路C3是在放大模式还是锁存模式中操作，为识别电路获得不同的稳定状态，从而在根据操作模式的稳定状态下为在节点NOl和N02处的电压信号OUT和0UT_N导致不同的值。当在不同节点处的电位和电流处于稳定状态也就是基本保持至少一定时间时，获得电路的稳定状态。在对PUF函数的数字化或锁存之前的时间段中实现由第三电路C3提供的放大模式。通过允许在将节点NOl和N02处的电位之间的差异数字化之前并且在演变到放大模式的稳定状态期间逐渐地分离不同电位，放大模式提供待最终数字化为数字PUF值的值的更好信噪比。然后在锁存模式中，将分离的值转换为数字信号。触发信号TRIGGER导致电路作为放大器或作为锁存器工作。当触发器信号 TRIGGER为低时，第三电路C3作为放大器操作，并生成差分电压Vd=Vout-Vout_n，其与偏移Ι1-Ι2=ΔΙ成比例。在放大模式期间，输出信号OUT、0UT_n因此是模拟信号。当触发信号 TRIGGER升高时，第三电路C3切换到锁存模式，其通过将两个信号OUT和0UT_n中的较高一个拉到高供电(supply)电位并将两个信号OUT和0UT_n中的较低一个拉到低供电电位来提供PUF信号的数字化或锁存。在一个实施例中，高供电电位可以是VDD，而低供电电位可以是地，在本文中表示为GND。然后，将信号0UT、0UT_n保持或锁存在VDD或GND用于提供数字PUF值。放大模式表示第一阶段，在该第一阶段期间，放大在两个信号之间的偏移，并且仅仅当触发信号TRIGGER到达时，在锁存模式中做出关于输出信号OUT、0UT_n将在哪个方向上被锁存的决定。因此，偏移放大以及决定/数字化是由放大模式和锁存模式表示的两个分离阶段。在作为第一阶段的放大模式期间，第三电路C3不对噪声敏感或仅仅在小程度上对噪声敏感。将OUT和0UT_n驱动到稳定值，其取决于确定PUF的参数之间的差异的延伸 (extend)。在第二阶段中，放大的偏移被进一步增加以达到VDD与GND之间的最大差异。在一个实施例中，可以使用另外的电容以减少在放大阶段期间在输出节点N01、N02上的热噪声。在一个实施例中，识别电路100可以包括切换电路，所述切换电路配置为在第三电路C3的放大模式与锁存模式之间切换。在一个实施例中，识别电路100包括在第一电路Cl中的第一晶体管，其中由第一输出信号OUT表示第一晶体管的操作特性。此外，在第二电路C2中提供第二晶体管，其中由第二输出信号0UT_n表示第二晶体管的操作特性。晶体管可以例如包括金属氧化物半导体场效应晶体管(MOSFET)或其他场效应晶体管。在一个实施例中，每个MOSFET对的可测量输出可以是在它们的漏极电流之间的差异，其很容易受制造过程中自然发生的波动影响。在本发明的一个实施例中，识别电路100包括在第一电路Cl中的第一晶体管阵列，其中第一输出信号OUT是第一晶体管阵列的操作特性；以及在第二电路C2中的第二晶体管阵列，其中第二输出信号0UT_n是第二晶体管阵列的操作特性。图2示出根据一个实施例的示例性电压-时间图示以及触发信号。在开始确定 PUF位时，迫使节点NOl和N02进入预定状态，使得在两个节点NOl和N02处的电压是相同的，例如处于零电压。其中迫使两者至相同电位的预定状态是识别电路100的不稳定状态。 识别电路100配置为基于第一电流Il在第一输出节点NOl处生成第一电位并基于第二电流12在第二节点N02处生成第二电位。识别电路100配置为提供第一电位和第二电位从不稳定状态到对应稳定状态的逐渐演变，所述对应稳定状态保持直到放大模式结束。在锁存模式中，识别电路100基于稳定状态生成在第一输出节点NOl处的第一锁存电位以及在第二输出节点N02处的第二锁存电位。在实施例中，在第一电位和第二电位的稳定状态之间的差值Vd小于在第一锁存电位与第二锁存电位之间的差值。在第一电位的稳定状态与第二电位的稳定状态之间的差值Vd取决于在第一电路Cl和第二电路C2中的随机参数变化。 图3示出识别电路的实施例，其中第三电路C3包括第一 NMOS晶体管附、第二 NMOS 晶体管N2、第三NMOS晶体管N3和第四NMOS晶体管N4，并且切换电路CS包括第五NMOS晶体管N5、第六NMOS晶体管N6、第七NMOS晶体管N7以及第八NMOS晶体管N8。NMOS晶体管 Nl的漏极和栅极、NMOS晶体管N2的漏极以及NMOS晶体管N4的栅极被连接到第一电路Cl
6的第一输出节点NOl。NMOS晶体管N3的漏极和栅极、NMOS晶体管N4的漏极以及NMOS晶体管N2的栅极被连接到第二电路C2的第二输出节点N02。NMOS晶体管N5的漏极被连接到NMOS晶体管m的源极，NMOS晶体管N6的漏极被连接到NMOS晶体管N2的源极，NMOS晶体管N8的漏极被连接到NMOS晶体管N4的源极，NMOS晶体管N7的漏极被连接到NMOS晶体管N3的源极。NMOS晶体管N5和NMOS晶体管N7的栅极被连接到触发器节点TR以接收触发信号TRIGGER_n，以及NMOS晶体管N6和NMOS晶体管N8的栅极被连接到VDD。两个标称偏置信号biasl、bias2被提供给PMOS共源共栅(cascode)电流镜PC。 电流生成晶体管的过程变化导致电流失配11-12= Δ I。在一个实施例中，使用最小面积良好匹配的晶体管以便避免系统偏移。借助于四个匹配的匪OS晶体管Ni、Ν2、Ν3、Ν4实现第三电路C3。匪OS晶体管附和NMOS晶体管Ν3是二极管连接的由此表现为正阻抗，而第二 NMOS晶体管Ν2和第四NMOS 晶体管Ν4是交叉耦合的并且就差分模式来说能够被看作负阻抗。在此实施例中，使用NMOS晶体管Ν5、Ν6、Ν7和Ν8以实现在放大模式与锁存模式之间的切换。实际切换通过第五NMOS晶体管Ν5和第七NMOS晶体管Ν7来实现，其中利用反相的触发信号TRIGGER_n在触发器节点TR上触发第五NMOS晶体管N5和第七NMOS晶体管N7。提供匪OS晶体管N6和N8以维持在匪OS晶体管附到匪OS晶体管N2与匪OS晶体管N3到NMOS晶体管N4之间的匹配，而不具有其他功能。晶体管N6和N8的栅极被连接到 VDD，这导致它们总是活动(active)。在放大模式期间，反相的触发信号TRIGGER_n是“ 1 ”，将NMOS晶体管N5和N7设置为活动。在开始放大模式时，节点NOl和N02被迫使至相同的电位例如0V，以及然后释放。 在释放后，由电流Il对节点NOl充电以及由电流12对节点N02充电，导致在节点NOl和 N02处的电位的增加。已经在电流Il与12中的稍微差异将导致在节点NOl和N02处的电位差异。例如假设电流Il稍微高于电流12，则节点NOl将更快地处于NMOS晶体管阈值电位。换句话说，在NMOS晶体管N2和N3变成活动之前，NMOS晶体管附和N4变成活动。一旦匪OS晶体管Ni、N2、N3和N4已变成活动，由于匪OS晶体管附和匪OS晶体管N3导致的正导纳分别消除了由NMOS晶体管N2和NMOS晶体管N4导致的负差分导纳。能够示出，当电流Il和12具有不同值时，获得不对称稳定状态，其中当假设NMOS晶体管的现实属性时，在NOl和N02处的电位是不同的。晶体管m和N3鉴于栅极连接而充当二极管。 因此，区别于锁存模式，经由充当二极管的晶体管m和N3，偏置节点NOl和N02。此配置导致电路达到稳定状态，其中在NOl和N02处的电位不同，但是没有如在锁存下那样拉到VDD 或拉到GND。然后，能够由在二极管晶体管和正反馈晶体管的电导值的差异来确定放大。将晶体管Ni、N2、N3和N4的电导表示为gml、gm2、gm3和gm4，能够假设
(gml - gm4) = (gm3 - gm2) = Δ gm
这是因为“二极管晶体管”m和N3以与“交叉耦合的晶体管”N4和N2相同的方式对应和匹配。然后，从
1+ + I- = gml * V+ + gm2 * V_ - gm3 * V_ - gm4 * V+ ==(gml - gm4) * V+ - (gm3 - gm2) * V_ = Δ gm * (V+ - Vj 我们得到Zd = 1/八8!!1，以及对于1+ + L= Artias的放大而言，也就是差分输出电 /fe^ Vout - Vout_n = Vd = Zd * Δ Ibias = Δ Ibias / Δ gm。在放大模式中，能够滤除噪声，以及抵制在其激活期间能够发生的动态效应。如图 3中所示，电容能够连接到节点NOl和N02，用于进一步滤除和减少噪声的影响从而增加电路鲁棒性。能够添加电容而不对放大的偏移具有负面影响，以及甚至当由于仅仅当达到了放大模式中的稳定状态时才触发锁存模式而使电容不匹配时不影响决定安全性，其中在节点NOl和N02处的电位被充分分离。换句话说，虽然在从节点NOl和N02处的相同电位开始的纯锁存的锁存中决定可能被由于噪声导致的电位或电流的稍微改变所颠倒，但是放大模式与在锁存模式中相比允许至少更好地消除该效应。放大模式能够容忍噪声的程度取决于噪声强度与失配的定量 (ration)。基本上来说，在纯锁存模式中，电路将根据是节点NOl还是N02上升更快来决定其状态。这也能够取决于几个寄生效应，而不仅仅取决于在Il与12之间的静态电流失配。当反相的触发信号TRIGGER_n落到“0”，导致NMOS晶体管N5和N7关断时，锁存模式开始。在NMOS晶体管N5和N7关断的情况下，NMOS晶体管m和N3没有汲取电流。因此，交叉耦合的NMOS晶体管N2和NMOS晶体管N4使得负载直接作为锁存器操作。如上所述，在锁存模式中锁存器在哪个方向上锁存的决定取决于节点NOl和N02中哪个更快充电到阈值电位，在该阈值电位处N2和N4变成活动。因为在锁存模式开始时在节点NOl和N02 处的电位由于先前放大模式而已经被充分分离，所以锁存更不易受噪声影响并且由于噪声导致的锁存的颠倒更不可能发生。尽管在上面中仅仅描述了单个识别电路，要理解，在一个实施例中，电子器件可以包括如上所述的多个识别电路100用于生成由识别位构成的独特识别代码。识别代码对于每个器件将是独特的，即便来自一系列的所有器件使用相同的生产设施以及相同的掩模来制造。像识别位那样，识别代码基于在制造过程期间发生的随机参数变化。当识别位的数目足够大时，能够为数十亿的器件提供独特的识别代码，而无需对每个器件进行定制。在上面描述中，在本文中已足够详细地示出和描述了实施例，使得本领域技术人员能够实践在本文中公开的教导。可以利用其它实施例并且可以从此导出其它实施例，使得可以在不背离本公开的范围的情况下进行结构和逻辑替换和改变。因此，该详细描述不要视为具有限制意义，并且各个实施例的范围仅由所附权利要求以及这些权利要求所赋予的等同物的全范围来限定。发明主题的这些实施例在本文中可以被单独地和/或共同地由术语“发明”来引用，这仅仅是为了方便而不旨在主动地将本申请的范围限于任何单个发明或发明构思，如果实际上公开了多于一个的话。因此，尽管在本文中示出和描述了特定实施例，但是应理解，被考虑用于实现相同目的的任何装置可以替换所示出的特定实施例。本公开旨在覆盖各个实施例的任何和所有修改或变化。在回顾上面描述时，上面实施例以及在本文中未具体描述的其它实施例的组合对本领域技术人员来说将是明显的。此外，要注意的是，结合特定实体描述的实施例除了这些实体中的实现之外还可以包括在所描述实体的一个或多个子实体或子部分中的一种或多种实现。形成本发明的一部分的附图通过说明而非限制的方式示出了其中可以实践主题的特定实施例。在前述详细描述中，可以看出，为了简化本公开的目的而将各个特征一起分组在单个实施例中。公开的该方法不要被解释为反映要求保护的实施例要求比每个权利要求中明确记载的更多的特征的意图。相反，如所附权利要求所反映的，发明主题在于少于单个公开的实施例的全部特征。因此，在此所附权利要求被合并到详细描述中，其中每个权利要求自己可以作为单独的实施例。虽然每个权利要求自己可以作为单独的实施例，但是要注意的是，虽然在权利要求中从属权利要求可以引用具有一个或多个其它权利要求的特定组合，但是其它实施例也可以包括从属权利要求与每个其它从属权利要求的主题的组合。在本文中提出了这样的组合，除非声明特定组合不是想要的。此外，要注意的是，说明书中或权利要求中公开的方法可以通过如下器件来实现 该器件具有用于执行这些方法的相应步骤中的每个步骤的装置。
权利要求
1.一种安装在集成电路上用于生成识别位的识别电路，包括第一电路，用于生成第一输出信号，所述第一输出信号基于在所述第一电路中的随机参数变化，第二电路，用于生成第二输出信号，所述第二输出信号基于在所述第二电路中的随机参数变化，能够在放大模式中和在锁存模式中操作的第三电路，其中在所述放大模式中，将在所述第一输出信号与所述第二输出信号之间的差异放大至放大的值，以及其中在所述锁存模式中，将所述放大的值转换为数字信号。
2.根据权利要求1所述的识别电路，还包括切换电路，其中所述切换电路被设计为在所述第三电路的所述放大模式与所述锁存模式之间切换。
3.根据权利要求1所述的识别电路，还包括在所述第一电路中的第一晶体管，其中所述第一输出信号是所述第一晶体管的操作特性；以及在所述第二电路中的第二晶体管，其中所述第二输出信号是所述第二晶体管的操作特性。
4.根据权利要求1所述的识别电路，还包括在所述第一电路中的第一晶体管阵列，其中所述第一输出信号是所述第一晶体管阵列的操作特性；以及在所述第二电路中的第二晶体管阵列，其中所述第二输出信号是所述第二晶体管阵列的操作特性。
5.根据权利要求3所述的识别电路，其中所述晶体管是金属氧化物半导体场效应晶体管(MOSFET)。
6.根据权利要求1所述的识别电路，其中所述第一输出信号是第一电流，以及所述第二输出信号是第二电流。
7.根据权利要求1所述的识别电路，其中所述识别电路被配置为基于所述第一输出信号在第一节点处生成第一电位以及基于所述第二输出信号在第二节点处生成第二电位，以及其中所述识别电路被配置为提供所述第一电位和所述第二电位到对应稳定状态的逐渐演变并且配置为在所述锁存模式中基于所述稳定状态在所述第一节点处生成第一锁存电位并在所述第二节点处生成第二锁存电位。
8.根据权利要求7所述的识别电路，其中在所述第一电位与所述第二电位的稳定状态之间的差值小于在所述第一锁存电位与所述第二锁存电位之间的差值。
9.根据权利要求7所述的识别电路，其中在所述第一电位的所述稳定状态与所述第二电位的所述稳定状态之间的差值取决于在所述第一电路和所述第二电路中的随机参数变化。
10.用于生成由所述识别位构成的识别代码的、包括多个权利要求1的识别电路的电子器件。
11.一种用于生成识别位的方法，包括从第一电路生成第一输出信号，所述第一输出信号是在所述第一电路中的随机参数变化的函数，从第二电路生成第二输出信号，所述第二输出信号是在所述第二电路中的随机参数变化的函数，利用能够在放大模式中和在锁存模式中操作的第三电路对所述第一输出和所述第二输出进行放大，在所述锁存模式中切换所述第三电路以得到数字识别位。
12.一种方法，包括导致在第一阶段中PUF电路从预定不稳定状态演变到第一稳定状态，在所述第一稳定状态中，在第一节点处的第一信号和在第二节点处的第二信号在时间上基本恒定；切换所述电路的至少一个切换元件，所述切换导致在第二阶段中所述PUF电路从第一稳定状态到第二稳定状态的演变，其中所述第一信号和第二信号在第二阶段中演变到由在第一稳定状态的信号电平所确定的第一和第二预定电平。
13.根据权利要求12所述的方法，其中所述第一阶段是用于提供所述第一信号和第二信号的电平的分离的阶段，以及所述第二阶段是用于锁存分离的信号的阶段。
14.根据权利要求12所述的方法，其中在所述第二稳定状态处的所述第一信号和第二信号表示数字PUF值。
15.根据权利要求12所述的方法，其中在所述第一稳定状态处的所述第一信号和第二信号的电平的差异由第一元件的至少一个物理特性与第二元件的所述至少一个物理特性相差的量来确定，以及其中所述第一预定电平和第二预定电平是供电电位和地电位。
16.根据权利要求12所述的方法，其中所述切换基于触发信号。
17.根据权利要求12所述的方法，其中所述第一稳定状态是在所述至少一个切换元件的切换之后的不稳定状态，所述不稳定状态开始到所述第一预定电平和第二预定电平的演变。
18.一种器件，包括PUF电路，所述PUF电路包括至少一个切换元件，所述PUF电路被配置为导致在第一阶段中从预定不稳定状态到第一稳定状态的演变， 在所述第一稳定状态中，在第一节点处的第一信号和在第二节点处的第二信号在时间上基本恒定，所述PUF电路还被配置为导致在所述至少一个切换元件的切换之后在第二阶段中将 PUF电路从所述第一稳定状态演变到第二稳定状态，其中在所述第二阶段中将所述第一信号和第二信号演变到由在所述第一稳定状态处的信号电平确定的第一预定电平和第二预定电平。
19.根据权利要求12所述的PUF电路，其中所述PUF电路被配置为基于触发信号切换所述至少一个切换元件。
20.根据权利要求12所述的PUF电路，其中所述PUF电路被配置为使得所述第一稳定状态是在所述至少一个切换元件的切换之后的PUF电路的不稳定状态并且开始在第二稳定状态中的演变。
全文摘要
本发明涉及用于使用物理上不可克隆函数来生成识别位的识别电路和方法。本发明的实施例是安装在集成电路上用于生成识别位的识别电路，所述识别电路包括用于生成第一输出信号的第一电路，所述第一输出信号基于在所述第一电路中的随机参数变化；用于生成第二输出信号的第二电路，所述第二输出信号基于在所述第二电路中的随机参数变化；能够在放大模式中和在锁存模式中操作的第三电路，其中在所述放大模式中，将在第一输出信号与第二输出信号之间的差异放大至放大的值，以及其中在所述锁存模式中，将所述放大的值转换为数字信号。
文档编号H03K19/094GK102412826SQ20111027524
公开日2012年4月11日 申请日期2011年9月16日 优先权日2010年9月17日
发明者布西 M., 吕齐 R. 申请人:英飞凌科技股份有限公司