专利名称：用于时间交错式模拟至数字转换器的稳健增益和相位校准方法
技术领域：
本发明关于用于时间交错式模拟至数字转换器的稳健增益和相位校准方法。
背景技术：
在数字通信、仪表、传感器、计算机周边装置及其他电子器件及系统中对更高带宽的逐渐增加的需求持续推动对应的对更高速度及更高分辨率的模拟至数字转换器(ADC) 的需要。在当前集成电路(IC)技术中实施的单一 ADC核心电路无法在维持低生产成本的同时满足此等应用的转换要求。提供较高取样率的有效率方法为以时间交错方式使用较慢的模拟至数字转换器 (ADC)核心电路的并联组合。M通道时间交错式ADC系统包括M个ADC核心，每一 ADC核心以为总的所要系统取样率的1/M的取样率来操作。在不存在ADC核心的任何削弱、组件或制造变化或者在操作特性间的其他失配的情况下，所得时间多工输出样本与以系统取样率操作的单一理想ADC的时间多工输出样本相同。然而，实务上，在不同ADC之间总是存在可使ADC系统的效能降级的失配。通常发生的失配显现为ADC核心的偏移、增益及相位方面的差异。换言之，所有ADC核心的偏移及增益并不相同，且ADC核心并非全部在系统取样频率的恰好相同时刻处取样。
发明内容
本专利申请案集中于可预期增益及相位失配误差显现在士Fin+Fs/2处的类型的时间交错式ADC(TIADC)系统，其中Fin为一输入信号频率且Fs为该TIADC系统的取样频率。然而，若输入信号具有在Fs/4周围均勻地分布的成分，则归因于此等增益及相位失配而不可能在所要输入信号成分与误差信号成分(或杂波)之间进行区分。因此，基于该信号的整个频谱执行增益及相位校正的任何自适应性校正电路或演算法定会在收敛方面展现问题。亦应提及恰好在Fs/4处的信号为在Fs/4周围对称的信号的一退化状况。至今已知的校正演算法一般已使用输入信号的整个频谱。因此，在上文所提及的输入条件下，归因于削弱而变得不可能在该等信号频率成分与该等杂波之间进行区分，藉此在自适应性校正的收敛方面展现问题。发明人在本发明中呈现通过使该等演算法在上文所提及的信号条件下稳健来矫正此问题的一途径。已知或假定该输入信号在总的ADC的奈奎斯频率内任何处具有一未使用频谱。举例而言，在双通道TIADC(其中，M等于2)中，在个别ADC输出的频谱中的每一者中，未使用频谱显现为一非频叠区。接着在应用该自适应性校正之前，通过一适当数字滤波器来过滤在每一 ADC输出中的此非频叠频谱以获得免除上文所提及的任何种类的对称性的信号。通过添加此滤波，现可有效地将自适应性校正技术用于增益及相位失配校正。仅作为一实例，可通过一数字信号处理器(DSP)来实施应用于双通道TIADC的校正演算法， 该校正演算法通过基于在由该两个ADC核心产生的第一数字信号及第二数字信号的功率方面的差异量测一误差信号来校正增益误差，或通过判定该两个ADC输出信号之间的一相关来估计取样时间及/或相位误差。可使用其他自适应性技术，诸如在题为「Error Estimation and Correction in a Two-Channel Time Interleaved Analog to Digital Converter]的所颁予的美国专利7，839，323中所描述的彼等自适应性技术，该专利全文特此以引用的方式并入。可选择性地将该等数字滤波器插入于该等ADC输出与实施该相关的 DSP之间的信号路径中。此情形在已知该输入信号不具有将导致频叠的任何内容时停用该等滤波器且省略使用该整个输入信号频谱来进行校正，且在已知存在将导致频叠的内容时启用该等滤波器以移除导致频叠的部分。本发明实施例提供了一种模拟至数字转换器ADC装置，其包含一时脉信号产生器，其用于产生一时脉信号；一耦接至该时脉信号产生器的第一 ADC，该第一 ADC转换一输入信号以提供一第
一数字信号；一耦接至该时脉信号产生器的第二 ADC，该第二 ADC转换该输入信号以提供一第
二数字信号；一第一数字滤波器，其用于滤波该第一数字信号以提供一第一经滤波的信号，其中该第一数字滤波器具有使该第一数字信号的由于该第一 ADC而频叠的成分衰减的一频率响应；一第二数字滤波器，其用于滤波该第二数字信号以提供一第二经滤波的信号，该第二数字滤波器具有使该第二数字信号的由于该第二 ADC而频叠的成分衰减的一频率响应；一经耦接以接收该第一经滤波的信号及该第二经滤波的信号的误差量测区块，该误差量测区块基于该第一经滤波的信号及该第二经滤波的信号产生一误差量测信号；一经耦接以接收该误差信号的自适应性处理器，该自适应性处理器基于该误差量测信号估计该第一 ADC与该第二 ADC之间的偏移、增益及取样时间误差中的至少一者，该自适应性处理器回馈对应于该所估计的误差的一校正信号以校正该第一 ADC及该第二 ADC中的至少一者的偏移、增益及取样时间误差中的一者；及一多工器，其用于交错该第一数字信号及该第二数字信号以形成该输入信号的一数字表示。其中该输入信号具有在该第一 ADC及该第二 ADC的一奈奎斯区域内的一未使用的频谱部分。其中该第一数字滤波器具有传递该第一数字信号的未由于该第一 ADC而频叠的成分的一通频带。
其中该第二数字滤波器具有传递该第二数字信号的未由于该第二 ADC而频叠的成分的一通频带。进一步地，所述装置另外包含一连接于该等数字滤波器中的至少一者与该误差量测区块之间的开关，其用于选择性地停用该对应数字滤波器。其中该开关被连接以在预期在该输入信号中存在频叠的部分的状况下启用该数字滤波器。其中该第一数字滤波器或该第二数字滤波器的一频率响应取决于该输入信号的特性。其中该第一数字滤波器或该第二数字滤波器中的至少一者可程序化。其中该第一数字滤波器或该第二数字滤波器中的至少一者的一输出用于增益或相位的校正。其中该第一数字信号或该第二数字信号中的至少一者用于偏移的校正。其中该自适应性处理器通过基于该第一经滤波的信号及该第二经滤波的信号的功率方面的一差异而量测一误差信号来校正增益误差。其中该自适应性处理器通过判定该第一经滤波的信号与该第二经滤波的信号之间的一相关来校正取样时间误差。其中该自适应性处理器校正偏移、增益及取样时间误差。进一步地，所述装置进一步包括响应于该自适应性处理器的一或多个电路以在针对该第一 ADC及该第二 ADC中的至少一者的一偏移设定、增益设定或延迟设定中的至少一者的一模拟控制输入中实现一改变。其中一单一数字滤波器为多工的以充当该第一数字滤波器及该第二数字滤波器两者。本发明实施例还提供了一种方法，其包含通过两个模拟至数字转换器ADC核心转换一输入信号以提供作为两个数字信号的一组两个ADC输出，该等ADC核心中的至少一者具有一偏移校正、一增益校正或一取样时间校正中的至少一者；交错由该等ADC核心输出的该两个数字信号以形成该输入信号的一数字表示；滤波该两个数字信号以产生对应的两个经滤波的信号，该滤波的一频率响应取决于该输入信号的一经预期的频叠特性；自该等经滤波的信号中的至少一者估计增益误差或取样时间误差中的至少一者； 及自该增益误差或该取样时间误差判定应用于该等ADC核心中的至少一者的该增益校正或该相位校正中的一对应者。其中该输入信号具有在该等ADC核心中的至少一者的一奈奎斯区域内的一未使用的频谱部分。其中该滤波具有传递该输入信号的未由于一对应ADC核心的操作而频叠的频率成分的一频率响应。所述方法另外包含
选择性地启用或停用该等滤波步骤中的至少一者。其中该等滤波步骤中的至少一者在预期在该输入信号中不存在频叠的部分的状况下被停用。其中停用该等滤波步骤中的至少一者，且进一步包含校正偏移。其中校正增益误差进一步包含基于该等经滤波的信号中的两者或两者以上的功率方面的一差异来量测一误差。其中校正取样时间误差进一步包含判定该等经滤波的信号中的两者或两者以上之间的一相关。其中该校正步骤校正偏移、增益及取样时间误差。所述方法进一步包含在针对该第一 ADC核心及该第二 ADC核心中的至少一者的一偏移设定、增益设定或延迟设定中的至少一者的一模拟控制输入中实现一改变。其中在校正增益或相位中的至少一者的一额外步骤中使用该两个数字滤波器在该等滤波步骤中产生的输出。本发明实施例还提供了一种有形、非暂时性计算机可读取媒体，其用于储存用于转换一输入信号的计算机可执行指令，其中该等计算机可执行指令用于自一对应数目个模拟至数字转换器ADC核心接收两个数字信号，该等ADC核心中的至少一些具有一偏移校正输入、一增益校正输入或一相位校正输入中的至少一者；滤波该两个数字信号中的一或多者以产生对应的一或多个经滤波的信号，其中该滤波的一频率响应取决于该输入信号的一经预期的频叠特性；自该等一或多个经滤波的信号估计增益或取样时间误差中的至少一者；及自该增益误差或该取样时间误差判定应用于该等ADC核心中的至少一者的该增益校正输入或该相位校正输入中的一对应者。
图1为如本发明中所描述的使用滤波器的时间交错式模拟至数字转换器(TIADC) 的示范实施例的方块图；图2说明可用以模型化双通道TIADC实施的双通道滤波器组；图3展示满足方程式22的低通频谱；图4展示带通频谱(其中，0 < GJ1 < COu < π)；图5为在奈奎斯的20%周围具有无频叠区的信号的频谱；图6说明在不使用低通滤波器的状况下的增益误差变化；图7说明在不使用低通滤波器的状况下的相位误差变化；图8说明在使用低通滤波器的状况下的增益误差变化；图9说明在使用低通滤波器的状况下的相位误差变化；图10展示自80%奈奎斯至奈奎斯具有低能量的宽带信号的频谱；图11说明在使用低通滤波器的状况下的增益误差变化；图12说明在使用低通滤波器的状况下的相位误差变化。
具体实施例方式本发明的示范实施例的描述如下。在高层级处，本发明是关于一种TIADC，其中信号处理元件自适应性地侦测及校正误差，诸如，偏移、增益及取样时间误差。在较佳实施例中，解决方案为混合信号实施，其中误差在数字电路中被侦测，且通过施加用以控制ADC核心的模拟回馈信号来校正。特别关注的是使用数字滤波器来仅选择ADC输出频谱的某些成分来馈送至误差侦测及校正功能。 亦开发了描述滤波器及其对误差的影响的特性的数学模型以及对应侦测及校正技术。应理解，本文中所描述的用于误差侦测及校正的信号处理元件可体现为模拟电路或数字电路，且数字信号成分可体现为在可程序化数字信号处理器、更通用的程序化数字计算机、特殊应用集成电路(ASIC)、场可程序化门阵列(FPGA)、组合逻辑电路、其一或多者的组合中执行或以其他方式执行的程序代码。在本文中所描述的一较佳实施例中，特定地涉及双通道TIADC系统，其中通过取样时刻在相位上相隔弧度η的两个ADC核心电路来取样输入信号。换言之，若Ts=l/Fs 为总的TIADC系统的取样时间，则一 ADC核心在每个2nTs时刻进行取样，而另一 ADC核心在每个On+l)Ts时刻进行取样，藉此以Ts的总速率提供样本。图1为展示此双通道TIADC 10的实例的方块图。TIADC 10可具有12位的位宽度且以400Msps的取样频率Fs操作。替代实施例可以较快或较慢取样率操作且具有较大或较小位宽度。两个模拟至数字转换器(ADC)核心20及21对表示为χ (t)的模拟输入信号12进行操作以提供表示为y(n)的数字输出信号14。ADC核心20、21可各自为电荷域管线化ADC 核心。ADC核心20及21在上文所定义的交替取样时刻(例如，对于核心20而言，每个2nTs 时刻，且对于核心21而言，每个On+1) Ts时刻)取样及保持输入信号12。分别地通过时脉信号45的奇上升边缘40 (Φ)及偶上升边缘41(Φ2)来控制此实施例中的取样时刻。然而，应理解存在其他可能的时脉信号实施，且在其他实施例中，可在时脉信号45与ADC核心 20及21之间配置移相器；重要的是ADC核心20及21以交替方式操作。多工器观使各自以系统取样率的一半提供样本的两个ADC核心20及21的输出交错以产生在总系统取样率下的输出信号14。如下文更详细描述，选择性地将一对数字滤波器22、23置于ADC 20、ADC 21的输出与侦测及校正误差的数字信号处理器(DSP)60的输入之间。如在下文论述后应理解，数字滤波器22、23使原本会导致误差侦测及/或校正演算法(特别地是某些类型的自适应性增益及相位演算法)无法收敛的某些信号假影衰减。视需要置放开关M、25以在某些条件下绕过滤波器22、23，使得DSP可对未经滤波的ADC核心20、21的输出进行操作。数字信号处理器(DSP) 60监视及校正ADC 20及ADC 21的输出中的偏移、增益及相位误差。开关输出将经滤波的信号分别自ADC 20及ADC 21馈送至DSP 60中，该DSP 60 计算误差且接着使用一组查找表(LUT) 30至35或一组数字至模拟转换器(DAC ；图上未示) 或可实现模拟域中的改变的响应于数字输入的任何其他电路来应用对应校正。在图1中所展示的实施例中，ADC 20及ADC 21具有对应偏移LUT(0LUT)30及31、增益LUT(GLUT)32 及33、以及相位LUT (PLUT) 34及35。DSP 60根据自适应性演算法处理此等所侦测的误差。由DSP实施的自适应性校正可经由预定数目个ADC输出样本判定一组选定数字值，判定一组对应参考值，比较该组选定数字值与该组参考值以产生比较结果，且接着累积比较结果以提供误差估计；在 Kidambi，S.的题为「Error Estimation and Correction in a Two-Channel Time-Interleaved Analog-to-Digital Converter」的所颁予的美国专利 7，839，323中呈现可由DSP 60使用以侦测及校正偏移、增益及相位误差的自适应性演算法的特定其他细节，且该专利已让与给htersil Americas, Inc.(本申请案的受让人)，该专利的全部内容特此以引用的方式并入。然而可使用其他误差侦测及校正演算法。在较佳实施例中，DSP 60使用储存于各自典型地包括存储器的LUT 30至35中的值来在数字域中估计误差及在模拟域中校正误差。可使用LUT 30至35作为数字域与模拟域之间的接口而将数字估计信息转译成对应的模拟校正电压或电荷量。举例而言，模拟电路及/或DAC(图上未示)可用以基于数字误差信号及储存于OLUT 30及OLUT 31中的对应地址值来校正ADC 20与ADC 21之间的相对及/或绝对偏移误差。GLUT 32及GLUT 33 以及PLUT 34及PLUT 35亦可储存针对数字误差信号的地址值。实际上，LUT 30至35通过将误差转换成针对ADC 20及ADC 21的模拟输入设定来执行数字至模拟转换。非理想增益及取样时间的效应在实际双通道TIADC中，两个ADC 20、21的增益及取样时刻非理想。现将展示在两个ADC 20、21中的非理想增益的隐含影响。将输入信号特性化为χ (t) = cos ( ω jt+ Φ ^ +cos ( ω 2t+ Φ 2) (1)其中，Co1及《2为信号的径向频率，且(J)1及Φ2为任何任意相位。为简单起见， 假定两个ADC 20、21中不存在取样误差。若Gl及G2为两个ADC 20、21的增益，则TIADC 系统10的输出由以下方程序给出
权利要求
1.一种模拟至数字转换器ADC装置，其特征在于，其包含一时脉信号产生器，其用于产生一时脉信号；一耦接至该时脉信号产生器的第一 ADC，该第一 ADC转换一输入信号以提供一第一数字信号；一耦接至该时脉信号产生器的第二 ADC，该第二 ADC转换该输入信号以提供一第二数字信号；一第一数字滤波器，其用于滤波该第一数字信号以提供一第一经滤波的信号，其中该第一数字滤波器具有使该第一数字信号的由于该第一 ADC而频叠的成分衰减的一频率响应；一第二数字滤波器，其用于滤波该第二数字信号以提供一第二经滤波的信号，该第二数字滤波器具有使该第二数字信号的由于该第二 ADC而频叠的成分衰减的一频率响应；一经耦接以接收该第一经滤波的信号及该第二经滤波的信号的误差量测区块，该误差量测区块基于该第一经滤波的信号及该第二经滤波的信号产生一误差量测信号；一经耦接以接收该误差信号的自适应性处理器，该自适应性处理器基于该误差量测信号估计该第一 ADC与该第二 ADC之间的偏移、增益及取样时间误差中的至少一者，该自适应性处理器回馈对应于该所估计的误差的一校正信号以校正该第一 ADC及该第二 ADC中的至少一者的偏移、增益及取样时间误差中的一者；及一多工器，其用于交错该第一数字信号及该第二数字信号以形成该输入信号的一数字表不。
2.根据权利要求1所述的装置，其特征在于，其中该输入信号具有在该第一ADC及该第二 ADC的一奈奎斯区域内的一未使用的频谱部分。
3.根据权利要求1所述的装置，其特征在于，其中该第一数字滤波器具有传递该第一数字信号的未由于该第一 ADC而频叠的成分的一通频带。
4.根据权利要求3所述的装置，其特征在于，其中该第二数字滤波器具有传递该第二数字信号的未由于该第二 ADC而频叠的成分的一通频带。
5.根据权利要求1所述的装置，其特征在于，其另外包含一连接于该等数字滤波器中的至少一者与该误差量测区块之间的开关，其用于选择性地停用该对应数字滤波器。
6.根据权利要求5所述的装置，其特征在于，其中该开关被连接以在预期在该输入信号中存在频叠的部分的状况下启用该数字滤波器。
7.根据权利要求1所述的装置，其特征在于，其中该第一数字滤波器或该第二数字滤波器的一频率响应取决于该输入信号的特性。
8.根据权利要求1所述的装置，其特征在于，其中该第一数字滤波器或该第二数字滤波器中的至少一者可程序化。
9.根据权利要求1所述的装置，其特征在于，其中该第一数字滤波器或该第二数字滤波器中的至少一者的一输出用于增益或相位的校正。
10.根据权利要求9所述的装置，其特征在于，其中该第一数字信号或该第二数字信号中的至少一者用于偏移的校正。
11.根据权利要求1所述的装置，其特征在于，其中该自适应性处理器通过基于该第一经滤波的信号及该第二经滤波的信号的功率方面的一差异而量测一误差信号来校正增益误差。
12.根据权利要求1所述的装置，其特征在于，其中该自适应性处理器通过判定该第一经滤波的信号与该第二经滤波的信号之间的一相关来校正取样时间误差。
13.根据权利要求1所述的装置，其特征在于，其中该自适应性处理器校正偏移、增益及取样时间误差。
14.根据权利要求1所述的装置，其特征在于，其进一步包括响应于该自适应性处理器的一或多个电路以在针对该第一 ADC及该第二 ADC中的至少一者的一偏移设定、增益设定或延迟设定中的至少一者的一模拟控制输入中实现一改变。
15.根据权利要求1所述的装置，其特征在于，其中一单一数字滤波器为多工的以充当该第一数字滤波器及该第二数字滤波器两者。
16.一种方法，其特征在于，其包含通过两个模拟至数字转换器ADC核心转换一输入信号以提供作为两个数字信号的一组两个ADC输出，该等ADC核心中的至少一者具有一偏移校正、一增益校正或一取样时间校正中的至少一者；交错由该等ADC核心输出的该两个数字信号以形成该输入信号的一数字表示；滤波该两个数字信号以产生对应的两个经滤波的信号，该滤波的一频率响应取决于该输入信号的一经预期的频叠特性；自该等经滤波的信号中的至少一者估计增益误差或取样时间误差中的至少一者；及自该增益误差或该取样时间误差判定应用于该等ADC核心中的至少一者的该增益校正或该相位校正中的一对应者。
17.根据权利要求16所述的方法，其特征在于，其中该输入信号具有在该等ADC核心中的至少一者的一奈奎斯区域内的一未使用的频谱部分。
18.根据权利要求16所述的方法，其特征在于，其中该滤波具有传递该输入信号的未由于一对应ADC核心的操作而频叠的频率成分的一频率响应。
19.根据权利要求16所述的方法，其特征在于，其另外包含选择性地启用或停用该等滤波步骤中的至少一者。
20.根据权利要求19所述的方法，其特征在于，其中该等滤波步骤中的至少一者在预期在该输入信号中不存在频叠的部分的状况下被停用。
21.根据权利要求16所述的方法，其特征在于，其中停用该等滤波步骤中的至少一者， 且进一步包含校正偏移。
22.根据权利要求16所述的方法，其特征在于，其中校正增益误差进一步包含基于该等经滤波的信号中的两者或两者以上的功率方面的一差异来量测一误差。
23.根据权利要求16所述的方法，其特征在于，其中校正取样时间误差进一步包含判定该等经滤波的信号中的两者或两者以上之间的一相关。
24.根据权利要求16所述的方法，其特征在于，其中该校正步骤校正偏移、增益及取样时间误差。
25.根据权利要求16所述的方法，其特征在于，其进一步包含在针对该第一 ADC核心及该第二 ADC核心中的至少一者的一偏移设定、增益设定或延迟设定中的至少一者的一模拟控制输入中实现一改变。
26.根据权利要求16所述的方法，其特征在于，其中在校正增益或相位中的至少一者的一额外步骤中使用该两个数字滤波器在该等滤波步骤中产生的输出。
27.一种有形、非暂时性计算机可读取媒体，其用于储存用于转换一输入信号的计算机可执行指令，其特征在于，其中该等计算机可执行指令用于自一对应数目个模拟至数字转换器ADC核心接收两个数字信号，该等ADC核心中的至少一些具有一偏移校正输入、一增益校正输入或一相位校正输入中的至少一者；滤波该两个数字信号中的一或多者以产生对应的一或多个经滤波的信号，其中该滤波的一频率响应取决于该输入信号的一经预期的频叠特性；自该等一或多个经滤波的信号估计增益或取样时间误差中的至少一者；及自该增益误差或该取样时间误差判定应用于该等ADC核心中的至少一者的该增益校正输入或该相位校正输入中的一对应者。
全文摘要
一时间交错式模拟至数字转换器(TIADC)使用一数字滤波器以移除原本可能使误差校正降级的取样频率对称性。在实施例中，两个模拟至数字转换器(ADC)核心提供一组两个ADC输出。交错由该等ADC核心输出的该等数字信号会形成该输入信号的一数字表示。该等ADC核心具有一偏移校正输入、一增益校正输入或一取样时间校正输入。在估计此等误差中的一或多者之前，滤波该等ADC核心输出信号，其中该滤波取决于该输入信号的经预期的频叠特性。
文档编号H03M1/10GK102457277SQ201110329590
公开日2012年5月16日 申请日期2011年10月26日 优先权日2010年10月27日
发明者桑德·S·奇达比 申请人:英特希尔美国公司