专利名称：一种开关电容单元的制作方法
技术领域：
本发明涉及振荡器领域，尤其涉及一种开关电容单元。
背景技术：
以电感电容型压控振荡器(LC-VC0: inductor and capacitor basedvoltage-controlled oscillator)为例,是射频收发机芯片的核心模块之一，为了降低频率调谐增益Kvco，目前的LC-VCO都是采用基于数字控制的开关电容阵列(DCCA digitallycontrolled capacitor array)的设计方法,先采用DCCA实现频率粗调,而后采用模拟变容管实现频率细调，这种设计方法在不影响频率调谐范围的前提下，大大降低了 Kvco。
通常LC-VCO为左右完全对称的差分电路，因此其开关电容单元通常也设计成左右结构对称的差分形式，典型的开关电容单元结构如
图1所示，电容Cl和C2完全相同，MOS管Mn2和Mn4也完全相同，MOS管Mn2和Mn4的源极接地电平，栅极接控制信号为SN(取值为逻辑O或者逻辑1，逻辑O等于地电平，逻辑I等于电源电压)，Mn2漏极接电容Cl的一端，电容Cl的另一端则接LC谐振腔的一端，Mn4漏极接电容C2的一端，电容C2的另一端则接LC谐振腔的另一端，其中MOS管Mn2、Mn4用作开关，开关导通时(SN为逻辑I)，电容Cl、C2通过开关连接到谐振腔的两端，此时谐振腔的总电容增大，因此振荡频率降低；开关断开时(SN为逻辑0)，电容C1、C2与谐振腔断开，此时谐振腔的总电容减小，因此振荡频率升高，这种开关的“通”与“开”，就实现了对振荡频率数字化调谐。当SN为逻辑I时，开关导通，开关等效为一个很小的电阻(称为内阻)，此时图1的开关电容单元可等效为图2a所示，当SN为逻辑0，开关断开，阻抗无穷大，但是由于开关是用MOS管制作，其漏极对地有寄生电容(记为Cd)，因此，此时图1的开关电容单元可等效为图2b所示，电容Cd主要是MOS管漏极的Pn结电容与栅漏之间的交叠电容，因此是非线性电容，受MOS管漏极电压(即X点电压和Y点电压)的影响，在开关导通态，开关电容单元的等效电容近似为C1/2 ;在开关断开状态，开关电容单元的等效电容为Cl.CcV(ChCd)/2。可见，开关断开状态时开关电容单元的等效电容也是非线性，受MOS管漏极电压(即X点电压和Y点电压)的影响，如果节点X和Y的电压变化，则开关电容单元的等效电容也跟着变化。
图1所示的结构并不能直接使用在LC-VCO中，原因是在开关断开时，节点X与Y处于浮空状态，电平飘忽不定。虽然节点X与Y存储的电荷，受到MOS开关漏电的影响，最终还是可能被释放掉，但这个过程往往长达几个毫秒，在低温下这个现象尤为明显。在节点X与Y的电荷缓慢泄漏过程中，节点X与Y的电压也随之缓慢的漂移，从而导致开关电容单元的等效电容缓慢的变化，LC-VCO的振荡频率也跟着缓慢的漂移，由于漂移时间过长(毫秒级别)，将明显影响PLL的正常工作(PLL的锁定时间通常是IOOus级别)，恶化PLL的相位噪声和杂散(spur)性能，如果LC-VCO用作发射机中的开环频率调制器，振荡频率的漂移将直接导致发射载波的漂移，从而导致接收机的接收成功率下降。
为了防止节点X与Y的浮空，有人提出了如图3所示的开关电容单元，即采用大电阻偏置的方法消除浮空节点，图3中，节点X与Y通过大电阻Rl和R2连接到A点，A点是反相器INVl的输出(为逻辑O或者逻辑1，即地电平或者电源电压)，是低阻抗节点，当SN为逻辑I的时候，A为逻辑O (即地电平)，B为逻辑1，因此MOS开关Mn2、Mn4导通，节点X与Y通过MOS开关下拉到地电平，因此不存在浮空；当SN为逻辑O的时候，A为逻辑I (即电源电压)，B为逻辑0，因此MOS开关Mn2、Mn4断开，而节点X与Y通过大电阻R1、R2拉到A点电压，即电源电压，因此也不存在浮空。这种技术消除了浮空问题，但该技术存在许多缺点:其一，电阻Rl和R2的阻值会影响到开关电容单元的关断特性；其二，电阻Rl和R2的阻值必须足够大，才能使得开关电容单元被良好关断。与图1所示结构进行对比可见，图1所示结构在开关断开的时候，开关电容单元的等效电容为Cl.Cd/(Cl+Cd)/2，是纯粹电容特性，无阻性成分，因此无损耗；而且该等效电容与频率无关，不依赖于LC-VCO的振荡频率，因此频率线性度好，称为关断理想状态，而图3所示的结构在开关断开的时候，等效电路可以简化为图4所示，可以很容易推导出此时开关电容单元的导纳为:
权利要求
1.一种开关电容单元，其特征在于，包括第一开关电容电路，所述第一开关电容电路包括第一电容单元、与所述第一电容单元连接的第一开关单元，以及第一控制单元；所述第一开关单元断开时，所述第一控制单元将所述第一电容单元与第一开关单元之间的第一中间节点连接在谐振腔上；所述第一开关单元导通时，所述第一开关单元将所述第一中间节点下拉至地电平。
2.如权利要求1所述的开关电容单元，其特征在于，所述第一控制单元包括第一MOS管；所述第一电容单元包括第一电容；所述第一开关单元包括第二 MOS管；所述第一电容与所述第二 MOS管串联，所述第一 MOS管与所述第一电容并联。
3.如权利要求2所述的开关电容单元，其特征在于，所述第一MOS管为第一 NMOS管；第二 MOS管为第二 NMOS管；所述第二 NMOS管的栅极通过第一反相器和第二反相器连接至一控制信号；所述第二 NMOS管的源极接地，漏极接所述第一电容的一端，所述第一电容的另一端连接至谐振腔；所述第一 NMOS管的栅极通过所述第一反相器连接所述控制信号，源极连接所述第一中间节点，漏极连接至所述谐振腔。
4.如权利要求1至3任一项所述的开关电容单元，其特征在于，还包括与所述第一开关电容电路结构完全对称的第二开关电容电路；所述第一开关电容电路连接在谐振腔的Vop端，所述第二开关电容电路连接在谐振腔的Von端；或者所述第一开关电容电路连接在谐振腔的Von端，所述第二开关电容电路连接在谐振腔的Vop端。
5.一种开关电容单元，其特征在于，包括第一电容单元、第一开关单元、第一控制单元、第二电容单元和第二控制单元；所述第一电容单元与所述第二电容单元均与所述第一开关单元连接；所述第一开关单元断开时，所述第一控制单元将所述第一电容单元与第一开关单元之间的第一中间节点连接在谐振腔上，所述第二控制单元将所述第二电容单元与第一开关单元之间的第二中间节点连接在谐振腔上。
6.如权利要求5所述的开关电容单元，其特征在于，所述第一控制单元包括第一MOS管；所述第二控制单元包括第三MOS管；所述第一开关单元包括第二 MOS管；所述第一电容单元包括第一电容；所述第二电容单元包括第二电容；所述第一电容、所述第二 MOS管与所述第二电容依次串联；所述第一 MOS管与所述第一电容并联；所述第三MOS管与所述第二电容并联。`
7.如权利要求6所述的开关电容单元，其特征在于，所述第一MOS管为第一 NMOS管，第二MOS管为第二 NMOS管，所述第三MOS管为第三NMOS管；所述第二 NMOS管的栅极通过第一反相器和第二反相器连接至一控制信号；所述第二 NMOS管的漏极接所述第一电容的一端，所述第一电容的另一端连接至谐振腔；所述第一 NMOS管的栅极通过所述第一反相器连接所述控制信号，源极连接所述第一中间节点，漏极连接至所述谐振腔；所述第二 NMOS管的源极接所述第二电容的一端，所述第二电容的另一端连接至谐振腔；所述第三NMOS管的栅极通过所述第一反相器连接所述控制信号，漏极连接所述第二中间节点，源极连接至所述谐振腔。
8.如权利要求5至7任一项所述的开关电容单元，其特征在于，还包括第三控制单元和第四控制单元；所述第一开关单元导通时，所述第三控制单元将所述第一中间节点下拉至地电平，所述第四控制单元将所述第二中间节点下拉至地电平。
9.如权利要求8所述的开关电容单元，其特征在于，所述第三控制单元包括第五NMOS管，所述第四控制单元包括第六NMOS管；所述第五NMOS管与所述第六NMOS管的栅极通过所述第一反相器和所述第二反相器连接至所述控制信号，所述第五NMOS管的源极接地，漏极接所述第一中间节点，所述第六NMOS管的源极接地，漏极接所述第二中间节点。
10.如权利要求9所述的开关电容单元，其特征在于，所述第二电容与所述第一电容完全相同， 所述一 NMOS管与所述第三NMOS管完全相同，所述第五NMOS管与所述第六NMOS管完全相同。
全文摘要
本发明公开一种开关电容单元，该开关电容单元包括第一开关电容电路，所述第一开关电容电路包括第一电容单元、与所述第一电容单元连接的第一开关单元，以及第一控制单元；所述第一开关单元断开时，所述第一控制单元将所述第一电容单元与第一开关单元之间的第一中间节点连接在谐振腔上，所述第一开关单元导通时，所述第一开关单元将所述第一中间节点下拉至地电平，本发明通过以上技术方案，提供一种更加完善的开关电容单元。
文档编号H03L7/099GK103166633SQ201110409088
公开日2013年6月19日 申请日期2011年12月9日 优先权日2011年12月9日
发明者许建超 申请人:国民技术股份有限公司