专利名称：：极座标发射器及信号发射方法
技术领域：
：本发明关于一种极座标发射器及信号发射方法，尤其关于一种极座标发射器，其可对一同相位信号与一正交相位信号在输入至一座标旋转数字计算器之前进行延迟处理，以使得一转换后的振幅成份同步于一转换后的相位成份，以及其相关方法。
背景技术：
：传统的极座标发射器通常会具有一些优点，例如可降低调整路径的电路复杂度以及减少电路的耗电量，同时还可排除掉一般发射器所面对到的镜像干扰仰制(Imagerejection)的问题，因此极座标发射器比较适合以先进的金属氧化半导体(ComplementaryMetalOxideSemiconductor,CMOS)制造技术来予以实现。进一步来说,一极座标发射器为一发射器，其是用来传送具有一振幅信息和一相位信息的一复合信号，而不是用来传送具有一同相位成份和一正交相位成份的信号。在一极座标发射器中，该复合信号的该振幅信息和该相位信息来自一基频输入信号，而该基频输入信号由一基频电路所产生。当该基频电路产生该基频输入信号后，该振幅信息会进行调整以产生一升频转换(Up-converted)振幅成份，同时该相位信息会进行调整以产生一升频转换相位成份。接着，该升频转换振幅成份与该升频转换相位成份会输入一混波器以进行混波并产生一传送信号。但是，由于进行振幅成份调整的一振幅调整路径的延迟时间与进行相位成份调整的一相位调整路径的延迟时间可能会不一致，进而使得该升频转换振幅成份与该升频转换相位成份抵达该混波器的时间不一致。如此一来，该混波器所产生的该传送信号就会有误差。因此，如何使得该升频转换振幅成份与该升频转换相位成份能够同步地抵达该混波器已成为使用极座标发射器的通讯领域亟需解决的问题。
发明内容有鉴于此，本发明实施例提供一极座标发射器以及其相关方法，以解决上述问题。该极座标发射器可对一同相位信号与一正交相位信号在输入至一座标旋转数字计算器之前进行延迟处理以使得一转换后的振幅成份同步于一转换后的相位成份。依据本发明的第一实施例，其提供一种极座标发射器。该极座标发射器包含有一处理器、一相位调整路径、一振幅调整路径以及一可调延迟电路。该处理器用来将信号从对应至一特定座标系统转换为对应至一极座标系统，其中该信号在该极座标系统包含有一相位成份以及一振幅成份。该相位调整路径具有一固定的相位调整群延迟量(ConstantPMGroupDelay)，用来处理该相位成份。该振幅调整路径，其中一振幅调整群延迟量(AmplitudeGroupDelay)可从该振幅调整路径中被判定出来,该振幅调整路径系用来处理该振幅成份。该可调延迟电路用来依据该固定的相位调整群延迟量与一校正后的振幅调整群延迟量来调整该信号在该特定座标系统下的延迟量。依据本发明的第二实施例，其提供一种用于极座标发射器的一信号发射方法。该极座标发射器包含有一相位调整路径与一振幅调整路径。该信号发射方法包含有将信号从对应至一特定座标系统转换为对应至一极座标系统，其中该信号在该极座标系统包含有一相位成份以及一振幅成份；判定该振幅调整路径的一振幅调整群延迟量；以及依据一固定的相位调整群延迟量与一判定后的振幅调整群延迟量来调整该信号在该特定座标系统下的延迟量；其中该相位调整路径会具有该固定的相位调整群延迟量。本发明的极座标发射器与其相关的信号发射方法，能够解决极座标发射器中信号的振幅成份和相位成份不能同步的问题。图IA为本发明的极座标发射器的一实施例的结构示意图；图IB为本发明的极座标发射器的一实施例的详细电路结构示意图；图2为本发明控制电路中的一部份电路的一实施例结构示意图；图3为本发明的测试信号、校正后的测试信号以及延迟后的测试信号的一实施例的时序不意图；图4A为本发明极座标发射器的信号发射方法的一实施例的流程图。图4B为本发明信号发射方法的另一实施例的流程图；图5为本发明依据一同相位成份与一正交相位成份来产生一延迟后的同相位成份与一延迟后的正交相位成份的步骤的一实施例的流程图。具体实施例方式在说明书当中使用了某些词汇来指称特定的元件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此包含任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或者透过其他装置或连接手段间接地电气连接至该第二装置。请参考图1A。图IA为本发明的极座标发射器的一实施例的结构示意图。极座标发射器10包含有一处理器12、一相位调整路径14、一振幅调整路径16以及一可调延迟电路18。处理器12用来将对应至一特定座标系统(例如I/Q座标系统)的信号转换为对应至一极座标系统的信号，其中在该极座标系统的信号包含有一相位成份Sp以及一振幅成份Sa。相位调整路径14具有一固定的相位调整群延迟量，相位调整路径14用来处理相位成份Sp。振幅调整路径16的一振幅调整群延迟量可经由任何方法判定出来，振幅调整路径16用来处理振幅成份Sa。可调延迟电路18用来依据该固定的相位调整群延迟量以及该判定得到的振幅调整群延迟量来调整处于该特定座标系统的信号的延迟量。进一步来说，极座标发射器10的详细的电路结构图已如图IB所示。图IB为本发明的极座标发射器的一实施例的详细电路结构不意图。极座标发射器100包含有一第一处理电路101、一延迟电路102、一第二处理电路103、一第一转换电路104、一第二转换电路105、一混波电路106以及一控制电路107，其中前段所述的处理器12可包含有第一处理电路101与第二处理电路103，可调延迟电路18可以为延迟电路102，相位调整路径14可以为第二转换电路105，而振幅调整路径16可以为第一转换电路104。第一处理电路101用来产生一第一信号，该第一信号包含有一同相位成份Si与一正交相位成份Sq。延迟电路102用来延迟该第一信号以产生一第二信号，该第二信号包含有一延迟后的同相位信号Sdi与一延迟后的正交相位信号Sdq。第二处理电路103用来处理该第二信号以产生该第二信号的一振幅成份Sa与一相位成份Sp。第一转换电路104用来转换振幅成份Sa来产生一转换后的振幅成份Sea。第二转换电路105用来转换相位成份Sp以产生一转换后的相位成份Sep。混波电路106用来合成转换后的振幅成份Sca与转换后的相位成份Scp来产生一发射信号Str。此外,延迟电路102用来依据第一转换电路104的一振幅调整群延迟量Tdl与第二转换电路105的一固定的相位调整群延迟量Td2来延迟该第一信号。进一步来说，延迟电路102用来在相位调整路径14与振幅调整路径16不同步时，延迟同相位成份Si与正交相位成份Sq中至少一成份来产生延迟后的同相位信号Sdi与延迟后的正交相位信号Sdq。控制电路107用来利用一调整信号Sad来控制延迟电路102，其中调整信号Sad表示该固定的相位调整群延迟量与该延迟后的振幅调整群延迟量之间的时间差。接着，延迟电路102会依据调整信号Sad来延迟该第一信号以使得转换后的振幅成份Sca同步于转换后的相位成份Sep。换句话说，延迟电路102并不受限于用来延迟该第一信号来使得转换后的振幅成份Sca与转换后的相位成份Scp能够大致上同步抵达混波电路106，延迟电路102还可用来延迟该第一信号来使得转换后的振幅成份Sca与转换后的相位成份Scp能够彼此同步但是却于不同的时间点抵达混波电路106。延迟电路102包含有一第一延迟单元1022与一第二延迟单元1024。第一延迟单元1022可用来依据振幅调整群延迟量Tdl与固定的相位调整群延迟量Td2来延迟同相位成份Si，以产生延迟后的同相位信号Sdi。第二延迟单元1024可依据振幅调整群延迟量Tdl与固定的相位调整群延迟量Td2来延迟正交相位成份Sq，以产生延迟后的正交相位信号Sdq。第一转换电路104包含有一数字取样电路1042与一数模转换电路1044。数字取样电路1042用来对振幅成份Sa进行取样以产生一取样后的振幅成份Ssa。数模转换电路1044用来转换取样后的振幅成份Ssa来产生转换后的振幅成份Sea。第二转换电路105包含有一补偿滤波器1052、一三角积分调整器(SigmaDeltaModulator)1054与一相位锁相回路1056。补偿滤波器1052用来处理相位成份Sp以产生一滤波后的相位成份Sfp。三角积分调整器1054用来对滤波后的相位成份Sfp进行调整以产生一调整后的相位成份Smp。相位锁相回路1056用来依据调整后的相位成份Smp来产生转换后的相位成份Sep。此外，补偿滤波器1052用来处理相位成份Sp以补偿由相位锁相回路1056的滤波效应所造成影响。举例来说，补偿滤波器1052会依据相位锁相回路1056的一时间常数与一回路增益来处理相位成份Sp以使得第二转换电路105具有一固定群延迟量。请注意，第二转换电路105的该固定群延迟量指在一频率带(例如一带内(in-band)信号)内的不同信号经过第二转换电路105时都会大致上具有相同的延迟量。进一步地，在一实施例中，本发明的极座标发射器还可以另包含一校正控制电路，其用来校正一电阻电容响应(RCresponse)与上述相位锁相回路的回路增益。需要了解的是，该校正控制电路的功能还可以透过上述的控制电路107予以实现。且在本发明中，极座标发射器中的相位调整路径的频率响应可等同于具有该固定的相位调整群延迟量的滤波器的该频率响应。依据本发明的实施例，极座标发射器100可以为利用全球演进式数据速率增强技术(EnhancedDataRatesforGSMEvolution,EDGE)的一发射模块。第一处理电路101可从一现场可编程门阵列(FieldProgrammableGateArray,FPGA)电路接收一数字信号Sin，并对数字信号Sin执行一8相位移键(EightPhaseShiftKeying，8-PSK)调整以产生该数字格式的第一信号，即同相位成份Si与正交相位成份Sq。请注意，由延迟电路102所产生的该第二信号(即延迟后的同相位成份Sdi与延迟后的正交相位成份Sdq)也是数字格式的信号。此外，第二处理电路103可以为一座标旋转数字计算器(CORDIC)，其用来将对应至直角座标(Cartesiancoordinate)的延迟后的同相位成份Sdi与延迟后的正交相位成份Sdq转换为对应至极座标的振幅成份Sa与相位成份Sp。此外，数字取样电路1042可以用来增加取样(Upsampling)基频的振幅成份Sa以产生增加取样后的振幅成份，即取样后的振幅成份Ssa。因此，数字取样电路1042可包含有一增加取样电路以及一不匹配整形调整器(Mismatchshapingmodulator),其中该增加取样电路用来增加取样振幅成份Sa以产生一高频振幅成份，而该不匹配整形调整器用来减小该高频振幅成份的不匹配成份以产生取样后的振幅成份Ssa。此外，数模转换电路1044可用来将该数字格式的信号(即取样后的振幅成份Ssa)转换为该模拟格式的信号(即转换后的振幅成份Sca)。因此，数模转换电路1044可包含有一数模转换器以及一滤波器，其中该数模转换器用来将取样后的振幅成份Ssa转换为一模拟信号，而滤波器则用来对该模拟信号执行一滤波处理以产生转换后的振幅成份Sea。此外，一微分器可用来对相位成份Sp进行求微分处理以产生一微分后的输出信号至补偿滤波器1052。相位锁相回路1056会包含有一相位侦测/电荷泵电路(phasedetector/chargepumpcircuit,PFD/CP)1056a、一回路滤波器1056b、一振荡器1056c以及一分频器1056d。分频器1056d用来依据调整后的相位成份Smp对转换后的相位成份Scp进行分频操作。相位侦测/电荷泵电路1056a用来侦测一参考信号Sref与分频器1056d所产生的一反馈信号Sfb之间的相位差来产生一侦测输出信号Sd给回路滤波器1056b。振荡器1056c用来依据回路滤波器1056b所输出的一滤波输出信号Sf来产生转换后的相位成份Sep。在一方面，当极座标发射器100处于操作状态时，补偿滤波器1052、三角积分调整器1054以及相位锁相回路1056会被调整到具有一固定群延迟量(即固定的相位调整群延迟量Td2)，即从相位成份Sp到转换后的相位成份Scp会具有固定的相位调整群延迟量Td2。接着，控制电路107会侦测固定的相位调整群延迟量Td2。因此，由补偿滤波器1052、三角积分调整器1054以及相位锁相回路1056所造成的固定的相位调整群延迟量Td2就被算出来了。在另一方面，控制电路107会侦测第一转换电路104的振幅调整群延迟量Tdl。因此，由数字取样电路1042与数模转换电路1044所造成的振幅调整群延迟量Tdl就被算出来了。当振幅调整群延迟量Tdl与固定的相位调整群延迟量Td2都被算出来后，控制电路107另依据振幅调整群延迟量Tdl与固定的相位调整群延迟量Td2来判断转换后的振幅成份Sca领先转换后的相位成份Scp，还是转换后的相位成份Scp领先转换后的振幅成份Sea。当控制电路107判断出转换后的振幅成份Sca领先转换后的相位成份Scp时,控制电路107会产生调整信号Sad来调整第一延迟单元1022的延迟时间。进一步来说，例如当转换后的振幅成份Sca领先转换后的相位成份Scp时,控制电路107会输出调整信号Sad来延长第一延迟单元1022的延迟时间，以及将第二延迟单元1024的延迟时间维持不变，以使得转换后的振幅成份Sca可以同步于转换后的相位成份Scp，或使得转换后的振幅成份Sca转换后的相位成份Scp可以大致上同时抵达混波电路106。请注意，控制电路107可以用来产生调整信号Sad来同时调整第二延迟单元1024与第一延迟单元1022的延迟时间。当控制电路107判定出转换后的相位成份Scp领先转换后的振幅成份Sca时，控制电路107会产生调整信号Sad来调整第二延迟单元1024的延迟时间。进一步来说，例如当转换后的相位成份Scp领先转换后的振幅成份Sca时，控制电路107会产生调整信号Sad来延长第二延迟单元1024的延迟时间，以及将第一延迟单元1022的延迟时间维持不变，以使得转换后的振幅成份Sca可以同步于转换后的相位成份Scp，或使得转换后的振幅成份Sca与转换后的相位成份Scp可以大致上同时抵达混波电路106。请注意，控制电路107可以用来产生调整信号Sad来同时调整第二延迟单元1024与第一延迟单元1022的延迟时间。如此一来，经由不断的侦测振幅调整群延迟量Tdl与固定的相位调整群延迟量Td2并据以调整第一延迟单元1022和/或第二延迟单元1024的延迟时间，转换后的振幅成份Sca就会同步与转换后的相位成份Scp，或转换后的振幅成份Sca与转换后的相位成份Scp就可以大致上同时抵达混波电路106。请参考图2。图2为本发明控制电路中的一部份电路的一实施例结构示意图。请注意，图2所示实施例中另包含有数模转换电路1044，以控制电路107侦测数模转换电路1044的延迟量T2为例，清楚叙述本实施例控制电路107的操作。基本上，经由适当地修正，图2所揭露的方法同样可以用来量测振幅调整群延迟量Tdl。但是，为了简化起见，图2中只示出数模转换电路1044而已。虽然在图2所示的实施例中，延迟量的侦测方法通过控制电路107的结构予以实现，但是需要了解的是，这并非对本发明的限制，图2所揭露的方法同样可以通过本发明极座标发射器的其他电路结构模块予以实现。在本实施例中，控制电路107包含有一信号产生器1081、一校正电路1082、一相位侦测器1083以及一判断电路1084。信号产生器1081用来产生具有一预定周期Tp的一测试信号St。校正电路1082用来依据侦测信号Sds来选择性施加一延迟时间于测试信号St,以产生一校正后的测试信号Set，其中校正后的测试信号Sct会输入数模转换电路1044以产生一延迟后的测试信号Sdt。相位侦测器1083用来接收测试信号St与延迟后的测试信号Sdt，并侦测测试信号St与延迟后的测试信号Sdt之间的一相位差，以产生一侦测信号Sds，其中校正电路1082系用来校正该延迟时间一直到延迟后的测试信号Sdt与测试信号St之间的相位差到达一预定值为止。此外，当延迟后的测试信号Sdt与测试信号St之间的相位差为该预定值时，判断电路1084用来依据预定周期Tp与延迟时间来侦测数模转换电路1044的延迟量(亦即T2)。请注意，在本发明的一实施例中，该预定值可以设为零，但此并不是本发明的限制条件。当延迟后的测试信号Sdt与测试信号St之间的相位差被校正到大致上为零时，判断电路1084就会判断延迟量T2系等于预定周期Tp与该延迟时间之间的一时间差。进一步而言，校正电路1082包含有一渐进式寄存器电路(SuccessiveApproximationRegister,SAR)1091以及一调整电路1092。渐进式寄存器电路1091系用来依据侦测信号Sds来产生具有多个比特的一代码Sc。调整电路1092用来依据代码Sc来调整施加于测试信号St的延迟时间，以产生校正后的测试信号Set。其中，一旦侦测信号Sds被更新时，渐进式寄存器电路1091就会更新代码Sc中的至少一个比特。此外，在一实施例中，调整电路1092包含有一对照表1092a以及一延迟设定电路1092b。对照表1092a用来储存映射至代码Sc的多个候选值的多个候选延迟时间。延迟设定电路1092b会依据代码Sc的一真正的值从对照表1092a中选择一候选延迟时间来设定该延迟时间，并施加该延迟时间于测试信号St以产生校正后的测试信号Set。请参考图3。图3为本发明的测试信号St、校正后的测试信号Sct以及延迟后的测试信号Sdt的一实施例的时序示意图。一开始，延迟设定电路1092b会设定延迟时间为零。接着，信号产生器1081会于时间点tl产生测试信号St并输入调整电路1092。于时间点t2，延迟后的测试信号Sdt(I)会抵达相位侦测器1083。接着，相位侦测器1083会侦测测试信号St与延迟后的测试信号Sdt(I)之间的相位差以产生侦测信号Sds。请注意，由于该延迟时间在初始时是设为零的，因此校正后的测试信号Sct(I)会大致上相等于测试信号St，而测试信号St与延迟后的测试信号Sdt(I)之间的相位差会大致上相等于延迟量T2。因此，预定周期Tp减去时间差Tdt就会得到延迟量T2了，如图3所示。换句话说，时间差Tdt要先找出来。依据此实施例，相位侦测器1083会侦测测试信号St与延迟后的测试信号Sdt(I)来判断测试信号St的相位是否与延迟后的测试信号Sdt(I)的相位对齐。例如，当测试信号St的相位没有对齐延迟后的测试信号Sdt(I)的相位时，相位侦测器1083就会输出侦测信号Sds至渐进式寄存器电路1091。接着，渐进式寄存器电路1091就会依据侦测信号Sds来产生代码Sc。请注意，代码Sc可以为具有多个比特的一代码，其中，一旦侦测信号Sds被更新时，渐进式寄存器电路1091同时也会更新代码Sc中的至少一个比特。由于在对照表1092a中，一个代码会映射至一个候选延迟时间，因此延迟设定电路1092b会依据更新后的代码Sc来从对照表1092a中选择一候选延迟时间来作为该延迟时间。接着，延迟设定电路1092b会施加该延迟时间于测试信号St以产生校正后的测试信号Sct(2)。接着，在时间点t3，延迟后的测试信号Sdt(2)就会抵达相位侦测器1083。相位侦测器1083会再次地侦测测试信号St与延迟后的测试信号Sdt(2)之间的相位差来产生侦测信号Sds，而校正电路1082会校正该延迟时间来产生校正后的测试信号Set。因此，经由反复地执行上述的操作，延迟后的测试信号Sdt的相位就会慢慢趋近测试信号St的相位。最后，在时间点t4，延迟后的测试信号Sdt(η)的相位就会与测试信号St的相位对齐，如图3所示。当延迟后的测试信号Sdt(η)的相位与测试信号St的相位对齐时(即当延迟后的测试信号Sdt与测试信号St之间的相位差达到该预定值时)，用来设定校正后的测试信号Set(η)的该对应的延迟时间就是该时间差Tdt了。当时间差Tdt计算得到以后，延迟量Τ2就可以用以下方程式(I)运算出来Τ2=Tp-Tdt(I)换句话说，当判断电路1084侦测出延迟后的测试信号Sdt与测试信号St之间的相位差被校正到大致上为零时，判断电路1084就会利用上述的方程式(I)来计算延迟量T2。请注意，上述的调整电路1092仅为一个范例，本领域技术人员应可了解利用一正弦信号的只读存储器对照表(SINEROMtable)也可以达到相同的效果。此外，虽然此实施例的延迟电路102设置于第一处理电路101与第二处理电路103之间，但此并不是本发明的限制条件。换句话说，延迟电路102可以设置在第二处理电路103之前的任何一个位置，其同样属于本发明的保护范围。请参考图4A。图4A为本发明极座标发射器的信号发射方法的一实施例40的流程示意图，其中该极座标发射器包含有一相位调整路径以及一振幅调整路径。信号发射方法40用来依据对应至一极座标的一振幅成份与一相位成份来产生一发射信号。因此，上述实施例的极座标发射器10可以视为采用信号发射方法40来产生该发射信号的发射器。为了简化起见，关于信号发射方法40的叙述请同时参考极座标发射器10。此外，倘若大体上可达到相同的结果，并不需要一定照图4A所示的流程中的步骤顺序来进行，且图4A所示的步骤不一定要连续进行，即其他步骤同样可插入其中。信号发射方法40包含有步骤42:将对应至一特定座标系统的信号转换为对应至一极座标系统的信号，其中该对应至该极座标系统的信号会包含有相位成份Sp与振幅成份Sa；步骤44:判断振幅调整路径16的振幅调整群延迟量Tdl；以及步骤46:依据固定的相位调整群延迟量Td2与判断出来的振幅调整群延迟量Tdl来调整对应至该特定座标系统的信号，其中相位调整路径14会具有固定的相位调整群延迟量Td2。请参考图4B。图4B为本发明信号发射方法的另一实施例400的流程示意图。信号发射方法400用来依据对应至一极座标的一振幅成份与一相位成份来产生一发射信号。因此，上述实施例的极座标发射器100可以视为采用信号发射方法400来产生该发射信号的发射器。为了简化起见，关于信号发射方法400的叙述请同时参考极座标发射器100。此外，倘若大体上可达到相同的结果，并不需要一定按照图4B所示的流程中的步骤顺序来进行，且图4B所示的步骤不一定要连续进行，其他步骤也可插入其中。信号发射方法400包含有步骤402:产生同相位成份Si与正交相位成份Sq；步骤404:在同相位成份Si与正交相位成份Sq输入第二处理电路103之前，依据第一转换电路104的振幅调整群延迟量Tdl与第二转换电路105的固定的相位调整群延迟量Td2来对同相位成份Si与正交相位成份Sq进行延迟，以产生延迟后的同相位成份Sdi与延迟后的正交相位成份Sdq；步骤406:对延迟后的同相位成份Sdi与延迟后的正交相位成份Sdq进行处理以产生振幅成份Sa与相位成份Sp；步骤408:利用第一转换电路104来转换振幅成份Sa以产生转换后的振幅成份Sca；步骤Scp;以及步骤Str0410:利用第二转换电路105来转换相位成份Sp以产生转换后的相位成份412:结合转换后的振幅成份Sca与转换后的相位成份Scp来产生发射信号请注意，第一转换电路104包含有数字取样电路1042与数模转换电路1044，因此振幅调整群延迟量Tdl系数字取样电路1042的延迟量与数模转换电路1044的延迟量(即T2)总和。第二转换电路105包含有补偿滤波器1052、三角积分调整器1054以及相位锁相回路1056，因此固定的相位调整群延迟量Td2为补偿滤波器1052的延迟量、三角积分调整器1054的延迟量以及相位锁相回路1056的延迟量的总和。换句话说，信号发射方法400的步骤404另包含有以下步骤，如图5所示。图5为本发明依据一同相位成份Si与一正交相位成份Sq来产生一延迟后的同相位成份Sdi与一延迟后的正交相位成份Sdq的步骤的一实施例的流程图，其步骤包含有步骤4042:侦测数字取样电路1042的延迟量；步骤4044:侦测数模转换电路1044的延迟量T2；步骤4048:侦测固定的相位调整群延迟量Td2；步骤4050:侦测转换后的振幅成份Sca是否领先转换后的相位成份Scp，若是，则跳至步骤4052，若否则跳至步骤4054；步骤4052:延长第一延迟单元1022的延长时间，并将第二延迟单元1024的延迟时间维持不变；步骤4054:延长第二延迟单元1024的延长时间，并将第一延迟单元1022的延迟时间维持不变。请注意，当极座标发射器100运作时，振幅调整群延迟量Tdl系数字取样电路1042的延迟量与数模转换电路1044的延迟量总和。补偿滤波器1052、三角积分调整器1054与相位锁相回路1056会被调整为整个具有一固定的群延迟量，即当补偿滤波器1052、三角积分调整器1054与相位锁相回路1056将相位成份Sp转换为转换后的相位成份Scp时，其会具有一固定的群延迟量。当振幅调整群延迟量Tdl与固定的相位调整群延迟量Td2都计算出来后，就可以依据振幅调整群延迟量Tdl与固定的相位调整群延迟量Td2来判断出转换后的振幅成份Sca领先转换后的相位成份Scp，还是转换后的相位成份Scp领先转换后的振幅成份Sea。当转换后的振幅成份Sca领先转换后的相位成份Scp时,控制电路107会产生调整信号Sad来延长第一延迟单元1022的延迟时间，并将第二延迟单元1024的延迟时间维持不变，以使得转换后的振幅成份Sca可以同步于转换后的相位成份Scp，或使得转换后的振幅成份Sca与转换后的相位成份Scp可以大致上同步抵达混波电路106(步骤4052)。反之，控制电路107会产生调整信号Sad来延长第二延迟单元1024的延迟时间，并将第一延迟单元1022的延迟时间维持不变，以使得转换后的振幅成份Sca可以同步于转换后的相位成份Scp，或使得转换后的振幅成份Sca与转换后的相位成份Scp可以大致上同步抵达混波电路106(步骤4054)。综上所述，通过将极座标发射器100的补偿滤波器1052、三角积分调整器1054以及相位锁相回路1056的整体的群延迟量设定为一固定群延迟量(即从相位成份Sp转换至转换后的相位成份Scp)，则本发明的实施例就可以侦测出振幅调整路径16的振幅调整群延迟量Tdl与相位调整路径14的固定的相位调整群延迟量Td2。接着，本发明实施例就可以在同相位成份Si与正交相位成份Sq输入第二处理电路103之前，依据振幅调整群延迟量Tdl与固定的相位调整群延迟量Td2来延迟同相位成份Si与正交相位成份Sq，以使得转换后的振幅成份Sca可以同步于转换后的相位成份Scp，或使得转换后的振幅成份Sca与转换后的相位成份Scp可以大致上同时抵达混波电路106。以上所述仅为本发明的较佳实施例，凡依本发明说明书所做的均等变化与修饰，皆应属本发明的涵盖范围。权利要求1.一种极座标发射器，其特征在于，包含有一处理器，用来将信号从对应至一特定座标系统转换为对应至一极座标系统，其中该信号在该极座标系统包含有一相位成份以及一振幅成份；一相位调整路径,具有一固定的相位调整群延迟量,用来处理该相位成份；一振幅调整路径，具有一可被判定得出的振幅调整群延迟量，该振幅调整路径用来处理该振幅成份；以及一可调延迟电路，用来依据该固定的相位调整群延迟量与一判定得到的振幅调整群延迟量来调整该信号在该特定座标系统下的延迟量。2.如权利要求I所述的极座标发射器，其特征在于，该处理器为一座标旋转数字计算器，以及该特定座标系统为一I/Q座标系统。3.如权利要求2所述的极座标发射器，其特征在于，在该I/Q座标系统上的该信号包含有一同相位成份与一正交相位成份，以及该可调延迟电路包含有一第一延迟单元，用来延迟该同相位成份；以及一第二延迟单元，用来延迟该正交相位成份；其中该可调延迟电路用来延迟该同相位成份与该正交相位成份中至少一相位成份，且该相位调整路径与该振幅调整路径为两个不同步的路径。4.如权利要求3所述的极座标发射器，其特征在于，另包含有一控制电路，用来利用一调整信号来控制该可调延迟电路，其中该调整信号用来表示该固定的相位调整群延迟量与该校正后的振幅调整群延迟量之间的时间差。5.如权利要求I所述的极座标发射器，其特征在于，该振幅调整路径包含有一数模转换器，用来将该振幅成份从一数字格式转换为一模拟格式；以及一滤波器，耦接于该数模转换器，用来对在该模拟格式的一转换后的振幅成份进行滤波。6.如权利要求I所述的极座标发射器，其特征在于另包含有一信号产生器，用来提供一测试信号给该振幅调整路径或者该振幅调整路径的部分电路，以产生一处理后测试信号；一相位侦测器，用来侦测该测试信号与该处理后测试信号之间的一相位差；一校正电路，用来依据该相位差来判定该振幅调整群延迟量。7.如权利要求6所述的极座标发射器，其特征在于，该校正电路包含有一渐进式寄存器电路，用来依据该相位差来产生具有多个比特的一代码；一对照表，用来储存映射至该代码的多个候选值的多个候选延迟时间；以及一延迟设定电路，用来依据该代码的一实际的值来从该对照表中选择一候选延迟时间来设定一延迟时间，以及用来施加该延迟时间于该测试信号以更新该测试信号，更新后的测试信号被提供给该振幅调整路径或者该振幅调整路径的部分电路；其中该振幅调整群延迟量是从该延迟时间推导出来的，而该延迟时间会使得该测试信号与该处理后测试信号之间的该相位差大致上等于零。8.如权利要求I所述的极座标发射器，其特征在于，该相位调整路径包含有一相位锁相回路，用来处理该相位成份；一补偿滤波器，用来补偿由至少该相位锁相回路所造成一延迟量，以大致上使得该相位调整路径具有该固定的相位调整群延迟量；其中，该补偿滤波器耦接于该处理器与该相位锁相回路之间。9.如权利要求8所述的极座标发射器，其特征在于，另包含有一校正控制电路，其用来校正一电阻电容响应与该相位锁相回路的一回路增益。10.如权利要求I所述的极座标发射器，其特征在于，该相位调整路径的一频率响应等同于具有该固定的相位调整群延迟量的一滤波器的该频率响应。11.一种信号发射方法,其特征在于,包括应用于如权利要求I10任一所述的一极座标发射器中。全文摘要本发明提供一种极座标发射器及信号发射方法，该极座标发射器包含有一处理器，用来将信号从对应至一特定座标系统转换为对应至一极座标系统，其中该信号在该极座标系统包含有一相位成份以及一振幅成份；一相位调整路径，具有一固定的相位调整群延迟量，用来处理该相位成份；一振幅调整路径，具有可被判定得出的一振幅调整群延迟量，该振幅调整路径用来处理该振幅成份；以及一可调延迟电路，用来依据该固定的相位调整群延迟量与一校正后的振幅调整群延迟量来调整该信号在该特定座标系统下的延迟量。本发明的极座标发射器与其相关的信号发射方法，能够解决极座标发射器中信号的振幅成份和相位成份不能同步的问题。文档编号H03C5/00GK102594262SQ20111044603公开日2012年7月18日申请日期2011年12月28日优先权日2011年1月9日发明者张湘辉,王琦学,陈信宏申请人:联发科技股份有限公司