数字相位频率检测器、数字锁相环及其检测方法

专利名称：：数字相位频率检测器、数字锁相环及其检测方法
技术领域：
：本公开涉及相位频率检测器，更具体地，涉及一种数字相位频率检测器(PFD)、包括该数字相位频率检测器的数字锁相环(PLL)以及数字地检测输出信号的相位和频率的方法。
背景技术：
：锁相环(PLL)广泛用于产生具有固定相位和固定频率的信号。通过包括将两个输入信号的相位进行比较的相位频率检测器(PFD)、电荷泵、环路滤波器、压控振荡器和分频器的模拟电路来实现传统PLL。然而，传统模拟PLL典型地提供低精度并对外部噪声具有高敏感度。为了避免这些模拟电路问题，已经提出了由数字电路实现的数字PLL。通常，在数字PLL中，使用与模拟PLL的PFD相应的数字PFD。数字PLL的性能取决于数字PFD的性能。需要一种不仅具有相对小的尺寸和高操作速度，而且可精确地检测输出信号的相位和频率的PFD。
发明内容根据发明构思的示例性实施例，提供了一种能够精确地检测输出信号的相位和频率，并具有相对小的尺寸和高操作速度的数字相位频率检测器(PFD)。示例性实施例还提供了一种包括数字PFD的数字锁相环(PLL)，能够有效地锁定输出信号的相位和频率。示例性实施例还提供了一种检测输出信号的相位和频率的方法。根据示例性实施例，提供了一种数字相位频率检测器(PFD)。检测单元被配置用于检测参考信号的边沿和反馈输入信号的边沿，以产生参考边沿信号和反馈边沿信号。复位单元被配置用于基于参考边沿信号和反馈边沿信号来产生用于对检测单元进行复位的复位信号。相位比较单元被配置用于基于参考边沿信号和反馈边沿信号来产生第一相位比较信号和第二相位比较信号。相位比较单元包括第一触发器，具有被配置用于接收参考边沿信号的数据输入端和被配置用于接收反馈边沿信号的时钟输入端，并且第一触发器被配置用于基于参考边沿信号和反馈边沿信号来产生第一比较信号；第二触发器，具有被配置用于接收反馈边沿信号的数据输入端和被配置用于接收参考边沿信号的时钟输入端，并且第二触发器被配置用于基于参考边沿信号和反馈边沿信号来产生第二比较信号；锁存块，被配置用于对第一比较信号和第二比较信号进行锁存，以产生第一相位比较信号和第二相位比较信号。第一相位比较信号和第二相位比较信号的激活可彼此互补。当反馈输入信号的相位滞后于参考信号的相位时，第一相位比较信号可被激活，当反馈输入信号的相位领先于参考信号的相位时，第二相位比较信号可被激活。第一相位比较信号可以与反馈边沿信号同步，从而确定第一相位比较信号的逻辑电平在反馈边沿信号的激活时间点与参考边沿信号的逻辑电平相应，第二相位比较信号可以与参考边沿信号同步，从而确定第二相位比较信号的逻辑电平在参考边沿信号的激活时间点与反馈边沿信号的逻辑电平相应。当参考边沿信号和反馈边沿信号两者被激活时可激活复位信号，并在复位信号被激活之后可去活参考边沿信号和反馈边沿信号。检测单元可包括第三触发器，被配置用于基于参考信号和复位信号来产生参考边沿信号，参考边沿信号响应于参考信号的上升沿和下降沿中的一个而被激活，并响应于复位信号被去活；第四触发器，被配置用于基于反馈输入信号和复位信号来产生反馈边沿信号，反馈边沿信号响应于反馈输入信号的上升沿和下降沿中的一个而被激活，并响应于复位信号被去活。复位单元可包括至少一个逻辑元件，所述至少一个逻辑元件被配置用于对参考边沿信号、反馈边沿信号和检测使能信号执行逻辑操作，以产生复位信号。所述数字PFD还可包括同步单元，被配置用于将第一相位比较信号和第二相位比较信号与参考信号和反馈输入信号中的一个进行同步，以产生第一相位比较输出信号和第二相位比较输出信号。同步单元还可包括第三触发器，具有被配置用于接收第一相位比较信号的数据输入端和被配置用于接收参考信号和反馈输入信号中的一个的时钟输入端，并且第三触发器被配置用于基于参考信号和反馈输入信号中的一个以及第一相位比较信号来产生第一相位比较输出信号；第四触发器，具有被配置用于接收第二相位比较信号的数据输入端和被配置用于接收参考信号和反馈输入信号中的一个的时钟输入端，并且第四触发器被配置用于基于参考信号和反馈输入信号中的一个以及第二相位比较信号来产生第二相位比较输出信号。根据示例性实施例，一种数字相位频率检测器(PFD)，包括参考信号产生单元，被配置用于基于输入信号来产生领先参考信号、参考信号和滞后参考信号；相位比较信号产生单元，被配置用于基于参考信号和反馈输入信号来产生参考边沿信号和反馈边沿信号，并被配置用于基于参考边沿信号和反馈边沿信号来产生第一相位比较信号和第二相位比较信号，第一相位比较信号和第二相位比较信号指示反馈输入信号的相位是领先还是滞后参考信号的相位；增益控制单元，被配置用于基于领先参考信号、滞后参考信号、参考边沿信号和反馈边沿信号来产生高增益信号，高增益信号指示参考信号与反馈输入信号之间的相位差是否大于预定的相位差。领先参考信号的相位可领先于参考信号的相位。滞后参考信号的相位可滞后于参考信号的相位，并且当反馈输入信号的相位领先于领先参考信号的相位或滞后于滞后参考信号的相位时可激活高增益信号。增益控制单元可包括领先检测单元，被配置用于基于领先参考信号、参考边沿信号和反馈边沿信号来产生高领先信号，高领先信号指示反馈输入信号的相位是否领先于领先参考信号的相位；滞后检测单元，被配置用于基于滞后参考信号、参考边沿信号和反馈边沿信号来产生高滞后信号，高滞后信号指示反馈输入信号的相位是否滞后于滞后参考信号的相位；高增益信号产生单元，被配置用于基于高领先信号和高滞后信号来产生高增益信号。领先检测单元可包括领先检测块，被配置用于检测领先参考信号的边沿以产生领先边沿信号；逻辑操作块，被配置用对领先边沿信号、参考边沿信号和反馈边沿信号执行逻辑操作以产生领先信号；领先输出块，被配置用于将领先信号与领先边沿信号进行同步以产生高领先信号。滞后检测单元可包括滞后检测块，被配置用于检测滞后参考信号的边沿以产生滞后边沿信号；逻辑操作块，被配置用对滞后边沿信号、参考边沿信号和反馈边沿信号执行逻辑操作以产生滞后信号；滞后输出块，被配置用于将滞后信号与滞后边沿信号进行同步以产生高滞后信号。增益控制单元还可包括增益同步单元，被配置用于将高增益信号与参考信号和反馈输入信号中的一个进行同步，以产生高增益输出信号。领先参考信号包括第一到第η领先参考信号，其中η是等于或大于2的自然数，第k领先参考信号的相位领先于第(k-Ι)领先参考信号的相位单位相位，其中k是等于或大于2并等于或小于η的自然数。滞后参考信号可包括第一到第η滞后参考信号，第k滞后参考信号的相位滞后于第(k_l)滞后参考信号的相位单位相位。增益控制单元可包括第一到第η领先检测单元，每个领先检测单元被配置用于基于第一到第η领先参考信号中的相应一个、参考边沿信号和反馈边沿信号来产生第一到第η高领先信号中的相应一个，每个高领先信号指示反馈输入信号的相位是否领先于第一到第η领先参考信号中的相应一个的相位；第一到第η滞后检测单元，每个滞后检测单元被配置用于基于第一到第η滞后参考信号中的相应一个、参考边沿信号和反馈边沿信号来产生第一到第η高滞后信号中的相应一个，每个高滞后信号指示反馈输入信号的相位是否滞后于第一到第η滞后参考信号中的相应一个的相位；以及第一到第η高增益信号产生单元，每个高增益信号产生单元被配置用于基于第一到第η高领先信号中的相应一个和第一到第η高滞后信号中的相应一个来产生第一到第η高增益信号中的相应一个。相位比较信号产生单元可被配置用于通过检测参考信号的边沿和反馈输入信号的边沿来产生参考边沿信号和反馈边沿信号，将第一相位比较信号与反馈边沿信号进行同步从而第一相位比较信号的逻辑电平在反馈边沿信号的激活时间点与参考边沿信号的逻辑电平相应，并将第二相位比较信号与参考边沿信号进行同步从而第二相位比较信号的逻辑电平在参考边沿信号的激活时间点与反馈边沿信号的逻辑电平相应。所述数字PFD还可包括增益选择单元，被配置用于基于高增益信号并基于第一相位比较信号和第二相位比较信号中的一个来产生选择增益信号，其中，当高增益信号被去活时，选择增益信号具有第一数字值，当高增益信号被激活时，选择增益信号具有第二数字值，第二数字值的量大于第一数字值的量。根据示例性实施例，提供了一种检测输出信号的相位和频率的方法。基于输入信号产生领先参考信号、参考信号和滞后参考信号。基于参考信号和反馈输入信号来产生参考边沿信号和反馈边沿信号。基于领先参考信号、参考边沿信号和反馈边沿信号来产生高领先信号，高领先信号指示反馈输入信号的相位是否领先于领先参考信号的相位。基于滞后参考信号、参考边沿信号和反馈边沿信号来产生高滞后信号，高滞后信号指示反馈输入信号的相位是否滞后于滞后参考信号的相位。基于领先参考信号、滞后参考信号、参考边沿信号和反馈边沿信号来产生高增益信号，高增益信号指示基于单位增益还是大于单位增益的调节增益来补偿反馈输入信号。当反馈输入信号的相位领先于领先参考信号的相位或滞后于滞后参考信号的相位时可激活高增益信号，并且所述方法还可包括基于高增益信号来产生选择增益信号。当高增益信号被激活时，选择增益信号可以与调节增益相应，当高增益信号被去活时，选择增益信号可以与单位增益相应。根据示例性实施例，提供了一种数字锁相环(PLL)。数字相位频率检测器(PFD)被配置用于基于参考信号和反馈输入信号来产生第一相位比较信号和第二相位比较信号，第一相位比较信号和第二相位比较信号指示反馈输入信号的相位是领先还是滞后于参考信号的相位。数字环路滤波器被配置用于基于第一相位比较信号和第二相位比较信号来产生用于调节输出信号的相位和频率的数控信号。数控振荡器被配置用于基于数控信号来产生输出信号。分频器被配置用于对输出信号进行分频以产生反馈输入信号，数字PFD包括检测单元，被配置用于检测参考信号的边沿和反馈输入信号的边沿，以产生参考边沿信号和反馈边沿信号；复位单元，被配置用于基于参考边沿信号和反馈边沿信号来产生用于对检测单元进行复位的复位信号；第一触发器，具有被配置用于接收参考边沿信号的数据输入端和被配置用于接收反馈边沿信号的时钟输入端，并且第一触发器被配置用于基于参考边沿信号和反馈边沿信号来产生第一比较信号；第二触发器，具有被配置用于接收反馈边沿信号的数据输入端和被配置用于接收参考边沿信号的时钟输入端，并且第二触发器被配置用于基于参考边沿信号和反馈边沿信号来产生第二比较信号；锁存块，被配置用于对第一比较信号和第二比较信号进行锁存，以产生第一相位比较信号和第二相位比较信号。根据示例性实施例，一种数字锁相环(PLL)包括数字相位频率检测器(PFD)，被配置用于基于输入信号来产生领先参考信号、参考信号和滞后参考信号，基于参考信号和反馈输入信号来产生参考边沿信号和反馈边沿信号，基于参考边沿信号和反馈边沿信号来产生第一相位比较信号和第二相位比较信号，并基于领先参考信号、滞后参考信号、参考边沿信号和反馈边沿信号来产生高增益信号，第一相位比较信号和第二相位比较信号指示反馈输入信号的相位是领先还是滞后于参考信号的相位，高增益信号指示参考信号与反馈输入信号之间的相位差是否大于预定的相位差。数字环路滤波器被配置用于基于高增益信号、第一相位比较信号和第二相位比较信号来产生用于调节输出信号的相位和频率的数控信号。数控振荡器(DCO)被配置用于基于数控信号来产生输出信号。分频器被配置用于对输出信号进行分频以产生反馈输入信号。输出信号的频率与时间关系的初始坡度角可大于输出信号的频率与时间关系的最终坡度角。所述数字PLL还可包括自动频率控制器，被配置用于基于参考信号和反馈输入信号来产生用于调节输出信号的初始频率的自动数控信号。根据示例性实施例，提供了一种用于控制数字锁相环的数字相位频率检测器。相位比较信号产生单元被配置用于响应于锁相环的参考信号和反馈信号来产生第一相位比较信号和第二相位比较信号，第一相位比较信号能够指示反馈信号的相位滞后于参考信号的相位，第二相位比较信号能够指示反馈信号的相位领先参考信号的相位。增益控制单元被配置用于响应于领先参考信号和滞后参考信号来产生高增益信号，高增益信号指示参考信号与反馈信号之间的相位差是否大于预定的相位差。增益选择单元被配置用于基于高增益信号并基于第一相位比较信号和第二相位比较信号中的一个来产生选择增益信号。当高增益信号被去活时，选择增益信号具有第一数字值，当高增益信号被激活时，选择增益信号具有第二数字值，第二数字值的量大于第一数字值的量。第一数字值和第二数字值被配置用于控制锁相环的输出信号和反馈信号的相位和频率的调节。通过下面结合附图进行的详细描述，说明性、非限制的示例性实施例将会被更清楚地理解。贯穿该申请，相似的标号表示相似的部件。图1是示出根据示例性实施例的数字相位频率检测器(PFD)的框图。图2是示出包括在图1的数字PFD中的相位比较单元的示例的框图。图3是示出包括在图1的数字PFD中的检测单元的示例的框图。图4是示出包括在图1的数字PFD中的复位单元的示例的框图。图5和图6是用于描述图1的数字PFD的操作的示图。图7是示出根据示例性实施例的数字PFD的框图。图8是示出包括在图7的数字PFD中的同步单元的示例的框图。图9是示出根据示例性实施例的检测输出信号的相位和频率的方法的流程图。图10是示出根据示例性实施例的数字PFD的框图。图11是用于描述包括在图10的数字PFD中的参考信号产生单元的操作的示图。图12是示出包括在图10的数字PFD中的参考信号产生单元的示例的框图。图13是示出包括在图10的数字PFD中的增益控制单元的示例的框图。图14是示出图13的增益控制单元的详细示例的框图。图15和图16是用于描述图10的数字PFD的操作的示图。图17是示出包括在图10的数字PFD中的增益控制单元的示例的框图。图18是示出包括在图17的增益控制单元中的增益同步单元的示例的框图。图19是用于描述包括在图10的数字PFD中的参考信号产生单元的操作的示图。图20是示出包括在图10的数字PFD中的参考信号产生单元的示例的框图。图21是示出包括在图10的数字PFD中的增益控制单元的示例的框图。图22是示出根据示例性实施例的检测输出信号的相位和频率的方法的流程图。图23是示出根据示例性实施例的数字PFD的框图。图M是示出包括在图23的数字PFD中的增益选择单元的示例的框图。图25是示出根据示例性实施例的检测输出信号的相位和频率的方法的流程图。图沈是示出根据示例性实施例的数字锁相环(PLL)的框图。图27是示出根据示例性实施例的调节输出信号的相位和频率的方法的流程图。图观是示出根据示例性实施例的数字PLL的框图。图四是示出根据示例性实施例的调节输出信号的相位和频率的方法的流程图。图30是示出根据示例性实施例的数字PLL的框图。图31是用于描述根据示例性实施例的数字PLL的操作的示图。图32是示出根据示例性实施例的集成电路的框图。11图33是示出根据示例性实施例的发送器的框图。图34是示出根据示例性实施例的存储器装置的框图。图35是示出根据示例性实施例的电子系统的框图。具体实施例方式将理解，虽然术语第一、第二等可在此用于描述各种元件，但是这些元件不应被这些术语所限制。这些术语仅用于将一个元件与另一元件进行区分。例如，第一元件可被称为第二元件，相似地，第二元件可被称为第一元件，而不脱离发明构思的范围。如在此所使用的，术语“和/或”包括一个或多个关联列出项的任意和所有组合。将理解，当元件被称为“连接”或“结合”到另一元件时，该元件可直接连接或结合到其它元件，或者可存在中间元件。相反，当元件被称为“直接连接”或“直接结合”到另一元件时，不存在中间元件。应该以相似的方式来解释用于描述元件之间的关系的其它词语(例如，“在...之间”与“直接在...之间”，“相邻”与“直接相邻”等)。图1是示出根据示例性实施例的数字相位频率检测器(PFD)的框图。数字PFD100包括检测单元110、相位比较单元120和复位单元130。可以在数字锁相环(PLL)中采用根据一些示例性实施例的数字PFD100。数字PLL可通过使用数字PFD100来检测输出信号的相位和频率(即，检测输入信号与输出信号之间的相位差和频率差)，并可基于检测结果调节输出信号的相位和频率，以锁定输出信号的相位和频率。检测单元110检测参考信号FREF的边沿(例如，上升沿或下降沿)以及反馈输入信号FFEEDI的边沿，以产生参考边沿信号RES和反馈边沿信号FES。例如，检测单元110检测参考信号FREF的边沿以产生参考边沿信号RES，并检测反馈输入信号FFEEDI的边沿以产生反馈边沿信号FES。参考信号FREF可以与包括数字PFD100的数字PLL的输入信号相应，反馈输入信号FFEEDI可以与数字PLL的输出信号相应。例如，参考信号FREF可以与数字PLL的输入信号实质上相同，或者可通过延迟(delay)数字PLL的输入信号来产生参考信号FREF。反馈输入信号FFEEDI可以与数字PLL的输出信号实质上相同，或者可通过将数字PLL的输出信号分频来产生反馈输入信号FFEEDI。可通过使用晶体材料的晶体振荡器来产生参考信号FREF,或者参考信号FREF可具有固定频率。因此，参考信号FREF的频率可用作用于反馈输入信号FFEEDI的频率的参考频率。在示例性实施例中，参考边沿信号RES可响应于参考信号FREF的上升沿和下降沿中的一个而被激活，反馈边沿信号FES可响应于反馈输入信号FFEEDI的上升沿和下降沿中的一个而被激活。例如，如果参考边沿信号RES响应于参考信号FREF的上升沿而被激活，则反馈边沿信号FES可响应于反馈输入信号FFEEDI的上升沿而被激活。如果参考边沿信号RES响应于参考信号FREF的下降沿而被激活，则反馈边沿信号FES可响应于反馈输入信号FFEEDI的下降沿而被激活。参考边沿信号RES和反馈边沿信号FES可响应于复位信号RST而被分别去活。如这里使用的，术语“被激活”和“激活”可指示信号从第一逻辑电平转变到第二逻辑电平，术语“被去活”和“去活”可指示信号从第二逻辑电平转变到第一逻辑电平。第一逻辑电平可以是逻辑低电平，第二逻辑电平可以是逻辑高电平。相位比较单元120基于参考边沿信号RES和反馈边沿信号FES来产生第一相位比较信号PCSl和第二相位比较信号PCS2。第一相位比较信号PCSl和第二相位比较信号PCS2可指示反馈输入信号FFEEDI与参考信号FREF之间的相位差和频率差。换句话说，第一相位比较信号PCSl和第二相位比较信号PCS2可指示反馈输入信号FFEEDI的相位是否领先或滞后参考信号FREF的相位。例如，第一相位比较信号PCSl可指示反馈输入信号FFEEDI的相位是否滞后参考信号FREF的相位，并且第二相位比较信号PCS2可指示反馈输入信号FFEEDI的相位是否领先参考信号FREF的相位。在示例性实施例中，第一相位比较信号PCSl和第二相位比较信号PCS2可彼此结合地被激活。第一相位比较信号PCSl的逻辑电平可以与第二相位比较信号PCS2的逻辑电平互补。例如，当反馈输入信号FFEEDI的相位滞后参考信号FREF的相位时，第一相位比较信号PCSl可被激活，并且第二相位比较信号PCS2可被去活。当反馈输入信号FFEEDI的相位领先参考信号FREF的相位时，第二相位比较信号PCS2可被激活，并且第一相位比较信号PCSl可被去活。在示例性实施例中，可以使用检测参考信号FREF与反馈输入信号FFEEDI之间的相位差和频率差以输出具有二进制代码的形式的检测结果的bang-bang数字PFD(BBDPFD)来实现数字PFD100。图2是示出包括在图1的数字PFD中的相位比较单元的示例的框图。相位比较单元120包括第一触发器122、第二触发器IM和锁存块(latchblock)126。第一触发器122具有接收参考边沿信号RES的数据输入端以及接收反馈边沿信号FES的时钟输入端，并基于参考边沿信号RES和反馈边沿信号FES来产生第一比较信号CSl。例如，第一触发器122可在反馈边沿信号FES被激活时对参考边沿信号RES的逻辑电平进行采样，以产生第一比较信号CS1，从而第一比较信号CSl的逻辑电平可以在反馈边沿信号FES的激活时间点与参考边沿信号RES的逻辑电平相应。第二触发器IM具有接收反馈边沿信号FES的数据输入端以及接收参考边沿信号RES的时钟输入端，并基于参考边沿信号RES和反馈边沿信号FES来产生第二比较信号CS2。例如，第二触发器IM可在参考边沿信号RES被激活时对反馈边沿信号FES的逻辑电平进行采样，以产生第二比较信号CS2，从而第二比较信号CS2的逻辑电平可以在参考边沿信号RES的激活时间点与反馈边沿信号FES的逻辑电平相应。第一触发器122和第二触发器IM可以分别是D触发器。第一触发器122和第二触发器124中的每一个可具有接收检测使能信号PDEN的复位输入端。当数字PFD100执行相位和频率检测操作时，可激活检测使能信号PDEN，当包括数字PFD100的数字PLL的输出信号的相位和频率被锁定并且这样的检测操作完成时，可去活检测使能信号PDEN。锁存块126锁存第一比较信号CSl和第二比较信号CS2以产生第一相位比较信号PCSl和第二相位比较信号PCS2。锁存块1可被以SR锁存器实现，或者可包括第一与非门126a和第二与非门126b。第一与非门126a可对第一比较信号CSl的反相信号和第二相位比较信号PCS2执行与非操作以产生第一相位比较信号PCSl。第二与非门126b可对第二比较信号CS2的反相信号和第一相位比较信号PCSl执行与非操作以产生第二相位比较信号PCS2。在示例性实施例中，如果第一比较信号CSl和第二比较信号CS2中的一个被激活，换句话说，如果反馈输入信号FFEEDI的相位领先或滞后参考信号FREF的相位，则第一相位比较信号PCSl和第二相位比较信号PCS2可分别与第一比较信号CSl和第二比较信号CS2相应。例如，第一相位比较信号PCSl可以与第一比较信号CSl实质上相同，第二相位比较信号PCS2可以与第二比较信号CS2实质上相同。第一相位比较信号PCSl可以与反馈边沿信号FES同步，第二相位比较信号PCS2可以与参考边沿信号RES同步。当反馈边沿信号FES被激活时，相位比较单元120可对参考边沿信号RES的逻辑电平进行采样以产生第一相位比较信号PCSl，当参考边沿信号RES被激活时，相位比较单元120可对反馈边沿信号FES的逻辑电平进行采样以产生第二相位比较信号PCS2。因此，第一相位比较信号PCSl的逻辑电平可以在反馈边沿信号FES的激活时间点与参考边沿信号RES的逻辑电平相应，第二相位比较信号PCS2的逻辑电平可以在参考边沿信号RES的激活时间点与反馈边沿信号FES的逻辑电平相应。在另一示例性实施例中，如果第一比较信号CSl和第二比较信号CS2被去活，换句话说，如果反馈输入信号FFEEDI的相位与参考信号FREF的相位实质上相同，则第一相位比较信号PCSl和第二相位比较信号PCS2可分别与在当前接收的相位比较信号之前接收的先前相位比较信号相应。例如，第一相位比较信号PCSl和第二相位比较信号PCS2两者的逻辑电平可分别被保持为先前的逻辑电平。参照回图1，复位单元130基于参考边沿信号RES和反馈边沿信号FES来产生对检测单元110进行复位的复位信号RST。例如，当参考边沿信号RES和反馈边沿信号FES被激活时，复位信号RST可被激活。在复位信号RST被激活之后，参考边沿信号RES和反馈边沿信号FES可被去活，从而检测单元110可准备检测参考信号FREF在下一周期的边沿以及反馈输入信号FFEEDI在下一周期的边沿。在示例性实施例中，复位信号RST可被异步地激活。例如，可在参考边沿信号RES和反馈边沿信号FES两者均被激活并且已过去预定延迟时间间隔之后激活复位信号RST。由于复位单元130的这样的异步操作，数字PFD100可具有用于相位检测操作的实质上无限的动态范围，并可同步地执行相位检测操作和频率检测操作。在根据示例性实施例的数字PFD100中，相位比较单元120包括第一触发器122和第二触发器124，从而第一触发器122的时钟输入信号(S卩，反馈边沿信号FEQ与第二触发器1的数据输入信号实质上相同，并且第一触发器122的数据输入信号(即，参考边沿信号RES)与第二触发器124的时钟输入信号实质上相同。相位比较单元120可响应于反馈边沿信号FES对参考边沿信号RES的逻辑电平进行采样以产生第一相位比较信号PCS1，并可响应于参考边沿信号RES对反馈边沿信号FES的逻辑电平进行采样以产生第二相位比较信号PCS2。因此，数字PFD100可具有相对简单的结构和高操作速度，并可准确地检测参考信号FREF与反馈输入信号FFEEDI之间的相位差和频率差。如果反馈输入信号与参考信号之间的相位差非常小，则传统数字PFD不检测该相位差，第一相位比较信号和第二相位比较信号两者可被去活，并且传统数字PFD处于所谓的“准稳定状态(metastablestate)”(S卩，扩展的稳定性)。传统数字PFD需要用于处理准稳定状态的附加处理或元件。然而，在根据当前发明构思的示例性实施例的数字PFD100中，相位比较单元120包括锁存块126。当第一相位比较信号PCSl和第二相位比较信号PCS2两者均被去活时，锁存块1通过将第一相位比较信号PCSl和第二相位比较信号PCS2的逻辑电平保持在先前的逻辑电平来避免准稳定状态，并且即使反馈输入信号FFEEDI的相位与参考信号FREF的相位实质上相同，第一相位比较信号PCSl的逻辑电平也可以与第二相位比较信号PCS2的逻辑电平互补。因此，数字PFD100可具有相对的高操作可靠性和高操作稳定性。图3是示出可包括在图1的数字PFD中的检测单元的示例性实施例的框图。检测单元110可包括第三触发器112和第四触发器114。第三触发器112可基于参考信号FREF和复位信号RST产生参考边沿信号RES。参考边沿信号RES可响应于参考信号FREF的上升沿和下降沿中的一个而被激活，并且可响应于复位信号RST而被去活。第四触发器114可基于反馈输入信号FFEEDI和复位信号RST产生反馈边沿信号FES。反馈边沿信号FES可响应于反馈输入信号FFEEDI的上升沿和下降沿中的一个而被激活，并且可响应于复位信号RST而被去活。第三触发器112和第四触发器114可以分别是D触发器。第三触发器112可包括数据输入端，第四触发器114可包括数据输入端。在示例性实施例中，第三触发器112的数据输入端和第四触发器114的数据输入端可接收电源电压。在另一示例性实施例中，第三触发器112的数据输入端和第四触发器114的数据输入端可接收地电压。第三触发器112可包括接收参考信号FREF的时钟输入端、接收复位信号RST的复位输入端以及输出参考边沿信号RES的输出端。第四触发器114可包括接收反馈输入信号FFEEDI的时钟输入端、接收复位信号RST的复位输入端以及输出反馈边沿信号FES的输出端。虽然在图3中未示出，但是第三触发器112还可包括输出参考边沿信号RES的反相信号的反相输出端，并且第四触发器114还可包括输出反馈边沿信号FES的反相信号的反相输出端。图4是示出包括在图1的数字PFD中的复位单元的示例的框图。复位单元130可包括对参考边沿信号RES、反馈边沿信号FES和检测使能信号PDEN执行逻辑操作以产生复位信号RST的至少一个逻辑元件。例如，复位单元130可包括与非门132、136和反相器134a、134b、138。第一与非门132可对参考边沿信号RES和反馈边沿信号FES执行与非操作。第一反相器13和第二反相器134b可具有交叉连接的输入和输出，并可基于第一与非门132的输出信号产生内部信号IS。第二与非门136可对内部信号IS和检测使能信号PDEN执行与非操作。第三反相器138可将第二与非门136的输出信号反相以产生复位信号RST。图5和图6是用于描述图1的数字PFD的操作的示图。图5是示出当反馈输入信号FFEEDI的相位滞后参考信号FREF的相位时数字PFD100的操作的时序图。图6是示出当反馈输入信号FFEEDI的相位领先参考信号FREF的相位时数字PFD100的操作的时序图。在图5和图6中，数字PFD100响应于信号FREF、FFEEDI、RES、FES、RST的上升沿进行操作，通过从逻辑低电平转变为逻辑高电平来激活信号RES、FES、RST、PCSl、PCS2。由于第一相位比较信号PCS1和第二相位比较信号PCS2与第一比较信号CSl和第二比较信号CS2实质上相同，故未在图5和图6中示出第一比较信号15CSl和第二比较信号CS2。以下，将参照图1、图5和图6详细描述数字PFD100的操作。参照图1和图5，在时间tl，参考信号FREF从逻辑低电平转变为逻辑高电平。由检测单元110响应于参考信号FREF的上升沿来激活参考边沿信号RES。在时间t2，反馈输入信号FFEEDI从逻辑低电平转变为逻辑高电平。由检测单元110响应于反馈输入信号FFEEDI的上升沿来激活反馈边沿信号FES。在时间tl，由相位比较单元120响应于参考边沿信号RES的上升沿和反馈边沿信号FES的逻辑电平来确定第二相位比较信号PCS2的逻辑电平。反馈边沿信号FES在时间tl具有逻辑低电平，从而第二相位比较信号PCS2保持在逻辑低电平。在时间t2，由相位比较单元120响应于反馈边沿信号FES的上升沿和参考边沿信号RES的逻辑电平来确定第一相位比较信号PCSl的逻辑电平。参考边沿信号RES在时间t2具有逻辑高电平，从而第一相位比较信号PCSl从逻辑低电平转变为逻辑高电平。第一相位比较信号PCSl被激活，第二相位比较信号PCS2被去活，从而相位比较信号PCS1、PCS2指示反馈输入信号FFEEDI的相位滞后参考信号FREF的相位。复位信号RST响应于参考边沿信号RES和反馈边沿信号FES被异步激活。例如，参考边沿信号RES和反馈边沿信号FES两者在时间t2具有逻辑高电平，在从时间t2过去预定延迟时间间隔之后，由复位单元130在时间t3响应于激活的边沿信号RES、FES来激活复位信号RST。由检测单元110在时间t3响应于激活的复位信号RST来去活参考边沿信号RES和反馈边沿信号FES两者。在从时间t3过去预定延迟时间间隔之后，由复位单元130在时间t4响应于去活的边沿信号RES、FES来去活复位信号RST。参照图1和图6，在时间t5，反馈输入信号FFEEDI从逻辑低电平转变为逻辑高电平。由检测单元110响应于反馈输入信号FFEEDI的上升沿来激活反馈边沿信号FES。在时间t6，参考信号FREF从逻辑低电平转变为逻辑高电平。由检测单元110响应于参考信号FREF的上升沿来激活参考边沿信号RES。在时间t5，由相位比较单元120响应于反馈边沿信号FES的上升沿和参考边沿信号RES的逻辑电平来确定第一相位比较信号PCSl的逻辑电平。参考边沿信号RES在时间t5具有逻辑低电平，从而第一相位比较信号PCSl保持在逻辑低电平。在时间t6，由相位比较单元120响应于参考边沿信号RES的上升沿和反馈边沿信号FES的逻辑电平来确定第二相位比较信号PCS2的逻辑电平。反馈边沿信号FES在时间t6具有逻辑高电平，从而第二相位比较信号PCS2从逻辑低电平转变为逻辑高电平。第一相位比较信号PCSl被去活，第二相位比较信号PCS2被激活，从而相位比较信号PCS1、PCS2指示反馈输入信号FFEEDI的相位领先参考信号FREF的相位。参考边沿信号RES和反馈边沿信号FES两者在时间t6具有逻辑高电平，在从时间t6过去预定延迟时间间隔之后，由复位单元130在时间t7响应于激活的边沿信号RES、FES来激活复位信号RST。由检测单元110在时间t7响应于激活的复位信号RST来去活参考边沿信号RES和反馈边沿信号FES两者。在从时间t7过去预定延迟时间间隔之后，由复位单元130在时间伪响应于去活的边沿信号RES、FES来去活复位信号RST。图7是示出根据示例性实施例的数字PFD的框图。数字PFD200包括检测单元210、相位比较单元220和复位单元230，并还可包括同步单元M0。相比于图1的数字PFD100，数字PFD200还包括同步单元M0。图7中的检测单元210、相位比较单元220和复位单元230可以分别与图1中的检测单元110、相位比较单元120和复位单元130实质上相同，从而将不重复进一步的解释。同步单元240可将第一相位比较信号PCSl和第二相位比较信号PCS2与参考信号FREF和反馈输入信号FFEEDI中的一个进行同步以产生第一相位比较输出信号OPCSl和第二相位比较输出信号0PCS2。第一相位比较输出信号OPCSl可相应于第一相位比较信号PCS1，第二相位比较输出信号0PCS2可相应于第二相位比较信号PCS2。如上参照图5和图6所述，确定第一相位比较信号PCSl的逻辑电平的时间点可以与确定第二相位比较信号PCS2的逻辑电平的时间点不同。换句话说，第一相位比较信号PCSl和第二相位比较信号PCS2可以彼此不同步。根据其它示例性实施例的数字PFD200可产生指示反馈输入信号FFEEDI与参考信号FREF之间的相位差和频率差的第一相位比较输出信号OPCSl和第二相位比较输出信号0PCS2。第一相位比较输出信号OPCSl和第二相位比较输出信号0PCS2可以与参考信号FREF的边沿或反馈输入信号FFEEDI的边沿同步。因此，数字PFD200可具有相对的高操作可靠性和高操作稳定性。图8是示出包括在图7的数字PFD中的同步单元的示例的框图。同步单元240可包括第五触发器242和第六触发器M4。第五触发器242可具有接收第一相位比较信号PCSl的数据输入端和接收反馈输入信号FFEEDI的时钟输入端，并可基于第一相位比较信号PCSl和反馈输入信号FFEEDI产生第一相位比较输出信号0PCS1。例如，第五触发器242可基于反馈输入信号FFEEDI对第一相位比较信号PCSl进行采样，以产生第一相位比较输出信号0PCS1。第六触发器244可具有接收第二相位比较信号PCS2的数据输入端和接收反馈输入信号FFEEDI的时钟输入端，并可基于第二相位比较信号PCS2和反馈输入信号FFEEDI产生第二相位比较输出信号0PCS2。例如，第六触发器244可基于反馈输入信号FFEEDI对第二相位比较信号PCS2进行采样，以产生第二相位比较输出信号0PCS2。第五触发器242和第六触发器244可以是分别是D触发器。第五触发器242可包括接收检测使能信号PDEN的复位输入端和输出第一相位比较输出信号OPCSl的输出端。第六触发器244可包括接收检测使能信号PDEN的复位输入端和输出第二相位比较输出信号0PCS2的输出端。第一相位比较输出信号OPCSl和第二相位比较输出信号0PCS2可以与反馈输入信号FFEEDI的上升沿或下降沿同步。虽然在图8中示出基于反馈输入信号FFEEDI执行同步操作的同步单元M0，但是同步单元240可基于参考信号FREF执行同步操作。例如，同步单元中的第五触发器和第六触发器的时钟输入端可接收取代反馈输入信号FFEEDI的参考信号FREF，从而第一相位比较输出信号OPCSl和第二相位比较输出信号0PCS2可以与参考信号FREF的上升沿或下降沿同步。图9示出根据一些示例性实施例的检测输出信号的相位和频率的方法的流程图。参照图1、图7和图9，在根据示例性实施例的方法中，通过检测参考信号FREF的边沿和反馈输入信号FFEEDI的边沿来产生参考边沿信号RES和反馈边沿信号FES(步骤S110)。例如，可通过检测参考信号FREF的上升沿或下降沿来产生参考边沿信号RES，可通过检测反馈输入信号FFEEDI的上升沿或下降沿来产生反馈边沿信号FES。参考信号FREF可相应于输入信号，反馈输入信号FFEEDI可相应于输出信号。通过响应于反馈边沿信号FES对参考边沿信号RES进行采样来产生第一相位比较信号PCSl，并通过响应于参考边沿信号RES对反馈边沿信号FES进行采样来产生第二相位比较信号PCS2(步骤S120)。第一相位比较信号PCSl和第二相位比较信号PCS2指示反馈输入信号FFEEDI的相位领先还是滞后参考信号FREF的相位。通过使用两个触发器(例如，图2中的触发器122、124)来产生第一相位比较信号PCSl和第二相位比较信号PCS2，并且第一相位比较信号PCSl和第二相位比较信号PCS2指示反馈输入信号FFEEDI的相位领先还是滞后参考信号FREF的相位。第一相位比较信号PCSl的逻辑电平可以与第二相位比较信号PCS2的逻辑电平互补。在示例性实施例中，还可基于参考边沿信号RES和反馈边沿信号FES来产生用于去活参考边沿信号RES和反馈边沿信号FES的复位信号RST。在另一示例性实施例中，还可通过将第一相位比较信号PCSl和第二相位比较信号PCS2与参考信号FREF和反馈输入信号FFEEDI中的一个进行同步来产生第一相位比较输出信号OPCSl和第二相位比较输出信号0PCS2。在根据示例性实施例的检测输出信号的相位和频率的方法中，可通过仅使用两个触发器，通过响应于反馈边沿信号FES对参考边沿信号RES进行采样和响应于参考边沿信号RES对反馈边沿信号FES进行采样(即，通过执行互同步操作)来产生第一相位比较信号PCSl和第二相位比较信号PCS2。因此，根据图9的示例性方法进行操作的数字PFD(例如，图1的数字PFD100或图7的数字PFD200)可具有相对简单的结构、高操作速度和有效性能。图10是示出根据示例性实施例的数字PFD的框图。数字PFD300包括参考信号产生单元360、相位比较信号产生单元301和增益控制单元350。参考信号产生单元360基于输入信号FIN来产生领先参考信号EFREF、参考信号FREF和滞后参考信号LFREF。图11是用于描述包括在图10的数字PFD中的参考信号产生单元的操作的示图。参照图11，参考信号产生单元360可通过延迟输入信号FIN来产生参考信号EFREF、FREF、LFREF。领先参考信号EFREF的波形和滞后参考信号LFREF的波形可以与参考信号FREF的波形实质上相同。领先参考信号EFREF的相位可领先参考信号FREF的相位大约ΔP，并且滞后参考信号LFREF的相位可滞后参考信号FREF的相位大约ΔP。例如，ΔP的值可以在大约0度到大约180度的范围内。在图11中，标号UG指示单位增益，标号HG指示大于单位增益UG的调节增益。如下参照图28的描述，包括数字PFD300的数字PLL可移动与数字PLL的输出信号相应的反馈输入信号FFEEDI的相位，以补偿参考信号FREF与输出信号之间的相位差和频率差。反馈输入信号FFEEDI的相位可根据参考信号FREF与反馈输入信号FFEEDI之间的相位差被移动单位增益UG或调节增益HG。例如，如果参考信号FREF与反馈输入信号FFEEDI之间的相位差小于预定的相位差ΔP，换句话说，如果反馈输入信号FFEEDI的边沿(例如，上升沿)在时间间隔B之内，则反馈输入信号FFEEDI的相位可被移动单位增益UG。如果参考信号FREF与反馈输入信号FFEEDI之间的相位差大于预定的相位差ΔΡ，换句话说，如果反馈输入信号FFEEDI的边沿(例如，上升沿)在时间间隔B之外的时间间隔A或时间间隔C之内，则反馈输入信号FFEEDI的相位可被移动调节增益HG。参照回图10，相位比较信号产生单元301基于参考信号FREF和反馈输入信号FFEEDI来产生参考边沿信号RES和反馈边沿信号FES，并基于参考边沿信号RES和反馈边沿信号FES来产生第一相位比较信号PCSl和第二相位比较信号PCS2。第一相位比较信号PCSl和第二相位比较信号PCS2指示反馈输入信号FFEEDI的相位领先还是滞后参考信号FREF的相位。参考边沿信号RES可响应于参考信号FREF的边沿被激活，并且反馈边沿信号FES可响应于反馈输入信号FFEEDI被激活。第一相位比较信号PCSl和第二相位比较信号PCS2的激活可彼此互补。例如，当反馈输入信号FFEEDI的相位滞后参考信号FREF的相位时，第一相位比较信号PCSl可被激活，当反馈输入信号FFEEDI的相位领先参考信号FREF的相位时，第二相位比较信号PCS2可被激活。在示例性实施例中，相位比较信号产生单元301可具有与图1的数字PFD100实质上相同的结构。图10中的检测单元310、相位比较单元320和复位单元330可以分别与图1中的检测单元110、相位比较单元120和复位单元130实质上相同，从而将不重复进一步的解释。根据一些示例性实施例，虽然在图10中未示出，但是相位比较信号产生单元301还可包括与图7中的同步单元240实质上相同的同步单元。在另一示例性实施例中，相位比较信号产生单元301可以与普通数字PFD相似。增益控制单元350基于领先参考信号EFREF、滞后参考信号LFREF、参考边沿信号RES和反馈边沿信号FES来产生高增益信号HGS。高增益信号HGS指示参考信号FREF与反馈输入信号FFEEDI之间的相位差是否大于预定相位差(例如，图11中的ΔΡ)。换句话说，高增益信号HGS指示通过使用单位增益UG还是调节增益HG来补偿反馈输入信号FFEEDI。在示例性实施例中，当参考信号FREF与反馈输入信号FFEEDI之间的相位差大于预定的相位差时，高增益信号HGS可被激活。例如，当反馈输入信号FFEEDI的相位领先于领先参考信号EFREF的相位(即，当反馈输入信号FFEEDI的边缘在图11中的时间间隔A之内时)或者反馈输入信号FFEEDI的相位滞后于滞后参考信号LFREF的相位(S卩，当反馈输入信号FFEEDI的边缘在图11中的时间间隔C之内时)时，高增益信号HGS可被激活。在示例性实施例中，相位比较信号产生单元301可基于参考边沿信号RES和反馈边沿信号FES来产生复位信号RST。增益控制单元350还可基于复位信号RST产生高增益信号HGS。在示例性实施例中，领先参考信号EFREF可包括多个第一参考信号，每个第一参考信号的相位领先参考信号FREF的相位。例如，第一个第一参考信号的相位可领先参考信号FREF的相位预定的相位，第二个第一参考信号的相位可领先第一个第一参考信号的相位预定的相位。相似地，滞后参考信号LFREF可包括多个第二参考信号，每个第二参考信号的相位滞后参考信号FREF的相位。如下参照图19、图20和图21所述，增益控制单元350可基于多个第一参考信号和第二参考信号来产生多个高增益信号，多个高增益信号精确地指示反馈输入信号FFEEDI的相位领先还是滞后参考信号FREF的相位。在包括在传统数字PLL中的传统数字PFD中，通过使用固定的反馈增益来补偿反馈输入信号。如果反馈输入信号的相位过于领先或滞后参考信号的相位，则在传统数字PFD中补偿反馈输入信号所需的时间可以相对长。因此，锁定传统数字PLL的输出信号的相位和频率所需的时间可相对长。根据其它示例性实施例的数字PFD300还基于领先参考信号EFREF、滞后参考信号LFREF、参考边沿信号RES和反馈边沿信号FES来产生高增益信号HGS，并且用于补偿反馈输入信号FFEEDI的反馈增益可基于高增益信号HGS被调节。例如，当高增益信号HGS被去活时，可通过使用单位增益UG来补偿反馈输入信号FFEEDI，当高增益信号HGS被激活时，可通过使用调节增益HG来补偿反馈输入信号FFEEDI，该调节增益HG高于单位增益W。因此，数字PFD300可以以相对减少的补偿时间来补偿反馈输入信号FFEEDI，并且包括数字PFD300的数字PLL可以以相对减少的锁定时间来锁定输出信号的相位和频率。此外，在数字PLL的这种锁定操作完成之后，包括在数字PFD300中的增益控制单元350可被停用(disable)，这处于所谓的“稳定状态”。因此，锁定包括数字PFD300的数字PLL的输出信号的相位和频率所需的时间可被有效减少，而不增加抖动噪声和/或相位噪声。图12是示出包括在图10的数字PFD中的参考信号产生单元的示例的框图。参考信号产生单元360a可包括级联的三个延迟元件DC，并可通过分别延迟输入信号FIN、领先参考信号EFREF和参考信号FREF来顺序产生领先参考信号EFREF、参考信号FREF和滞后参考信号LFREF。例如，第一延迟元件可将输入信号FIN延迟预定的相位(例如，ΔP)以产生领先参考信号EFREF，第二延迟元件可将领先参考信号EFREF延迟预定的相位以产生参考信号FREF，第三延迟元件可将参考信号FREF延迟预定的相位以产生滞后参考信号LFREF。虽然在图12中未示出，但参考信号产生单元可包括两个延迟元件。例如，参考信号产生单元可输出输入信号FIN作为领先参考信号EFREF，可通过延迟领先参考信号EFREF来产生参考信号FREF，并可通过延迟参考信号FREF来产生滞后参考信号LFREF。图13是示出包括在图10的数字PFD中的增益控制单元的示例的框图。增益控制单元350a可包括领先检测单元352、滞后检测单元3M和高增益信号产生单元356。领先检测单元352可基于领先参考信号EFREF、参考边沿信号RES和反馈边沿信号FES来产生高领先信号HLEAD。高领先信号HLEAD可指示反馈输入信号FFEEDI的相位是否领先于领先参考信号EFREF的相位。当反馈输入信号FFEEDI的相位领先于领先参考信号EFREF的相位时，高领先信号HLEAD可被激活。滞后检测单元3M可基于滞后参考信号LFREF、参考边沿信号RES和反馈边沿信号FES来产生高滞后信号HLAG。高滞后信号HLAG可指示反馈输入信号FFEEDI的相位是否滞后于滞后参考信号LFREF的相位。当反馈输入信号FFEEDI的相位滞后于滞后参考信号LFREF的相位，高滞后信号HLAG可被激活。领先检测单元352和滞后检测单元3M还可接收复位信号RST。高增益信号产生单元356可基于高领先信号HLEAD和高滞后信号HLAG来产生高增益信号HGS。在示例性实施例中，高增益信号产生单元356可包括对高领先信号HLEAD和高滞后信号HLAG执行逻辑操作的至少一个逻辑元件。图14是示出图13的增益控制单元的详细示例的框图。增益控制单元350a可包括领先检测单元352、滞后检测单元3M和高增益信号产生单元356。领先检测单元352可包括领先检测块3521、逻辑操作块3522和领先输出块3523。领先检测块3521可检测领先参考信号EFREF的边沿以产生领先边沿信号EES。领先边沿信号EES可响应于领先参考信号EFREF的上升沿或下降沿被激活，并可响应于复位信号RST被去活。领先检测块3521可包括第一触发器FFLEl。第一触发器FFLEl可具有接收电源电压的数据输入端、接收领先参考信号EFREF的时钟输入端、接收复位信号RST的复位输入端、输出领先边沿信号EES的输出端以及输出领先边沿信号EES的反相信号EESb的反向输出端。第一触发器FFLEl可以是D触发器。逻辑操作块3522可对领先边沿信号EES的反相信号EESb、参考边沿信号RES的反相信号RESb和反馈边沿信号FES执行逻辑操作以产生领先信号VE。在示例性实施例中，逻辑操作块3522可包括与门ANDLE。与门ANDLE可对领先边沿信号EES的反相信号EESb、参考边沿信号RES的反相信号RESb和反馈边沿信号FES执行与操作以产生领先信号VE。在这种情况下，当反馈边沿信号FES被激活并且领先边沿信号EES和参考边沿信号RES被去活时，领先信号VE可被激活。可从图3的检测单元110中的第三触发器112的反相输出端(未示出)提供参考边沿信号RES的反相信号RESb，或者可通过将来自第三触发器112的输出端的参考边沿信号RES反相来提供参考边沿信号RES的反相信号RESb。领先输出块3523可使领先信号VE与领先边沿信号EES同步以产生高领先信号HLEAD。例如，当领先边沿信号EES被激活时，领先输出块3523可基于领先边沿信号EES对领先信号VE的逻辑电平进行采样以产生高领先信号HLEAD，从而高领先信号HLEAD的逻辑电平可以在领先边沿信号EES的激活时间点与领先信号VE的逻辑电平相应。领先输出块3523可包括第二触发器FFLE2。第二触发器FFLE2可具有接收领先信号VE的数据输入端、接收领先边沿信号EES的时钟输入端、接收检测使能信号PDEN的复位输入端以及输出高领先信号HLEAD的输出端。第二触发器FFLE2可以是D触发器。滞后检测单元3M可包括滞后检测块3541、逻辑操作块3542和滞后输出块3543。滞后检测单元3M可具有与领先检测单元352实质上相同的结构。滞后检测块3541可检测滞后参考信号LFREF的边沿以产生滞后边沿信号LES。滞后边沿信号LES可响应于滞后参考信号LFREF的上升沿或下降沿被激活，并可响应于复位信号RST被去活。滞后检测块3541可包括第三触发器FFLA1。逻辑操作块3542可对滞后边沿信号LES的反相信号LESb、参考边沿信号RES和反馈边沿信号FES的反相信号FESb执行逻辑操作以产生滞后信号VL。在示例性实施例中，逻辑操作块3542可包括与门ANDLA。与门ANDLA可对滞后边沿信号LES的反相信号LESb、参考边沿信号RES和反馈边沿信号FES的反相信号FESb执行与操作以产生滞后信号VL。在这种情况下，当参考边沿信号RES被激活并且滞后边沿信号LES和反馈边沿信号FES被去活时，滞后信号VL可被激活。可从图3的检测单元110中的第四触发器114的反相输出端(未示出)提供反馈边沿信号FES的反相信号FESb，或者可通过将来自第四触发器114的输出端的反馈边沿信号FES反相来提供反馈边沿信号FES的反相信号FESb。滞后输出块3543可使滞后信号VL与滞后边沿信号LES同步以产生高滞后信号HLAG0例如，当滞后边沿信号LES被激活时，滞后输出块3543可基于滞后边沿信号LES对滞后信号VL的逻辑电平进行采样以产生高滞后信号HLAG，从而高滞后信号HLAG的逻辑电平可以在滞后边沿信号LES的激活时间点与滞后信号VL的逻辑电平相应。滞后输出块3543可包括第四触发器FFLA2。高增益信号产生单元356可以以或门来实现。或门可对高领先信号HLEAD和高滞后信号HLAG执行或操作以产生高增益信号HGS。当高领先信号HLEAD和高滞后信号HLAG中的一个被激活时，高增益信号HGS可被激活。图15和图16是用于描述图10的数字PFD的操作的示图。图15是示出当反馈输入信号FFEEDI的相位滞后于参考信号FREF的相位时数字PFD300的操作的时序图。图16是示出当反馈输入信号FFEEDI的相位领先于参考信号FREF的相位时数字PFD300的操作的时序图。在图15和图16中，数字PFD300响应于信号FREF,LFREF,EFREF,FFEEDI、RES、FES、LES,EES、RST来进行操作，并且信号RES、FES、LES,EES、RST,VL、VE、HLAG、HLEAD通过从逻辑低电平转变到逻辑高电平而被激活。以下，将参照图10、图14、图15和图16详细描述数字PFD300的操作。参照图10、图14和图15，在时间ta，参考信号FREF从逻辑低电平转变到逻辑高电平。由检测单元310响应于参考信号FREF的上升沿来激活参考边沿信号RES。在时间tb，滞后参考信号LFREF从逻辑低电平转变到逻辑高电平。由滞后检测块3541响应于滞后参考信号LFREF的上升沿来激活滞后边沿信号LES。在时间tc，反馈输入信号FFEEDI从逻辑低电平转变到逻辑高电平。由检测单元310响应于反馈输入信号FFEEDI的上升沿来激活反馈边沿信号FES。也就是说，参考信号FREF的第一周期开始于时间ta，滞后参考信号LFREF的第一周期开始于时间tb，反馈输入信号FFEEDI的第一周期开始于时间tc。在时间ta，参考边沿信号RES被激活，滞后边沿信号LES和反馈边沿信号FES被去活，由逻辑操作块3542激活滞后信号VL。在时间tb，滞后边沿信号LES被激活，由逻辑操作块3542去活滞后信号VL。此外，由滞后输出块3543响应于滞后边沿信号LES的上升沿和滞后信号VL的逻辑电平来确定高滞后信号HLAG的逻辑电平。滞后信号VL具有逻辑高电平，从而高滞后信号HLAG从逻辑低电平转变到逻辑高电平。高滞后信号HLAG指示反馈输入信号FFEEDI的相位滞后于滞后参考信号LFREF的相位。复位信号RST响应于参考边沿信号RES和反馈边沿信号FES被异步激活。例如，参考边沿信号RES和反馈边沿信号FES两者在时间tc具有逻辑高电平，在从时间tc过去了预定的延迟时间间隔之后，由复位单元330在时间td响应于激活的边沿信号RES和FES来激活复位信号RST。参考边沿信号RES和反馈边沿信号FES两者在时间td响应于激活的复位信号RST被去活。滞后边沿信号LES在时间td响应于激活的复位信号RST被去活。在从时间td过去了预定的延迟时间间隔之后，由复位单元330在时间te响应于去活的边沿信号RES和FES来去活复位信号RST。在时间tf，参考边沿信号RES被激活。在时间tg，反馈边沿信号FES被激活。在时间ti，滞后边沿信号LES被激活。也就是说，参考信号FREF的第二周期开始于时间tf，反馈输入信号FFEEDI的第二周期开始于时间tg，并且滞后参考信号LFREF的第二周期开始于时间ti。在信号FREF、LFREF、FFEEDI的第一周期期间，高增益信号HGS基于激活的高滞后信号HLAG被激活，如下参照图27、图观和图四所述，反馈输入信号FFEEDI的相位可基于激活的高增益信号HGS被补偿为大的度数。因此，第二周期中的数字PFD300可以与第一周期中的数字PFD300不同地进行操作。在时间tf，参考边沿信号RES被激活，滞后边沿信号LES和反馈边沿信号FES被去活，从而滞后信号VL被激活。在时间tg，反馈边沿信号FES被激活，滞后信号VL被去活。在从时间tg过去预定的延迟时间间隔之后，在时间th，复位信号RST响应于激活的边沿信号RES、FES被异步激活。参考边沿信号RES和反馈边沿信号FES两者响应于激活的复位22信号RST被去活。滞后边沿信号LES保持在逻辑低电平。在从时间th过去预定的延迟时间间隔之后，在时间ti，复位信号RST响应于去活的边沿信号RES、FES被去活。此外，高滞后信号HLAG的逻辑电平响应于滞后边沿信号LES的上升沿和滞后信号VL的逻辑电平被确定。滞后信号VL具有逻辑低电平，从而高滞后信号HLAG从逻辑高电平转变到逻辑低电平。高滞后信号HLAG指示反馈输入信号FFEEDI的相位不滞后于滞后参考信号LFREF的相位。在示例性实施例中，当反馈输入信号FFEEDI的相位滞后于滞后参考信号LFREF的相位时，参考边沿信号RES、反馈边沿信号FES和滞后边沿信号LES的逻辑电平可具有预定序列的组合。例如，在图15中的第一周期(例如，从时间ta到时间tf)期间，信号RES、FES,LES的逻辑电平可以以例如000(例如，在时间ta之前),100(例如，从时间ta到时间tb)、101(例如，从时间tb到时间tc)、111(例如，从时间tc到时间td)和000(例如，从时间td到时间te)的顺序改变。在第一周期期间和第二周期期间，反馈输入信号FFEEDI的相位滞后于参考信号FREF的相位。因此，虽然在图15中未示出，但是第一相位比较信号PCSl在时间tc(S卩，在反馈边沿信号FES的上升沿)从逻辑低电平转变到逻辑高电平，第二相位比较信号PCS2保持在逻辑低电平，如上面参照图5所述。参照图10、图14和图16，在时间tk，反馈输入信号FFEEDI从逻辑低电平转变到逻辑高电平，反馈边沿信号FES被激活。在时间tl，领先参考信号EFREF从逻辑低电平转变到逻辑高电平，领先边沿信号EES被激活。在时间tm，参考信号FREF从逻辑低电平转变到逻辑高电平，参考边沿信号RES被激活。也就是说，反馈输入信号FFEEDI的第三周期开始于时间tk，领先参考信号EFREF的第三周期开始于时间tl，参考信号FREF的第三周期开始于时间tm。在时间tk，反馈边沿信号FES被激活，领先边沿信号EES和参考边沿信号RES被去活，并由逻辑操作块3522激活领先信号VE。在时间tl，领先边沿信号EES被激活，并由逻辑操作块3522去活领先信号VE。此外，由领先输出块3523响应于领先边沿信号EES的上升沿和领先信号VE的逻辑电平来确定高领先信号HLEAD的逻辑电平。领先信号VE具有逻辑高电平，从而高领先信号HLEAD从逻辑低电平转变到逻辑高电平。高领先信号HLEAD指示反馈输入信号FFEEDI的相位领先于领先参考信号EFREF的相位。参考边沿信号RES和反馈边沿信号FES两者在时间tm具有逻辑高电平，在从时间tm过去预定延迟时间间隔之后，在时间tn，由复位单元330响应于激活的边沿信号RES、FES将复位信号RST异步激活。在时间tn，参考边沿信号RES和反馈边沿信号FES两者响应于激活的复位信号RST被去活。领先边沿信号EES在时间tn响应于激活的复位信号RST被去活。在从时间tn过去预定延迟时间间隔之后，在时间to，由复位单元330响应于去活的边沿信号RES、FES将复位信号RST去活。在时间tp，领先边沿信号EES被激活。在时间tq，反馈边沿信号FES被激活。在时间tr，参考边沿信号RES被激活。也就是说，领先参考信号EFREF的第四周期开始于时间tp，反馈输入信号FFEEDI的第四周期开始于时间tq，参考信号FREF的第四周期开始于时间tr。如上所述，反馈输入信号FFEEDI的相位基于激活的高领先信号HLEAD(S卩，激活的高增益信号HGS)被补偿为大的度数，从而第四周期中的数字PFD300可以与第三周期中的数字PFD300不同地进行操作。在时间tp，高领先信号HLEAD的逻辑电平响应于领先边沿信号EES的上升沿和领先信号VE的逻辑电平被确定。领先信号VE具有逻辑低电平，从而高领先信号HLEAD从逻辑高电平转变到逻辑低电平。高领先信号HLEAD指示反馈输入信号FFEEDI的相位不领先于领先参考信号EFREF的相位。在时间ts，在从时间tr过去预定延迟时间间隔之后，复位信号RST响应于激活的边沿信号RES、FES被异步激活。参考边沿信号RES、反馈边沿信号FES和领先边沿信号EES响应于激活的复位信号RST被去活。在时间tt，在从时间ts过去预定延迟时间间隔之后，复位信号RST响应于去活的边沿信号RES、FES被去活。在示例性实施例中，当反馈输入信号FFEEDI的相位领先于领先参考信号EFREF的相位时，领先边沿信号EES、参考边沿信号RES和反馈边沿信号FES的逻辑电平可具有预定序列的组合。例如，在图16中的第三周期(例如，从时间tk到时间to)期间，信号EES、RES,FES的逻辑电平可以以例如000(例如，在时间tk之前),001(例如，从时间tk到时间tl)、101(例如，从时间tl到时间tm)、111(例如，从时间tm到时间tn)和000(例如，从时间tn到时间to)的顺序改变。在第三周期期间和第四周期期间，反馈输入信号FFEEDI的相位领先于参考信号FREF的相位。因此，虽然在图16中未示出，但是第二相位比较信号PCS2在时间tm(S卩，在参考边沿信号RES的上升沿)从逻辑低电平转变到逻辑高电平，第一相位比较信号PCSl保持在逻辑低电平，如上面参照图6所述。图17是示出包括在图10的数字PFD中的增益控制单元的示例性实施例的框图。增益控制单元350b可包括领先检测单元352、滞后检测单元3M和高增益信号产生单元356，并还可包括增益同步单元358。与图13的增益控制单元350a相比，增益控制单元350b还可包括增益同步单元358。图17中的领先检测单元352、滞后检测单元邪4和高增益信号产生单元356可以分别与图13中的领先检测单元352、滞后检测单元3M和高增益信号产生单元356实质上相同，从而将不重复进一步的解释。增益同步单元358可将高增益信号HGS与参考信号FREF和反馈输入信号FFEEDI中的一个进行同步，以产生高增益输出信号0HGS。例如，高增益输出信号OHGS可以与参考信号FREF的上升沿或下降沿同步，或者与反馈输入信号FFEEDI的上升沿或下降沿同步。根据另一示例性实施例的数字PFD300可产生指示参考信号FREF与反馈输入信号FFEEDI之间的相位差是否大于预定的相位差的高增益输出信号0HGS。高增益输出信号OHGS可以与参考信号FREF的边沿或反馈输入信号FFEEDI的边沿同步。因此，数字PFD300可有效地补偿反馈输入信号FFEEDI，并可具有相对的高操作可靠性和高操作稳定性。图18是示出包括在图17的增益控制单元中的增益同步单元的示例的框图。增益同步单元358可以是触发器。触发器可具有接收高增益信号HGS的数据输入端、接收反馈输入信号FFEEDI的时钟输入端、接收检测使能信号PDEN的复位输入端和输出高增益输出信号OHGS的输出端。增益同步单元358可基于反馈输入信号FFEEDI对高增益信号HGS进行采样，以产生高增益输出信号0HGS。虽然在图18中示出基于反馈输入信号FFEEDI执行同步操作的增益同步单元358，但是增益同步单元可基于参考信号FREF执行同步操作。例如，增益同步单元中的触发器的时钟输入端可接收参考信号FREF而不是反馈输入信号FFEEDI，从而高增益输出信号OHGS可以与参考信号FREF的上升沿或下降沿同步。图19是用于描述包括在图10的数字PFD中的参考信号产生单元360的操作的示图。参考信号产生单元360可通过延迟输入信号FIN来产生参考信号EFREFl、EFREF2.....EFREFn,FREF,LFREF1、LFREF2、...、LFREi^n。领先参考信号可包括第一到第η领先参考信号EFREFl.....EFREi^n，其中η是等于或大于2的自然数。每个领先参考信号EFREFl.....EFREFn的相位可领先于参考信号FREF的相位。滞后参考信号可包括第一到第η滞后参考信号LFREFl.....LFREi^n。每个滞后参考信号LFREFl.....LFREFn的相位可滞后于参考信号FREF的相位。每个领先参考信号EFREFl.....EFREFn的波形和每个滞后参考信号LFREFl.....LFREFn的波形可以与参考信号FREF的波形实质上相同。在示例性实施例中，第k领先参考信号可领先于第(k-Ι)领先参考信号单位相位，其中k是等于或大于2并等于或小于η的自然数。例如，第一领先参考信号EFREFl的相位可领先于参考信号FREF的相位大约ΔΡη，第二领先参考信号EFREF2的相位可领先于第一领先参考信号EFREFl的相位大约ΔΡη。相似地，第k滞后参考信号可滞后于第(k_l)滞后参考信号单位相位。第η领先参考信号EFREi^n与参考信号FREF之间的相位差可以从大约0度到大约180度。换句话说，值(ηΧΔΡη)可以在大约0度到大约180度的范围内。图20是示出包括在图10的数字PFD中的参考信号产生单元360的另一示例的框图。参考信号产生单元360b可包括级联的多个延迟元件DC(例如，On+1)个延迟元件)，并可通过延迟输入信号FIN来顺序产生领先参考信号EFREFl.....EFREi^n、参考信号FREF和滞后参考信号LFREFl.....LFREi^n。例如，第一延迟元件可将输入信号FIN延迟预定的相位(例如，ΔΡη)以产生第η领先参考信号EFREi^n，第η延迟元件可将第二领先参考信号EFREF2延迟预定的相位以产生第一领先参考信号EFREF1，第Qn+Ι)延迟元件可将第(n_l)滞后参考信号延迟预定的相位以产生第η滞后参考信号LFREi^n。虽然在图20中未示出，但参考信号产生单元可包括2η个延迟元件。例如，参考信号产生单元可输出输入信号FIN作为第η领先参考信号EFREi^n，可通过延迟第η领先参考信号EFREi^n来产生第(η-1)领先参考信号。图21是示出包括在图10的数字PFD中的增益控制单元350的另一示例的框图。增益控制单元350c可包括第一到第η领先检测单元35h、352b.....352η、第一到第η滞后检测单元:354a、354b、.··,354η以及第一到第η高增益信号产生单元!356a、356b、.··、356n。领先检测单元35.....352η中的每一个可基于第一到第η领先参考信号EFREFl、EFREF2、...、EFREFn中的相应一个、参考边沿信号RES和反馈边沿信号FES来产生第一到第η高领先信号HLEAD1、HLEAD2.....HLEADn的每一个。高领先信号HLEADl.....HLEADn的每一个可指示反馈输入信号FFEEDI的相位是否领先于领先参考信号EFREFl.....EFREFn中的相应一个的相位。例如，第一领先检测单元35可基于第一领先参考信号EFREF1、参考边沿信号RES和反馈边沿信号FES来产生第一高领先信号HLEADl0第一高领先信号HLEADl可指示反馈输入信号FFEEDI的相位是否领先于第一领先参考信号EFREFl。滞后检测单元35.....35中的每一个可基于第一到第η滞后参考信号LFREF1、LFREF2、...,LFREFn中的相应一个、参考边沿信号RES和反馈边沿信号FES来产生第一到第η高滞后信号HLAGl、HLAG2.....HLAGn中的相应一个。高滞后信号HLAGl.....HLAGn的每一个可指示反馈输入信号FFEEDI的相位是否滞后于滞后参考信号LFREFl.....LFREi^n中的相应一个的相位。例如，第一滞后检测单元35可基于第一滞后参考信号LFREF1、参考边沿信号RES和反馈边沿信号FES来产生第一高滞后信号HLAG1。第一高滞后信号HLAGl可指示反馈输入信号FFEEDI的相位是否滞后于第一滞后参考信号LFREFl。高增益信号产生单元356a.....356η的每个可基于第一到第η高领先信号HLEADU...,HLEADn中的相应一个和第一到第η高滞后信号HLAG1、...,HLAGn中的相应一个来产生第一到第η高增益信号HGS1、HGS2.....HGSn中的相应一个。例如，第一高增益信号产生单元356a可基于第一高领先信号HLEADl和第一高滞后信号HLAGl来产生第一高增益信号HGSl。第一到第η高增益信号HGSl.....HGSn的每一个在参考信号FREF与反馈输入信号FFEEDI之间的相位差大于预定的相位差中的相应一个时可被激活。例如，如果参考信号FREF与反馈输入信号FFEEDI之间的相位差大于大约ΔΡη，换句话说，如果反馈输入信号FFEEDI的相位领先于第一领先参考信号EFREFl的相位或滞后于第一滞后参考信号LFREFl的相位，则第一高增益信号HGSl可被激活。如果参考信号FREF与反馈输入信号FFEEDI之间的相位差大于大约OXΔPn)，换句话说，如果反馈输入信号FFEEDI的相位领先于第二领先参考信号EFREF2的相位或滞后于第二滞后参考信号LFREF2的相位，则第二高增益信号HGS2可被激活。在示例性实施例中，领先检测单元35.....352η的每一个可具有与图14中的领先检测单元352实质上相同的结构，滞后检测单元35.....354η的每一个可具有与图14中的滞后检测单元354实质上相同的结构，高增益信号产生单元356a.....356η的每一个可具有与图14中的高增益信号产生单元356实质上相同的结构。在根据另一示例性实施例的数字PFD300中，增益控制单元350c可产生多个高增益信号HGSl.....HGSn,所述多个高增益信号HGSl.....HGSn的每一个精确地指示反馈输入信号FFEEDI的相位领先还是滞后参考信号FREF的相位。因此，PFD300可以以相对减少的补偿时间来补偿反馈输入信号FFEEDI，并且包括数字PFD300的数字PLL可以以相对减少的锁定时间来锁定输出信号的相位和频率。图22是示出根据示例性实施例的检测输出信号的相位和频率的方法的流程图。参照图10、图13、图17和图22，在该方法中，通过检测参考信号FREF的边沿和反馈输入信号FFEEDI的边沿来产生参考边沿信号RES和反馈边沿信号FES(步骤S210)。通过响应于反馈边沿信号FES对参考边沿信号RES进行采样来产生第一相位比较信号PCSl，通过响应于参考边沿信号RES对反馈边沿信号FES进行采样来产生第二相位比较信号PCS2(步骤S220)。步骤S210和S220可以分别与图9中的步骤SllO和S120实质上相同。基于领先参考信号EFREF、滞后参考信号LFREF、参考边沿信号RES和反馈边沿信号FES来产生高增益信号HGS(步骤S230)。高增益信号HGS指示参考信号FREF与反馈输入信号FFEEDI之间的相位差是否大于预定的相位差。在示例性实施例中，还可基于输入信号FIN来产生领先参考信号EFREF、参考信号FREF和滞后参考信号LFREF。在另一示例性实施例中，还可通过将高增益信号HGS与参考信号FREF和反馈输入信号FFEEDI中的一个进行同步来产生高增益输出信号0HGS。在根据其他示例性实施例的检测输出信号的相位和频率的方法中，基于领先参考信号EFREF和滞后参考信号LFREF来产生用于控制反馈输入信号FFEEDI的补偿程度的高增益信号HGS。因此，根据其他示例性实施例的由图22的方法操作的数字PFD(例如，图10的数字PFD300)可具有相对减少的补偿时间、简单结构、高操作速度和有效性能。图23是示出根据示例性实施例的数字PFD的框图。参照图23，数字PFD400包括参考信号产生单元460、相位比较信号产生单元401和增益控制单元450，并还可包括增益选择单元470。与图10的数字PFD300相比，数字PFD400还可包括增益选择单元470。图23中的参考信号产生单元460、相位比较信号产生单元401和增益控制单元450可以分别与图10中的参考信号产生单元360、相位比较信号产生单元301和增益控制单元350实质上相同，从而将不重复进一步的解释。增益选择单元470可基于高增益信号HGS，并基于第一相位比较信号PCSl和第二相位比较信号PCS2中的一个来产生选择增益信号SGS。选择增益信号SGS可以是与参考信号FREF和反馈输入信号FFEEDI之间的相位差相应的数字值。在示例性实施例中，当高增益信号HGS被去活时，选择增益信号SGS可具有第一数字值，当高增益信号HGS被激活时，选择增益信号SGS可具有第二数字值。第二数字值的量(magnitude)可大于第一数字值的量。第二数字值的符号(sign)可以与第一数字值的符号实质上相同。在反馈输入信号FFEEDI的相位领先于参考信号FREF的示例性实施例中，第一数字值可以与用于将反馈输入信号FFEEDI延迟第一预定相位的单位增益(例如，图11中的单位增益UG)相应。第二数字值可以与用于将反馈输入信号FFEEDI延迟第二预定相位的调节增益(例如，图11中的调节增益HG)相应。第二预定相位可以大于第一预定相位。在示例性实施例中，第二数字值的量可比第一数字值的量大预定的增益比率。例如，预定的增益比率可由等式1表示。GR:——[等式ι]UG在等式1中，GR表示预定的增益比率，UG表示当高增益信号HGS被去活时用于补偿反馈输入信号FFEEDI的第一数字值(例如，单位增益)的量，HG表示当高增益信号HGS被激活时用于补偿反馈输入信号FFEEDI的第二数字值(例如，调节增益)的量。例如，预定的增益比率的值可以在大约2到大约8的范围内。如果预定的增益比率的值小于大约2，则用于反馈输入信号FFEEDI的补偿时间不会被有效减少。如果预定的增益比率的值大于大约8，则数字PFD400不会准确执行用于反馈输入信号FFEEDI的补偿操作。图M是示出包括在图23的数字PFD中的增益选择单元470的示例的框图。增益选择单元470可以是复用器。复用器可基于第一相位比较信号PCSl和高增益信号HGS将数字值HE、LE、LL、HL中的一个输出为选择增益信号SGS。在示例性实施例中，复用器当第一相位比较信号PCSl被去活时可选择用于延迟(即，向后移动)反馈输入信号FFEEDI的相位的数字值，并当第一相位比较信号PCSl被激活时可选择用于向前移动反馈输入信号FFEEDI的相位的数字值。此外，复用器当高增益信号HGS被去活时可选择用于以相对低的增益(例如，单位增益)来补偿反馈输入信号FFEEDI的数字值，并当高增益信号HGS被激活时可选择用于以相对高的增益(例如，调节增益)来补偿反馈输入信号FFEEDI的数字值。在示例性实施例中，数字值HE、LE、LL、HL中的每一个可以与用于调节反馈输入信号FFEEDI的相位和频率的反馈增益相应。例如，第一数字值HE可以与用于以相对高的增益来延迟反馈输入信号FFEEDI的相位的第一调节增益相应。第二数字值LE可以与用于以相对低的增益来延迟反馈输入信号FFEEDI的相位的第一单位增益相应。第三数字值LL可以与用于以相对低的增益来向前移动反馈输入信号FFEEDI的相位的第二单位增益相应。第四数字值HL可以与用于以相对高的增益来向前移动反馈输入信号FFEEDI的相位的第二调节增益相应。例如，假设预定的增益比率GR被设置为大约8，则数字值HE、LE、LL、HL可分别相应于“-8”、“-1”、“+1”、“+8，，。在示例性实施例中，当第一相位比较信号PCSl被去活时，复用器可选择第一数字值HE和第二数字值LE中的一个，并当第一相位比较信号PCSl被激活时，复用器可选择第三数字值LL和第四数字值HL中的一个。此外，当高增益信号HGS被去活时，复用器可选择第二数字值LE和第三数字值LL中的一个，并当高增益信号HGS被激活时，复用器可选择第一数字值HE和第四数字值HL中的一个。例如，当第一相位比较信号PCSl和高增益信号HGS两者被激活时，复用器可选择第四数字值HL以将第四数字值HL输出为选择增益信号SGS。换句话说，假设数字值冊、1^、仏、1可分别相应于“-8”、“-1”、“+1”、“+8”，则选择增益信号SGS的符号可响应于第一相位比较信号PCSl被确定，并且选择增益信号SGS的量可响应于高增益信号HGS被确定。虽然在图M中示出了使用第一相位比较信号PCSl作为选择信号的增益选择单元470，但是增益选择单元可使用第二相位比较信号PCS2作为选择信号。虽然在图M中示出了选择四个数字值HE、LE、LL、HL中的一个作为选择增益信号SGS的增益选择单元470，但是增益选择单元可选择多个数字之中的一个作为选择增益信号。例如，如上参照图19和图21所述，高增益信号可包括第一到第η高增益信号，并且增益选择单元可基于第一相位比较信号PCSl和第二相位比较信号PCS2中的一个以及第一到第η高增益信号来选择2X(η+1)个数字值中的一个作为选择增益信号。图25是示出根据另一示例性实施例的检测输出信号的相位和频率的方法的流程图。参照图10、图13、图23和图25，在该方法中，基于输入信号FIN产生领先参考信号EFREF、参考信号FREF和滞后参考信号LFREF(步骤S215)。领先参考信号EFREF的相位可领先于参考信号FREF的相位，滞后参考信号LFREF的相位可滞后于参考信号FREF的相位。基于参考信号FREF和反馈输入信号FFEEDI产生参考边沿信号RES和反馈边沿信号FES(步骤S22Q。例如，可通过检测参考信号FREF的边沿来产生参考边沿信号RES，并且可通过检测反馈输入信号FFEEDI的边沿来产生反馈边沿信号FES。基于领先参考信号EFREF、参考边沿信号RES和反馈边沿信号FES来产生高领先信号HLEAD(步骤S235)。基于滞后参考信号LFREF、参考边沿信号RES和反馈边沿信号FES来产生高滞后信号HLAG(步骤SMQ。高领先信号HLEAD指示反馈输入信号FFEEDI的相位是否领先于领先参考信号EFREF的相位。高滞后信号HLAG指示反馈输入信号FFEEDI的相位是否滞后于滞后参考信号LFREF的相位。基于高领先信号HLEAD和高滞后信号HLAG来产生高增益信号HGS(步骤S255)。高增益信号HGS指示基于单位增益还是大于单位增益的调节增益来补偿反馈输入信号FFEEDI。在示例性实施例中，还可基于高增益信号HGS来产生选择增益信号SGS(步骤S265)。当反馈输入信号FFEEDI的相位领先于领先参考信号EFREF的相位或者滞后于滞后参考信号LFREF的相位时，可激活高增益信号HGS。当高增益信号HGS被激活时，选择增益信号SGS可相应于调节增益，当高增益信号HGS被去活时，选择增益信号SGS可相应于单位增ο在示例性实施例中，还可基于参考边沿信号RES和反馈边沿信号FES来产生第一相位比较信号PCSl和第二相位比较信号PCS2。图沈是示出根据示例性实施例的数字锁相环(PLL)的框图。数字PLL500包括数字相位频率检测器(PFD)510、数字环路滤波器(DLF)520、数控振荡器(DCO)530和分频器(divider)540。数字PFD510基于参考信号FREF和反馈输入信号FFEEDI来产生第一相位比较信号PCSl和第二相位比较信号PCS2。第一相位比较信号PCSl和第二相位比较信号PCS2指示反馈输入信号FFEEDI的相位是否领先或滞后参考信号FREF的相位。数字PFD510可以是图1的数字PFD100和图7的数字PFD200中的一个。例如，数字PFD510包括检测单元、复位单元和相位比较单元，并还可包括同步单元。如果数字PFD510可以是图7的数字PFD200，换句话说，如果数字PFD510还可包括同步单元，则第一相位比较信号PCSl和第二相位比较信号PCS2可分别相应于图7中的第一相位比较输出信号OPCSl和第二相位比较输出信号0PCS2。检测单元检测参考信号FREF的边沿和反馈输入信号FFEEDI的边沿以产生参考边沿信号和反馈边沿信号。复位单元基于参考边沿信号和反馈边沿信号来产生对检测单元进行复位的复位信号。相位比较单元包括第一触发器、第二触发器和锁存块。第一触发器具有接收反馈边沿信号的数据输入端以及接收参考边沿信号的时钟输入端，并通过响应于反馈边沿信号对参考边沿信号进行采样来产生第一比较信号。第二触发器具有接收反馈边沿信号的数据输入端以及接收参考边沿信号的时钟输入端，并通过响应于参考边沿信号对反馈边沿信号进行采样来产生第二比较信号。锁存块锁存第一比较信号和第二比较信号以产生第一相位比较信号PCSl和第二相位比较信号PCS2。DLF520基于第一相位比较信号PCSl和第二相位比较信号PCS2来产生用于调节输出信号FOUT的相位和频率的数控信号DC0N。例如，如果参考信号FREF与反馈输入信号FFEEDI之间的相位差和频率差大于阈值相位差和阈值频率差，则DLF520可将数控信号DCON提供到DCO530，并且DC0530可控制输出信号FOUT的相位和频率。在示例性实施例中，DLF520可包括复用器和累加器。复用器可基于第一相位比较信号PCSl和第二相位比较信号PCS2中的一个来来选择数字值中的一个。累加器可将选择的数字值累加以产生数控信号DC0N。DCO530基于数控信号DCON来产生输出信号FOUT。分频器MO对输出信号FOUT分频以产生反馈输入信号FFEEDI。反馈输入信号FFEEDI被提供给数字PFD510。在示例性实施例中，数字PLL500可以是全数字PLL。例如，在数字PLL500中，可使用数字逻辑实现除了DCO530之外的所有元件，从而数字PLL500可相对于工艺、电压和温度(PVT)变化而具有相对健壮的性能29根据示例性实施例的数字PLL500包括图1的数字PFD100和图7的数字PFD200中的一个。因此，数字PLL500可具有相对简单的结构和高操作速度，并可准确地锁定输出信号FOUT的相位和频率。图27是示出根据示例性实施例的调节输出信号的相位和频率的方法的流程图。参照图1、图沈和图27，在该方法中，基于参考信号和反馈输入信号FFEEDI来产生参考边沿信号RES和反馈边沿信号FES，通过响应于反馈边沿信号FES对参考边沿信号RES进行采样来产生第一相位比较信号PCS1，并通过响应于参考边沿信号RES对反馈边沿信号FES进行采样来产生第二相位比较信号PCS2(步骤S310)。步骤S310可以与图9的包括步骤SllO和S120的方法实质上相同。基于第一相位比较信号PCSl和第二相位比较信号PCS2来产生数控信号DCON(步骤S320)。数控信号DCON可用于调节输出信号FOUT的相位和频率。基于数控信号DCON来产生输出信号FOUT(步骤S330)，并通过将输出信号FOUT分频来产生反馈输入信号FFEEDI(步骤S340)。通过将参考信号FREF与反馈输入信号FFEEDI进行比较来确定输出信号FOUT的状态(步骤S350)。如果输出信号FOUT未被锁定，换句话说，如果参考信号FREF的相位和频率与反馈输入信号FFEEDI的相位和频率不同，则可重复进行步骤S310、S320、S330、S340。如果输出信号FOUT被锁定，换句话说，如果参考信号FREF的相位和频率与反馈输入信号FFEEDI的相位和频率实质上相同，则可完成图27的方法。图观是示出根据示例性实施例的数字PLL的框图。参照图沘，数字PLL600包括数字PFD610,DLF620,DCO630和分频器640。与图洸的数字PLL500相比，数字PLL600包括数字PFD610和DLF620而不是数字PFD510和DLF520。图观中的DCO630和分频器640可以分别与图沈中的DCO530和分频器540实质上相同，从而将不重复进一步的解释。数字PFD610基于输入信号FIN来产生领先参考信号EFREF、参考信号FREF和滞后参考信号LFREF，基于参考信号FREF和反馈输入信号FFEEDI来产生参考边沿信号RES和反馈边沿信号FES，基于参考边沿信号RES和反馈边沿信号FES来产生第一相位比较信号PCSl和第二相位比较信号PCS2，并基于领先参考信号EFREF、滞后参考信号LFREF、参考边沿信号RES和反馈边沿信号FES来产生高增益信号HGS。第一相位比较信号PCSl和第二相位比较信号PCS2指示反馈输入信号FFEEDI的相位是领先还是滞后参考信号FREF的相位。高增益信号HGS指示参考信号FREF与反馈输入信号FFEEDI之间的相位差是否大于预定的相位差。在示例性实施例中，数字PFD610可以是图10的数字PFD300。例如，数字PFD610可包括参考信号产生单元602、相位比较信号产生单元604和增益控制单元606。参考信号产生单元602、相位比较信号产生单元604和增益控制单元606可分别与图10中的参考信号产生单元360、相位比较信号产生单元301和增益控制单元350实质上相同，从而将不重复进一步的解释。在另一示例性实施例中，数字PFD610可以是图23的数字PFD400。例如，数字PFD610还可包括产生选择增益信号SGS的增益选择单元(未示出)。在这种情况下，数字PFD610可仅输出选择增益信号SGS。DLF620基于高增益信号HGS、第一相位比较信号PCSl和第二相位比较信号PCS2来产生用于调节输出信号FOUT的相位和频率的数控信号DC0N。在示例性实施例中，如果数字PFD610可以是图10的数字PFD300JlJDLF620可基于高增益信号HGS并基于第一相位比较信号PCSl和第二相位比较信号PCS2中的一个来选择数字值中的一个，并可对选择的数字值进行累加以产生数控信号DC0N。在这种情况中，DLF620可控制用于调节反馈输入信号FFEEDI的相位和频率的反馈增益。例如，当高增益信号HGS被激活时，DLF620可增加反馈增益(例如，选择具有相对大的量的数字值)，并可以以相对的高增益来调节反馈输入信号FFEEDI的相位和频率。在另一示例性实施例中，如果数字PFD610可以是图23的数字PFD400JlJDLF620可将选择增益信号SGS进行累加以产生数控信号DC0N。如上参照图23和图M所述，选择增益信号SGS可以是数字值，并可指示反馈输入信号FFEEDI的相位被延迟还是被向前移动以及以相对的低增益还是高增益来补偿反馈输入信号FFEEDI的相位。根据另一示例性实施例的数字PLL600包括图10的数字PFD300和图23的数字PFD400中的一个。因此，锁定数字PLL600的输出信号FOUT的相位和频率所需的时间可被有效减少，而不增加抖动噪声和/或相位噪声。图四是示出根据其他示例性实施例的调节输出信号的相位和频率的方法的流程图。参照图10、图观和图29，在该方法中，产生第一相位比较信号PCS1、第二相位比较信号PCS2和高增益信号HGS(步骤S410)。第一相位比较信号PCSl和第二相位比较信号PCS2指示反馈输入信号FFEEDI的相位是领先还是滞后参考信号FREF的相位。反馈输入信号FFEEDI可相应于输出信号F0UT。高增益信号HGS指示参考信号FREF与反馈输入信号FFEEDI之间的相位差是否大于预定的相位差。步骤410可以与图22的包括步骤S210、S220和S230的方法实质上相同。基于第一相位比较信号PCS1、第二相位比较信号PCS2和高增益信号HGS来产生数控信号DCON(步骤S420)。例如，基于第一相位比较信号PCSl和第二相位比较信号PCS2中的一个并基于高增益信号HGS来选择数字值中的一个，并基于选择的数字值来产生数控信号DC0N。可基于第一相位比较信号PCSl和第二相位比较信号PCS2中的一个来确定选择的数字值的符号，并可基于高增益信号HGS来确定选择的数字值的量。基于数控信号DCON来产生输出信号FOUT(步骤S430)，并通过将输出信号FOUT分频来产生反馈输入信号FFEEDI(步骤S440)。通过将参考信号FREF与反馈输入信号FFEEDI进行比较来确定输出信号FOUT的状态(步骤S450)。如果输出信号FOUT未被锁定，则可重复进行步骤S410、S420、S430、S440。如果输出信号FOUT被锁定，则可完成图四的方法。图30是示出根据示例性实施例的数字PLL的框图。数字PLL700包括数字PFD710、DLF720、DCO730和分频器740，并还可包括自动频率控制器(AFC)750。与图沘的数字PLL600相比，数字PLL700包括DCO730而不是DC0630，并还可包括AFC750。图30中的包括参考信号产生单元702、相位比较信号产生单元704和增益控制单元706的数字PFD710、DLF720和分频器740可以分别与图28中的包括参考信号产生单元602、相位比较信号产生单元604和增益控制单元606的数字PFD610,DLF620和分频器640实质上相同，从而将不重复进一步的解释。AFC750可基于参考信号FREF和反馈输入信号FFEEDI来产生调节输出信号FOUT的初始频率的自动数控信号DC0NA。在示例性实施例中，AFC750可包括计数器和比较器。计数器可对参考信号FREF和反馈输入信号FFEEDI的脉冲的数量进行计数。比较器可将对参考信号FREF的计数结果与对反馈输入信号FFEEDI的计数结果进行比较。在示例性实施例中，可以以用于控制比较操作的动态二元分支方案来实现AFC750。DCO730可基于自动数控信号DCONA和数控信号DCON来产生输出信号F0UT。例如，数字PLL700可在两种模式(S卩，粗略模式和精细模式)中择一地进行操作。在粗略模式中，数字PLL700可粗调输出信号FOUT的相位和频率，并可基于自动数控信号DCONA来产生输出信号F0UT。在精细模式中，数字PLL700可细调输出信号FOUT的相位和频率，并可基于数控信号DCON来产生输出信号F0UT。根据另一示例性实施例的数字PLL700包括图10的数字PFD300和图23的数字PFD400中的一个。因此，锁定数字PLL700的输出信号FOUT的相位和频率所需的时间可被有效减少，而不增加抖动噪声和/或相位噪声。此外，数字PLL700还可包括AFC750，从而相比于数字PLL600的锁定时间，可进一步减少数字PLL700的锁定时间。图31是用于描述根据一些示例性实施例的数字PLL的操作的示图。图31是示出根据数字PLL的操作的输出信号的频率变化的曲线图。在图31中，CASEA指示传统数字PLL的输出信号，CASEB指示图28的数字PLL600的输出信号FOUT，CASEC指示图30的数字PLL700的输出信号FOUT。参照图31，传统数字PLL可在所有时间间隔期间具有固定的反馈增益(例如，单位增益)。在频率捕捉时间段期间(从时间TO到时间TAl)，传统数字PLL通过使用单位增益(例如，“1”)来增加输出信号的频率。在相位捕捉时间段期间(从时间TAl到时间TA2)，传统数字PLL通过使用单位增益(例如，“1”)来增加或降低输出信号的频率。在相位锁定时间段期间(在时间TA2之后)，传统数字PLL锁定输出信号的频率。如果输出信号的初始频率FINIT过于低于(或高于)目标频率FTGT，则传统数字PLL可具有输出信号的相对长的锁定时间。参照图观和图31，数字PLL600可根据目标频率FTGT(即，参考信号FREF)与输出信号F0UT(即，反馈输入信号FFEEDI)之间的频率差(即，相位差)而具有可变的反馈增益。在频率捕捉时间段期间(从时间TO到时间TBI)，数字PLL600通过使用调节增益(例如，“η”)来增加输出信号FOUT的频率。调节增益(例如，“η”)高于单位增益(例如，“1”)。如上参照图23所述，值η在大约2到大约8的范围内。在相位捕捉时间段的第一时间段期间(从时间TB1到时间ΤΒ2)，数字PLL600通过使用调节增益(例如，“n”)来降低输出信号FOUT的频率。在相位捕捉时间段的第二时间段期间(从时间ΤΒ2到时间ΤΒ3)，数字PLL600通过使用单位增益(例如，“1”)来增加或降低输出信号FOUT的频率。在相位锁定时间段期间(在时间ΤΒ3之后)，数字PLL600锁定输出信号FOUT的频率。在示例性实施例中，输出信号FOUT的初始坡度角可大于输出信号FOUT的最终坡度角。例如，在频率捕捉时间段以及相位捕捉时间段的第一时间段期间，目标频率FTGT与输出信号FOUT之间的频率差可以相对大。因此，高增益信号HGS可被激活，输出信号FOUT可通过使用调节增益(例如，“η”)而被调节，并且输出信号FOUT的坡度角(即，初始坡度角)可以相对大。在相位捕捉时间段的第二时间段期间，目标频率FTGT与输出信号FOUT之间的频率差可以相对小。因此，高增益信号HGS可被去活，输出信号FOUT可通过使用单位增益(例如，“1”)而被调节，并且输出信号FOUT的坡度角(即，最终坡度角)可以相对在示例性实施例中，数字PLL600的频率捕捉时间段的时间间隔可由等式2表示。权利要求1.一种数字相位频率检测器(PFD)，包括检测单元，被配置用于检测参考信号的边沿和反馈输入信号的边沿，以产生参考边沿信号和反馈边沿信号；复位单元，被配置用于基于参考边沿信号和反馈边沿信号来产生用于对检测单元进行复位的复位信号；以及相位比较单元，被配置用于基于参考边沿信号和反馈边沿信号来产生第一相位比较信号和第二相位比较信号，所述相位比较单元包括第一触发器，具有被配置用于接收参考边沿信号的数据输入端和被配置用于接收反馈边沿信号的时钟输入端，并且第一触发器被配置用于基于参考边沿信号和反馈边沿信号来产生第一比较信号；第二触发器，具有被配置用于接收反馈边沿信号的数据输入端和被配置用于接收参考边沿信号的时钟输入端，并且第二触发器被配置用于基于参考边沿信号和反馈边沿信号来产生第二比较信号；以及锁存块，被配置用于对第一比较信号和第二比较信号进行锁存，以产生第一相位比较信号和第二相位比较信号。2.如权利要求1所述的数字PFD，其中，第一相位比较信号和第二相位比较信号的激活彼此互补，并且其中，当反馈输入信号的相位滞后于参考信号的相位时，第一相位比较信号被激活，当反馈输入信号的相位领先于参考信号的相位时，第二相位比较信号被激活。3.如权利要求2所述的数字PFD，其中，第一相位比较信号与反馈边沿信号同步，从而确定第一相位比较信号的逻辑电平在反馈边沿信号的激活时间点与参考边沿信号的逻辑电平相应，第二相位比较信号与参考边沿信号同步，从而确定第二相位比较信号的逻辑电平在参考边沿信号的激活时间点与反馈边沿信号的逻辑电平相应，以及其中，当参考边沿信号和反馈边沿信号两者被激活时激活复位信号，并在复位信号被激活之后去活参考边沿信号和反馈边沿信号。4.如权利要求1所述的数字PFD，其中，检测单元包括第三触发器，被配置用于基于参考信号和复位信号来产生参考边沿信号，参考边沿信号响应于参考信号的上升沿和下降沿中的一个而被激活，并响应于复位信号被去活；以及第四触发器，被配置用于基于反馈输入信号和复位信号来产生反馈边沿信号，反馈边沿信号响应于反馈输入信号的上升沿和下降沿中的一个而被激活，并响应于复位信号被去活。5.如权利要求1所述的数字PFD，其中，复位单元包括至少一个逻辑元件，所述至少一个逻辑元件被配置用于对参考边沿信号、反馈边沿信号和检测使能信号执行逻辑操作，以产生复位信号。6.如权利要求1所述的数字PFD，还包括同步单元，被配置用于将第一相位比较信号和第二相位比较信号与参考信号和反馈输入信号中的一个进行同步，以产生第一相位比较输出信号和第二相位比较输出信号。7.如权利要求6所述的数字PFD，其中，同步单元包括第三触发器，具有被配置用于接收第一相位比较信号的数据输入端和被配置用于接收参考信号和反馈输入信号中的一个的时钟输入端，并且第三触发器被配置用于基于参考信号和反馈输入信号中的一个以及第一相位比较信号来产生第一相位比较输出信号；以及第四触发器，具有被配置用于接收第二相位比较信号的数据输入端和被配置用于接收参考信号和反馈输入信号中的一个的时钟输入端，并且第四触发器被配置用于基于参考信号和反馈输入信号中的一个以及第二相位比较信号来产生第二相位比较输出信号。8.一种数字相位频率检测器(PFD)，包括参考信号产生单元，被配置用于基于输入信号来产生领先参考信号、参考信号和滞后参考信号；相位比较信号产生单元，被配置用于基于参考信号和反馈输入信号来产生参考边沿信号和反馈边沿信号，并被配置用于基于参考边沿信号和反馈边沿信号来产生第一相位比较信号和第二相位比较信号，第一相位比较信号和第二相位比较信号指示反馈输入信号的相位是领先还是滞后参考信号的相位；以及增益控制单元，被配置用于基于领先参考信号、滞后参考信号、参考边沿信号和反馈边沿信号来产生高增益信号，高增益信号指示参考信号与反馈输入信号之间的相位差是否大于预定的相位差。9.如权利要求8所述的数字PFD，其中，领先参考信号的相位领先于参考信号的相位，滞后参考信号的相位滞后于参考信号的相位，并且当反馈输入信号的相位领先于领先参考信号的相位或滞后于滞后参考信号的相位时激活高增益信号。10.如权利要求8所述的数字PFD，其中，增益控制单元包括领先检测单元，被配置用于基于领先参考信号、参考边沿信号和反馈边沿信号来产生高领先信号，高领先信号指示反馈输入信号的相位是否领先于领先参考信号的相位；滞后检测单元，被配置用于基于滞后参考信号、参考边沿信号和反馈边沿信号来产生高滞后信号，高滞后信号指示反馈输入信号的相位是否滞后于滞后参考信号的相位；以及高增益信号产生单元，被配置用于基于高领先信号和高滞后信号来产生高增益信号。11.如权利要求10所述的数字PFD，其中，领先检测单元包括领先检测块，被配置用于检测领先参考信号的边沿以产生领先边沿信号；逻辑操作块，被配置用对领先边沿信号、参考边沿信号和反馈边沿信号执行逻辑操作以产生领先信号；以及领先输出块，被配置用于将领先信号与领先边沿信号进行同步以产生高领先信号。12.如权利要求10所述的数字PFD，其中，滞后检测单元包括滞后检测块，被配置用于检测滞后参考信号的边沿以产生滞后边沿信号；逻辑操作块，被配置用对滞后边沿信号、参考边沿信号和反馈边沿信号执行逻辑操作以产生滞后信号；以及滞后输出块，被配置用于将滞后信号与滞后边沿信号进行同步以产生高滞后信号。13.如权利要求10所述的数字PFD，其中，增益控制单元还包括增益同步单元，被配置用于将高增益信号与参考信号和反馈输入信号中的一个进行同步，以产生高增益输出信号。14.如权利要求8所述的数字PFD，其中，领先参考信号包括第一到第η领先参考信号，其中η是等于或大于2的自然数，第k领先参考信号的相位领先于第(k-Ι)领先参考信号的相位单位相位，其中k是等于或大于2并等于或小于η的自然数，以及其中，滞后参考信号包括第一到第η滞后参考信号，第k滞后参考信号的相位滞后于第(k-Ι)滞后参考信号的相位单位相位。15.如权利要求14所述的数字PFD，其中，增益控制单元包括第一到第η领先检测单元，每个领先检测单元被配置用于基于第一到第η领先参考信号中的相应一个、参考边沿信号和反馈边沿信号来产生第一到第η高领先信号中的相应一个，每个高领先信号指示反馈输入信号的相位是否领先于第一到第η领先参考信号中的相应一个的相位；第一到第η滞后检测单元，每个滞后检测单元被配置用于基于第一到第η滞后参考信号中的相应一个、参考边沿信号和反馈边沿信号来产生第一到第η高滞后信号中的相应一个，每个高滞后信号指示反馈输入信号的相位是否滞后于第一到第η滞后参考信号中的相应一个的相位；以及第一到第η高增益信号产生单元，每个高增益信号产生单元被配置用于基于第一到第η高领先信号中的相应一个和第一到第η高滞后信号中的相应一个来产生第一到第η高增益信号中的相应一个。16.如权利要求8所述的数字PFD，其中，相位比较信号产生单元被配置用于通过检测参考信号的边沿和反馈输入信号的边沿来产生参考边沿信号和反馈边沿信号，将第一相位比较信号与反馈边沿信号进行同步从而第一相位比较信号的逻辑电平在反馈边沿信号的激活时间点与参考边沿信号的逻辑电平相应，并将第二相位比较信号与参考边沿信号进行同步从而第二相位比较信号的逻辑电平在参考边沿信号的激活时间点与反馈边沿信号的逻辑电平相应。17.如权利要求8所述的数字PFD，还包括增益选择单元，被配置用于基于高增益信号并基于第一相位比较信号和第二相位比较信号中的一个来产生选择增益信号，其中，当高增益信号被去活时，选择增益信号具有第一数字值，当高增益信号被激活时，选择增益信号具有第二数字值，第二数字值的量大于第一数字值的量。18.—种检测输出信号的相位和频率的方法，所述方法包括基于输入信号产生领先参考信号、参考信号和滞后参考信号；基于参考信号和反馈输入信号来产生参考边沿信号和反馈边沿信号；基于领先参考信号、参考边沿信号和反馈边沿信号来产生高领先信号，高领先信号指示反馈输入信号的相位是否领先于领先参考信号的相位；基于滞后参考信号、参考边沿信号和反馈边沿信号来产生高滞后信号，高滞后信号指示反馈输入信号的相位是否滞后于滞后参考信号的相位；以及基于领先参考信号、滞后参考信号、参考边沿信号和反馈边沿信号来产生高增益信号，高增益信号指示基于单位增益还是大于单位增益的调节增益来补偿反馈输入信号。19.如权利要求18所述的方法，其中，当反馈输入信号的相位领先于领先参考信号的相位或滞后于滞后参考信号的相位时激活高增益信号，并且所述方法还包括基于高增益信号来产生选择增益信号，其中，当高增益信号被激活时，选择增益信号与调节增益相应，当高增益信号被去活时，选择增益信号与单位增益相应。20.一种数字锁相环(PLL)，包括数字相位频率检测器(PFD)，被配置用于基于参考信号和反馈输入信号来产生第一相位比较信号和第二相位比较信号，第一相位比较信号和第二相位比较信号指示反馈输入信号的相位是领先还是滞后于参考信号的相位；数字环路滤波器，被配置用于基于第一相位比较信号和第二相位比较信号来产生用于调节输出信号的相位和频率的数控信号；数控振荡器，被配置用于基于数控信号来产生输出信号；以及分频器，被配置用于对输出信号进行分频以产生反馈输入信号，其中，数字PFD包括检测单元，被配置用于检测参考信号的边沿和反馈输入信号的边沿，以产生参考边沿信号和反馈边沿信号；复位单元，被配置用于基于参考边沿信号和反馈边沿信号来产生用于对检测单元进行复位的复位信号；第一触发器，具有被配置用于接收参考边沿信号的数据输入端和被配置用于接收反馈边沿信号的时钟输入端，并且第一触发器被配置用于基于参考边沿信号和反馈边沿信号来产生第一比较信号；第二触发器，具有被配置用于接收反馈边沿信号的数据输入端和被配置用于接收参考边沿信号的时钟输入端，并且第二触发器被配置用于基于参考边沿信号和反馈边沿信号来产生第二比较信号；以及锁存块，被配置用于对第一比较信号和第二比较信号进行锁存，以产生第一相位比较信号和第二相位比较信号。21.一种数字锁相环(PLL)，包括数字相位频率检测器(PFD)，被配置用于基于输入信号来产生领先参考信号、参考信号和滞后参考信号，基于参考信号和反馈输入信号来产生参考边沿信号和反馈边沿信号，基于参考边沿信号和反馈边沿信号来产生第一相位比较信号和第二相位比较信号，并基于领先参考信号、滞后参考信号、参考边沿信号和反馈边沿信号来产生高增益信号，第一相位比较信号和第二相位比较信号指示反馈输入信号的相位是领先还是滞后于参考信号的相位，高增益信号指示参考信号与反馈输入信号之间的相位差是否大于预定的相位差；数字环路滤波器，被配置用于基于高增益信号、第一相位比较信号和第二相位比较信号来产生用于调节输出信号的相位和频率的数控信号；数控振荡器(DCO)，被配置用于基于数控信号来产生输出信号；以及分频器，被配置用于对输出信号进行分频以产生反馈输入信号。22.如权利要求21所述的数字PLL，其中，输出信号的频率与时间关系的初始坡度角大于输出信号的频率与时间关系的最终坡度角。23.如权利要求21所述的数字PLL，还包括自动频率控制器，被配置用于基于参考信号和反馈输入信号来产生用于调节输出信号的初始频率的自动数控信号。24.一种用于控制数字锁相环(PLL)的数字相位频率检测器(PFD)，包括相位比较信号产生单元，被配置用于响应于PLL的参考信号和反馈信号来产生第一相位比较信号和第二相位比较信号，第一相位比较信号能够指示反馈信号的相位滞后于参考信号的相位，第二相位比较信号能够指示反馈信号的相位领先参考信号的相位；增益控制单元，被配置用于响应于领先参考信号和滞后参考信号来产生高增益信号，高增益信号指示参考信号与反馈信号之间的相位差是否大于预定的相位差；以及增益选择单元，被配置用于基于高增益信号并基于第一相位比较信号和第二相位比较信号中的一个来产生选择增益信号，其中，当高增益信号被去活时，选择增益信号具有第一数字值，当高增益信号被激活时，选择增益信号具有第二数字值，第二数字值的量大于第一数字值的量，其中，第一数字值和第二数字值被配置用于控制PLL的输出信号和反馈信号的相位和频率的调节。全文摘要提供了一种数字相位频率检测器、数字锁相环及其检测方法。所述数字相位频率检测器包括检测单元、复位单元和相位比较单元。检测单元检测参考信号的边沿和反馈输入信号的边沿以产生参考边沿信号和反馈边沿信号。复位单元基于参考边沿信号和反馈边沿信号来产生用于对检测单元进行复位的复位信号。相位比较单元基于参考边沿信号和反馈边沿信号来产生第一和第二相位比较信号。所述相位比较单元包括第一触发器，基于参考边沿信号和反馈边沿信号来产生第一比较信号；第二触发器，基于参考边沿信号和反馈边沿信号来产生第二比较信号；锁存块，对第一和第二比较信号进行锁存，以产生第一和第二相位比较信号。文档编号H03L7/18GK102594341SQ201110461899公开日2012年7月18日申请日期2011年12月30日优先权日2011年1月13日发明者朴宰琎,洪宗泌,金志炫申请人:三星电子株式会社