专利名称：一种可进行后台数字校准的流水线式模数转换器的制作方法
技术领域：
本实用新型涉及流水线式模数转换器，尤其涉及一种利用一阶与三阶误差进行后台数字校准的流水线式模数转换器。
背景技术：
流水线式模数转换器(pipelined analog-to-digital converter，以下简称流水线式ADC)是一种常使用于视频图像系统、数字用户回路、以太网收发机、或者是无线通讯系统中的重要元件；流水线式模数转换(A/D conversion，以下简称A/D转换)可以在功率、速度、集成电路芯片面积上取得不错的平衡点，故可以用来实现取样频率在百万赫兹等级的高精度ADC运算之中。如图1所示是传统流水线式ADC结构框图，模拟信号经过采样保持电路100之后， 再通过N个级电路模块200和后级模数转换电路模块300进行量化；最后将各级电路模块 200和后级模数转换电路模块300得到的量化值，通过延时及错位相加模块400，根据时间延时以及权重进行错位相加，输出最终数字信号Dout。如图2所示是传统流水线式ADC中某一个级电路模块200的单端结构框图，它由两相非交叠时钟控制在相位1内，子采样保持电路210对输入信号进行采样，子模数转换模块220对输入信号进行粗量化得到量化值D ；在相位2内，子数模转换器230将上述粗量化值D转换成对应的模拟信号，然后该模拟信号进入减法器240中与经子采样保持电路210 的输入信号相减得到量化余量，该量化余量经过余量放大器250的放大，输出给下一个级电路模块200。每一个级电路模块200都这样进行流水线工作采样一粗量化一余量放大 —输出到下一个级电路模块200 ；最后一个级电路模块200的输出送到后级模数转换模块 300中，且每一个级电路模块200的粗量化值D和后级模数转换模块的量化值Db还要输出给延时及错位相加模块400。如图3所示是实现图2功能的具体电路，实现采样输入信号，粗量化和余量放大的功能。该电路在两相非交叠时钟控制下工作，在相位1内，所有开关Sl导通，所有开关S2 关闭，输入信号被采样在第一电容211和第二电容212上，同时比较器221和比较器222对输入信号进行粗量化，比较器221和比较器222的阈值电压分别是-Vref/4和+Vref/4，随着输入信号的增大粗量化值D依次是_1、0、1 ；在相位2内，所有开关Sl关闭，所有开关S2 导通，第二电容212下底板根据量化值D决定是连到-Vref、0还是+Vref，而第一电容211 作为反馈电容连接到运算放大器251的输出端。这样经过两个相位之后，该电路就实现了级电路模块200的功能。假设第一电容211和第二电容212完全匹配，开关Sl和开关S2是理想的，并且运算放大器251是理想的(即具有无限大的开环增益和零输入失调)，那么根据电荷守恒定律，可以得到输出电压为Vq = 2*Vi-D*Vref，理想的余量传输曲线如图4(a)虚线所示。Db 为该级输出信号Vo经过之后的所有级电路模块200和后级模数转换模块300得到的量化结果，该结果和本级粗量化值D加权相加后得到级电路模块200的完整传输曲线，假设每一个级电路模块200和后级模数转换模块300都是理想的，那么该完整传输曲线(D+Db)应该是一条斜率固定的直线，如图4(b)虚线所示。但是在实际情况中，第一电容211和第二电容212是存在失配的，且开关Sl和开关S2存在非线性，并且运算放大器251也不是理想的(即开环增益有限及非线性)，这些非理想因素会导致传输曲线的恶化，实际的余量传输曲线和完整传输曲线如图4(a)和图 4 (b)中的实线所示，该情形将使模数转换器性能变差。现在针对电容误差、运算放大器增益误差和非线性误差的校准技术，一股的模拟电路比较复杂，而数字算法也比较难以实现。
实用新型内容发明目的为了克服现有技术中存在的不足，本实用新型提供一种模拟电路简单、 数字算法易于实现的可进行后台数字校准的流水线式模数转换器。技术方案为实现上述目的，本实用新型采用的技术方案为一种可进行后台数字校准的流水线式模数转换器，包括依次串联的采样保持电路、M个可校准级电路模块、N个级电路模块和后级模数转换模块，其中每一个可校准级电路模块连接一个与之相对应的数字校准级电路，级电路模块和后级模数转换模块的量化值输出端口与延时及错位相加模块相连接，延时及错位相加模块的输出端反向依次串联接入数字校准级电路，M、N为自然数。通过采用保持电路可以对输入的模拟信号进行采样；通过依次串联的M个可校准级电路模块、N个级电路模块和后级模数转换模块，可以对模拟信号进行模数转换以得到初始量化值，数字校准电路能够检测出模拟电路中的误差，并对初始量化值进行误差补偿，最终能够得到准确的量化值。所述级电路模块即为现有技术中的级电路模块，可校准级电路模块相比较级电路模块多了一个伪随机数发生器和一个用来选择比较器阈值的多路选择开关，使得原来固定的转折电平变成随机变化的，其结构非常简单明了，具体来说可校准级电路模块主要包括一个子采样保持电路；一个伪随机数发生器，用来产生伪随机数；一个多路选择开关，用来选择一组转折电平作为比较器阈值电压；一个子模数转换器，由比较器和数字单元构成，用来实现该可校准级电路模块的模数转换，其中比较器阈值通过伪随机数控制多路选择开关来进行随机切换；一个子数模转换器，用来实现该可校准级电路模块的量化值向模拟域转换；一个余量放大电路，由减法器和余量放大器构成，用来实现该可校准级电路模块输入和量化等效模拟的减法并进行倍数放大。在级电路模块中，各个部分的连接方式如下子采样保持电路与子模数转换器并联接入，子模数转换器的输出端接入子数模转换器的输入端，子采样保持电路的输出端接减法器的正极，子数模转换器的输出端接减法器的负极，减法器的输出端接余量放大器的输入端。相比较级电路模块，在可校准级电路模块中，伪随机发生器通过多路选择开关与子模数转换器的比较器相连接。[0021]另外，为了减小电路的规模，多个可校准级电路模块可以共用一个伪随机数发生器，比如M个可校准级电路模块共用一个伪随机数发生器。所述M个数字校准级电路依次反向串联后形成数字校准电路，其中每一个数字校准级电路包括误差检测模块和误差校准模块，其中误差检测模块包括自适应窗口、一阶误差检测模块和三阶误差检测模块，误差校准模块包括一阶误差校准模块和三阶误差校准模块。所述自适应窗口可以在校准过程中自动调整，以减小输入信号对一阶误差检测模块工作的影响，稳定一阶误差系数，减小随机抖动；所述一阶误差检测模块通过测量不同完整传输曲线的均值差异更新一阶误差系数；所述三阶误差检测模块通过测量不同余量传输曲线在转折电平处跳变值的差异更新三阶误差系数。所述可校准级电路模块的具体电路包括信号输入端、运算放大器、第一电容和第二电容，当可校准级电路模块位于相位1时，第一电容和第二电容均连在信号输入端和放大器输入端之间，当可校准级电路模块位于相位2时，第一电容连在运算放大器输入端和运算放大器输出端之间，第二电容连在子数模转换器输出端和运算放大器输入端之间。所述第一电容和第二电容可以相同。所述可进行后台数字校准的流水线式模数转换器的工作流程如下输入信号Vi 逐级通过M个可校准级电路模块、N个级电路模块以及后级模数转换模块，且在此期间，可校准级电路模块输出粗量化值和伪随机数，级电路模块输出粗量化值，后级模数转换模块输出量化值，通过将级电路模块的粗量化值和后级模数转换模块的量化值依权重相加，得到后级量化值Db (M)；后级量化值Db (M)输入最后一个(也就是第M个)数字校准级电路， 由误差检测模块更新一阶与三阶误差系数，同时由误差校准模块利用误差检测模块得到的系数进行一阶与三阶误差校准，得到新的后级量化值Db (M-I)，再将该后级量化值Db (M-I) 输出至前一级的数字校准级电路，这样流水线工作，最终由第一级误差校准模块输出校准之后的输入信号的量化值Dout。有益效果本实用新型提供的一种可进行后台数字校准的流水线式模数转换器， 思路新颖，且模拟电路结构简单，仅在现有技术结构的基础上增加了伪随机数发生器和多路选择开关，并能够在工作过程中不影响其他模拟电路的工作；同时，数字电路部分的原理简单、实现容易，能够明显减小流水线式ADC的误差，提高其线性度，改善其动态性能。
图1为现有技术中的流水线式ADC的结构框图；图2为现有技术中的流水线式ADC的级电路模块结构框图；图3为现有技术中的流水线式ADC的级电路模块电路图；图4(a)为现有技术中的流水线式ADC的级电路模块余量传输曲线；图4(b)为现有技术中的流水线式ADC的级电路模块完整传输曲线；图5为本实用新型中的流水线式ADC的结构框图；图6为本实用新型中的流水线式ADC的可校准级电路模块结构框图；图7为本实用新型中的流水线式ADC的可校准级电路模块电路图；图8(a)为本实用新型中的流水线式ADC的可校准级电路模块余量传输曲线；[0036]图8(b)为本实用新型中的流水线式ADC的可校准级电路模块完整传输曲线；图9为本实用新型中的流水线式ADC的数字校准级电路框图。
具体实施方式
以下结合附图对本实用新型作更进一步的说明。如图5所示为一种可进行后台数字校准的流水线式ADC的结构示意图，包括依次串联的采样保持电路100、M个可校准级电路模块500、N个级电路模块200和后级模数转换模块300，其中每一个可校准级电路模块500连接一个与之相对应的数字校准级电路600， 级电路模块200和后级模数转换模块300的量化值输出端口与延时及错位相加模块400相连接，延时及错位相加模块400的输出端反向依次串联接入数字校准级电路600，M、N为自然数。通过采样保持电路100对输入的模拟信号进行采样，由依次串联的M个可校准级电路模块500、N个级电路模块200和后级模数转换模块300进行模数转换，将通过N个级电路模块200和后级模数转换模块300得到的量化值通过延时及错位相加模块400得到后级量化值Db (M)，将此后级量化值Db (M)输入第M个数字校准级电路模块600，进行误差检测和校准得到新的后级量化值Db (M-I)，然后输入第M-I个数字校准级电路模块600，依次倒序进行，最后由第1个数字校准级电路600输出整个ADC的量化值Dout。所述级电路模块200的结构如图2所示，子采样保持电路210与子模数转换器220 并联接入，子模数转换器220的输出端接入子数模转换器230的输入端，子采样保持电路 210的输出端接减法器240的正极，子数模转换器230的输出端接减法器240的负极，减法器240的输出端接余量放大器250的输入端；其具体采用的电路如图3所示。可校准级电路模块500的结构如图6所示，其相比较级电路模块200多了一个伪随机数发生器560和一个用来选择比较器阈值的多路选择开关，这使得原来固定的转折电平变成随机变化的，具体来说可校准级电路模块500主要包括一个子采样保持电路510 ；一个伪随机数发生器560，用来产生伪随机数；一个多路选择开关，用来选择一组转折电平作为比较器阈值电压；—个子模数转换器520，由比较器和数字单元构成，用来实现该可校准级电路模块 500的模数转换，其中比较器阈值通过伪随机数控制多路选择开关来进行随机切换；一个子数模转换器530，用来实现该可校准级电路模块500的量化值向模拟域转换；一个余量放大电路，由减法器540和余量放大器550构成，用来实现该可校准级电路模块500输入和量化等效模拟的减法并进行倍数放大。伪随机发生器560通过多路选择开关与子模数转换器520的比较器相连接。可校准级电路模块500在两相非交叠时钟的控制下工作在相位1内，子采样保持电路510对输入的模拟信号进行采样，伪随机数发生器560产生伪随机数PN，PN选择子模数转换器520 中的一组转折电平，并且子模数转换器520根据所选择的转折电平对输入模拟信号进行粗量化得到量化值D ；在相位2内，子数模转换器530将量化值D转换成模拟电压，然后通过减法器540将输入的模拟信号减去该模拟电压得到粗量化的余量，余量放大器550将该余量放大一定倍数并输出。图7所示为实现可校准级电路模块500功能的具体电路的单端示意图，包括转折电平发生器524、多路选择开关523、伪随机数发生器561、比较器521、比较器522、编码器 525、第一电容511、第二电容512、运算放大器551以及开关Sl和开关S2构成。转折电平发生器524能够产生若干组比较器阈值，多路选择开关523根据伪随机数发生器561每个周期输出的伪随机数PN来选择一组比较器阈值来进行比较。以两组转折电平为例设第一组转折电平为-Vref/4和+Vref/4，第二组转折电平为_Vref/4+ Δ V和+Vref/4+ Δ V ( Δ V < Vref/4)，当PN = 0时选择第一组转折电平作为两个比较器的阈值电压，当PN = 1时选择第二组转折电平作为两个比较器的阈值电压。图7所示电路是基于图6所示的框图的，其也工作在两相非交叠时钟下在相位1 内，开关Sl导通，开关S2断开，输入的模拟信号被采样在第一电容511和第二电容512上， 伪随机数发生器561产生一个伪随机数PN，PN从转折电平发生器5 中选择一组转折电平作为比较器阈值，比较器521和比较器522的比较结果通过编码器525得到粗量化值D，当输入的模拟信号小于两个转折电平时，D = -1，当输入的模拟信号在两个转折电平之间时， D = 0，当输入的模拟信号大于两个转折电平时，D = 1 ；在相位2内，开关Sl断开，开关S2 导通，第一电容511下底板被连接到运算放大器551的输出端作为反馈电容，第二电容512 下底板连接到参考电平上，当D = -1时，参考电平为-Vref，当D = 0时，参考电平为0(即地)，当D = 1时，参考电平为+Vref，这样运算放大器551和第一电容511、第二电容512组成的环路就实现了余量放大的功能。根据电荷守恒定律，图7所示电路可以得到如图8 (a)虚线所示的PN = 0和PN = 1的两条余量传输曲线，将粗量化值D和余量的量化值Db依权重相加，可以得到如图8(b) 虚线所示的完整的传输曲线。考虑到模拟电路中的非理想因素，例如电容失配、开关的非线性、放大器的有限增益和放大器的非线性等等，会造成传输曲线的非理想化，因而将该非理想型等效成一阶和三阶误差(由于实际电路中采用双端差分结构，二阶误差可以忽略不计)，非理想的余量传输曲线和完整的传输曲线如图8(a)和图8(b)中实线所示，由图示可以看出，误差导致传输曲线的斜率变小、转折电平处出现“跳变”和非线性，数字校准级电路 600就是为了检测并且校准上述一阶和三阶误差。如图8(a)所示，一阶误差导致级电路模块的传输曲线的斜率小于理想值，后级量化值Db是输出模拟电压的量化值，因此Db的斜率也变小，这样加上粗量化值D (1. 5bit级的值为_1，0，1)，如图8(b)所示的完整的传输曲线D+Db斜率也变小，同时在转折电压处会出现“跳变”。如图8 (b)所示，由于伪随机数PN随机选择两组转折电平，PN = 0和PN = 1 这两条完整传输曲线的“跳变点”不同，如果伪随机数和信号无关，该特点会使得这两条完整传输曲线的平均值有差异，PN = 0(转折电平为-Vref/4和+Vref/4)的完整传输曲线的平均值大于PN= 1(转折电平为-Vref/4+AA^n+Vref/4+AV)完整传输曲线的平均值，这个差异就是之后检测一阶误差的依据。如图8(a)所示，三阶误差导致级电路模块的传输曲线向Vi轴“弯曲”，d0和dl分别是PN = 0和PN= i两条余量传输曲线在转折电平处(此处只考虑右半平面，实际应用中可以取两边的平均值)的跳变值，PN = 0的余量传输曲线在转折电平处的跳变两端是关于Vi轴对称的，根据函数的基本性质，因此此处的d0要大于dl，这个差异是之后检测三阶误差的依据。所述M个数字校准级电路600依次反向串联后形成数字校准电路，如图9所示，每一个数字校准级电路600包括误差检测模块610和误差校准模块620两部分，其中误差检测模块610包括自适应窗口 611、一阶误差检测模块612和三阶误差检测模块613，误差校准模块620包括一阶误差校准模块622和三阶误差校准模块621。所述自适应窗口 611可以在校准过程中自动调整，以减小输入信号对一阶误差检测模块612工作的影响，稳定一阶误差系数，减小随机抖动；所述一阶误差检测模块612通过测量不同完整传输曲线的均值差异更新一阶误差系数；所述三阶误差检测模块613通过测量不同余量传输曲线在转折电平出跳变值的差异更新三阶误差系数。一阶误差用系数α表示，三阶误差用系数β表示，校准公式可以表示成Db(i)= α *D+Db (i+1) + β *Db (i+1)3，三阶误差校准模块621 (为了减小硬件规模，公式中的立方运算可通过查表法得出)和一阶误差校准模块622串联实现该公式，实现校准功能，输出校准后的Db(i)。三阶误差检测模块613用来更新三阶误差系数β，具体方式是利用一定数量时间周期的经过三阶误差校准后的后级量化值Db(i+l) + i3*Db(i+l)3，测算出上述提到的余量传输曲线的两个跳变值d0和dl，d0和dl的差异就表示了三阶误差的大小，所以可以根据这个差异来更新三阶误差系数β。一阶误差检测模块612用来更新一阶误差系数α，具体方式是利用一定数量时间周期的经过三阶误差和一阶误差校准的量化值Db (i)，测算出上述提到的PN = 0和PN = 1两条完整传输曲线的均值差异，该差异值表示一阶误差的大小，所以可以根据这个均值的差异来更新一阶误差系数α。为了减小输入信号对一阶误差检测模块612的影响，自适应窗口 611产生两个窗口 Wl和W2用来选择进入一阶误差检测模块612的Db (i)，如图8 (b) 所示，只有在窗口 Wl和W2范围之内的Db (i)才进入一阶误差检测模块612作为一阶误差的依据。由于随着数字校准的不断进行，每一个校准级电路模块500的传输曲线是变化的， 为了适应该情况，窗口 Wl和W2也是随着校准的进行而变化的，尽可能减小输入信号对一阶误差检测模块612的影响，稳定一阶误差系数α，减小其抖动。以上所述仅是本实用新型的优选实施方式，应当指出对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
权利要求1.一种可进行后台数字校准的流水线式模数转换器，其特征在于该流水线式模数转换器包括依次串联的采样保持电路、M个可校准级电路模块、N个级电路模块和后级模数转换模块，其中每一个可校准级电路模块连接一个与之相对应的数字校准级电路，级电路模块和后级模数转换模块的量化值输出端口与延时及错位相加模块相连接，延时及错位相加模块的输出端反向依次串联接入数字校准级电路，M、N为自然数；所述可校准级电路模块包括一个子采样保持电路、一个产生伪随机数的伪随机数发生器、一个用来选择一组转折电平作为比较器阈值电压的多路选择开关、实现该可校准级电路模块的模数转换的子模数转换器、实现该可校准级电路模块的量化值向模拟域转换的子数模转换器、实现该可校准级电路模块输入和量化等效模拟的减法并进行倍数放大的余量放大电路；所述余量放大电路由减法器和余量放大器构成，所述子模数转换器由比较器和数字单元构成；所述子采样保持电路与子模数转换器并联接入，伪随机发生器通过多路选择开关与子模数转换器的比较器相连接，子模数转换器的输出端接入子数模转换器的输入端，子采样保持电路的输出端接减法器的正极，子数模转换器的输出端接减法器的负极，减法器的输出端接余量放大器的输入端。
2.根据权利要求1所述的可进行后台数字校准的流水线式模数转换器，其特征在于 所述数字校准级电路包括误差检测模块和误差校准模块，其中误差检测模块包括在校准过程中自动调整以稳定一阶误差系数的自适应窗口、一阶误差检测模块和三阶误差检测模块，误差校准模块包括根据一阶误差检测模块通过测量不同完整传输曲线的均值差异更新一阶误差系数的一阶误差校准模块、和根据三阶误差检测模块通过测量不同余量传输曲线在转折电平处跳变值的差异更新三阶误差系数的三阶误差校准模块。
3.根据权利要求1所述的可进行后台数字校准的流水线式模数转换器，其特征在于 所述M个可校准级电路模块共用一个伪随机数发生器。
4.根据权利要求1所述的可进行后台数字校准的流水线式模数转换器，其特征在于 所述可校准级电路模块包括信号输入端、运算放大器、第一电容和第二电容，当可校准级电路模块位于相位1时，第一电容和第二电容均连在信号输入端和运算放大器输入端之间， 当可校准级电路模块位于相位2时，第一电容连在运算放大器输入端和运算放大器输出端之间，第二电容连在子数模转换器输出端和运算放大器输入端之间。
5.根据权利要求4所述的可进行后台数字校准的流水线式模数转换器，其特征在于 所述第一电容和第二电容相同。
专利摘要本实用新型公开了一种可进行后台数字校准的流水线式模数转换器，包括依次串联的采样保持电路、M个可校准级电路模块、N个级电路模块和后级模数转换模块，其中每一个可校准级电路模块连接一个与之相对应的数字校准级电路，级电路模块和后级模数转换模块的量化值输出端口与延时及错位相加模块相连接，延时及错位相加模块的输出端反向依次串联接入数字校准级电路。本实用新型提供的流水线式模数转换器，模拟电路结构简单，仅在现有技术结构的基础上增加了伪随机数发生器和多路选择开关，并能够在工作过程中不影响其他模拟电路的工作；同时，数字电路部分的原理简单、实现容易，能够明显减小流水线式ADC的误差，提高其线性度，改善其动态性能。
文档编号H03M1/10GK201957001SQ20112004040
公开日2011年8月31日 申请日期2011年2月16日 优先权日2011年2月16日
发明者叶至易, 吴建辉, 张萌, 李红, 赵炜, 陈超, 顾俊辉 申请人:东南大学