专利名称：一种基于游标延迟链的时间数字转换电路的制作方法
技术领域：
本实用新型涉及一种时间数字转换方法，具体地说，涉及一种基于游标延迟链的时间数字转换方法及其电路，属于电子技术领域。
背景技术：
随着现代电子技术和科学基础研究的发展，时间和频率的测量和控制技术在科学技术各领域中占据着越来越重要的地位，近年来，国内外的频率标准的准确度和稳定度提高很快，应用范围也更加广泛，但是，对高准确度和稳定度频率信号的测量和对比技术的精度还不能满足。一般而言，时间数字转换电路(Time to Digital Converting, TDC)就是用来测量频率信号的电路，它通过测量信号的延迟程度，并将信号的延迟程度转换成世纪延迟级的延迟量，也就是将信号的延迟程度以确切数目的延迟级表示。现有的做法为分别将第一信号和第二信号送入第一延迟电路和第二延迟电路， 其中第一延迟信号(通常为待测信号)送入的时间较第二信号(通常为已知的参考信号) 早，但第一延迟电路的延迟级的延迟量较第二延迟电路的延迟级的延迟量较大。因此，第二信号会慢慢追上第一信号，而当第二信号追上第一信号时，便可计算两信号分别经过的延迟级数量，并计算两延迟级群组的差异总量，便可计算出第一信号的延迟程度。常见的做法是，先以其他机制算出延迟量较大的延迟级Ts与延迟量较小的延迟级Tf的差(Ts-Tf)， 再将待测信号的延迟情况以N(Ts-Tf)表示。由于此类型时间数字转换电路的结构和操作方式，以及如何计算出待测信号的延迟情况为本领域一般技术人员所知悉，本文在此不再一一赘述。然而，这样的做法，往往需要是用整条的延迟电路，电路非常复杂，并且虽然该种做法可以达到较高的测量精度，但往往所能达到的时间或频率量程较小。
实用新型内容本实用新型要解决的问题是针对以上不足，提供一种精密的基于游标延迟链的时间数字转换电路，以用来解决目前时间测量电路较为复杂以及量程有限的问题。为解决以上问题，本实用新型采用以下技术方案一种基于游标延迟链的时间数字转换电路，其特征在于所述电路包括第一延迟电路，所述第一延迟电路具有第一延迟级，以延迟第一输入信号并产生第一输出信号；第二延迟电路，所述第二延迟电路具有第二延迟级，以延迟第二输入信号并产生第二输出信号；第一计数器，所述第一计数器耦接于第一延迟电路，用来计数所述第一输出信号产生第一计数值并且当第二输入信号输入时停止计数；第二计数器，所述第二计数器耦接于所述第一延迟电路，用来当第二输入信号开始时计数所述第一输出信号产生第二计数值；相位比较器，所述相位比较器耦接于所述第一延迟电路，第二延迟电路和第二计数器，用来比较所述第一输出信号和第二输出信号的相位以产生比较信号并输出第一输入信号和第二输入信号的时间差；所述比较信号包含相位信息。作为上述技术方案的进一步改进所述第一延迟级的延迟量比第二延迟级的延迟量大。所述第一延迟电路将第一输出信号分为N个等分的相位；第二延迟电路将第二输出信号分为N个等分的相位；N为大于2的奇数。所述相位比较器对所述第一输出信号和第二输出信号的N个相位分别进行比较， 并当所述第一输出信号和第二输出信号的某个相位完全同步时第二计数器计数停止，产生比较信号并输出所述两个输入信号的时间差，所述比较信号包含相位信息。所述第一输入信号和第二输入信号的时间差为根据所述第一计数值获得的时间、 根据第二计数值获得的时间延迟差以及相位比较器的相位信息代表的时间差之和。第一延迟电路，包括一个与门ANDl和N个反相器NOTl ；与门ANDl的一个输入端接第一输入信号；N个反相器NOTl依次串联在与门ANDl的输出端和与门ANDl的另一个输入端之间。第二延迟电路，包括一个与门AND2和N个反相器N0T2 ；与门AND2的一个输入端接第二输入信号；N个反相器N0T2依次串联在与门AND2的输出端和与门AND2的另一个输入端之间。第一计数器，耦接于所述第一延迟电路的第一个相位输出端和第一输入信号；与门AND3和反相器NOT，第二输入信号经反相器NOT接与门AND3的一个输入端；第一延迟电路的第一个相位输出端接与门AND3的另一个输入端；与门AND3的输出端、第一输入信号接第一计数器。第二计数器，耦接于所述第一延迟电路的第一个相位输出端和第二输入信号。N个相位比较器，相位比较器的输入端连接第一延迟电路与第二延迟电路的对应相位输出端；或非门N0R，N个相位比较器的输出端接或非门NOR的输入端；与门AND4，或非门NOR的输出端接与门AND4的一个输入端；与门AND4的另一个输入端接第一延迟电路的第一个相位输出端；与门AND4的输出端、第二输入信号接第二计数器。本实用新型采用以上技术方案，与现有技术相比，具有以下优点根据本实用新型实施例中的时间数字转换电路和时间数字转换方法，通过比较第一输出信号和第二输出信号的各个相位，将信号周期切割成多段，并分别进行比较，提高了时间测量精度，并可满足更大的测量量程。通过基于游标延迟链的技术，以所述延迟链为基础产生延迟电路，用以延迟全数字锁相环产生的振荡信号，通过该种简单有效的测量技术，能够实现高精度的测量，它不仅能够测量较大量程的时间间隔，并且实现结构简单、成本低廉，易于实现大规模应用。
以下结合附图和实施例对本实用新型进一步说明。
图1为本实用新型实施例中时间数字转换方法的流程图；图2为本实用新型实施例中电路的结构示意图；图3为本实用新型实施例中电路的信号相位比较图；图中，1-第一延迟电路，2-第二延迟电路。
具体实施方式
在本实用新型中使用了某些词汇来指称特定的元件。本领域技术人员应可理解， 各元件提供商可能会用不同的名称来称呼同一元件。本实用新型并不以名称的差异来区分元件的方式，而是以元件在功能上的差异来作为区分的准则，在本实用新型中，耦接一词在此时包含任何直接及间接的电气连接手段。实施例，如图1所示，一种基于游标延迟链的时间数字转换方法，包括如下步骤提供第一延迟电路1，所述第一延迟电路1具有第一延迟级，以延迟第一输入信号
并产生第一输出信号；提供第二延迟电路2，所述第二延迟电路2具有第二延迟级，以延迟第二输入信号并产生第二输出信号；提供第一计数器，所述第一计数器耦接于第一延迟电路1，用以计数所述第一输出信号产生第一计数值并且当第二输入信号输入时停止计数；提供第二计数器，所述第二计数器耦接于所述第一延迟电路1，用以当第二输入信号开始时计数所述第一输出信号产生第二计数值；提供相位比较器，所述相位比较器耦接于所述第一延迟电路1，第二延迟电路2和第二计数器，用以比较所述第一输出信号和第二输出信号的相位以产生比较信号并输出第一输入信号和第二输入信号的时间差； 所述比较信号包含相位信息。所述第一延迟级的延迟量比第二延迟级的延迟量大。所述第一延迟电路1将第一输出信号分为N个等分的相位；第二延迟电路2将第二输出信号分为N个等分的相位；N为大于2的奇数。所述相位比较器对所述第一输出信号和第二输出信号的N个相位分别进行比较， 并当所述第一输出信号和第二输出信号的某个相位完全同步时第二计数器计数停止，产生比较信号并输出所述两个输入信号的时间差，所述比较信号包含相位信息。所述第一输入信号和第二输入信号的时间差为根据所述第一计数值获得的时间、 根据第二计数值获得的时间延迟差以及相位比较器的相位信息代表的时间差之和。关于两个输入信号时间差的计数方式在实现时间数字转换方法的电路中进行详细说明，这里不再做一一赘述。根据时间数字转换方法，通过比较第一输出信号和第二输出信号的各个相位，将信号周期切割成多段，并分别进行比较，提高了时间测量精度，并可满足更大的测量量程。如图2所示，下面结合具体附图进行详细说明，附图为N=5时的电路图，图中只标示出五个反相器N0T1、五个反相器N0T2和五个相位比较器，其中数量还可以减少或增加， 本实用新型并不限制其中的实施方式，任何基于该种电路的时间差计算方式皆在本实用新型的保护范围之内。基于游标延迟链的时间数字转换电路，包括第一延迟电路1，具有第一延迟级，用以延迟第一输入信号以产生第一输出信号；第一延迟电路1包括一个与门ANDl和五个反相器N0T1，第一输入信号接与门 ANDl的一个输入端，五个反相器NOTl依次串联在与门ANDl的输出端和与门ANDl的另一个输入端之间，所述第一输出信号由第一延迟电路1分为五个等分的相位；第二延迟电路2，具有第二延迟级，用以延迟第二输入信号产生第二输出信号；第二延迟电路2包括一个与门AND2和五个反相器N0T2，第二输入信号接与门 AND2的一个输入端，五个反相器N0T2依次串联在与门AND2的输出端和与门AND2的另一个输入端，所述第一输出信号由第一延迟电路1分为五个等分的相位；第二延迟电路2的反相器N0T2具有比第一延迟电路1的反相器NOTl较小的单位延迟，第一延迟电路1的第一延迟级比所述第二延迟电路2的第二延迟级具有较大的延迟量；以游标延迟链技术为基础产生延迟电路，用以延迟振荡器产生的振荡信号。延迟链技术是一种简单有效的测量技术，能够实现高精度的测量，它不仅能够测量较大量程的时间间隔，并且实现结构简单、成本低廉，易于实现大规模应用。第一计数器，耦接于所述第一延迟电路1的第一个相位输出端PAO和第一输入信号，对第一输入信号的周期数进行计数，用以计数所述第一输出信号产生第一计数值，第一个相位输出端PAO为与门ANDl的输出端；由于第二输入信号经反相器NOT接与门AND3的一个输入端，第一延迟电路1的第一个相位输出端PAO接与门AND3的另一个输入端，与门AND3的输出端、第一输入信号接第一计数器，所以，第一计数器在第二输入信号输入时停止计数；利用第二输入信号控制第一计数器停止计数，可以有多种实现方式，基于以上方案，本领域的技术人员可以进行多种改进，本实用新型并不限制其中的实施方式。第二计数器，耦接于所述第一延迟电路1的第一个相位输出端PAO和第二输入信号，对第二输入信号的周期数进行计数，用以当第二输入信号开始时计数所述第一输出信号产生第二计数值，第一个相位输出端PAO为与门ANDl的输出端；五个相位比较器，相位比较器的输入端连接第一延迟电路1与第二延迟电路2的对应相位输出端，五个相位比较器的输出端接或非门NOR的输入端，或非门NOR的输出端接与门AND4的一个输入端，与门AND4的另一个输入端接第一延迟电路1的第一个相位输出端ΡΑ0，与门AND4的输出端、第二输入信号接第二计数器；相位比较器的数量与第一延迟电路1和第二延迟电路2中反相器的数量相对应；相位比较器包括第一相位比较器、第二相位比较器、第三相位比较器、第四相位比
7较器和第五相位比较器；第一相位比较器的输入端与第一延迟电路1的第一个相位输出端ΡΑ0、第二延迟电路2的第一个相位输出端PBO连接，第一个相位输出端PAO为与门ANDl的输出端，第一个相位输出端PBO为与门AND2的输出端；第二相位比较器的输入端与第一延迟电路1的第二个相位输出端PA1、第二延迟电路2的第二个相位输出端PBl连接，第二个相位输出端PAl为第一延迟电路1中第一个非门的输出端，第二个相位输出端PBl为第二延迟电路2中第一个非门的输出端；第三相位比较器的输入端与第一延迟电路1的第三个相位输出端PA2、第二延迟电路2的第三个相位输出端PB2连接，第三个相位输出端PA2为第一延迟电路1中第二个非门的输出端，第三个相位输出端PB2为第二延迟电路2中第二个非门的输出端；第四相位比较器的输入端与第一延迟电路1的第四个相位输出端PA3、第二延迟电路2的第四个相位输出端PB3连接，第四个相位输出端PA3为第一延迟电路1中第三个非门的输出端，第四个相位输出端PB3为第二延迟电路2中第三个非门的输出端；第五相位比较器的输入端与第一延迟电路1的第五个相位输出端PA4、第二延迟电路2的第五个相位输出端PB4连接，第五个相位输出端PA4为第一延迟电路1中第四个非门的输出端，第五个相位输出端PB4为第二延迟电路2中第四个非门的输出端；第一相位比较器、第二相位比较器、第三相位比较器、第四相位比较器和第五相位比较器的输出端接或非门NOR的输入端，或非门NOR的输出端接与门AND4的一个输入端， 与门AND4的另一个输入端接第一延迟电路1的第一个相位输出端ΡΑ0，与门AND4的输出端、第二输入信号接第二计数器，所以，相位比较器检测到同步信号后，第二计数器停止计数；利用相位比较器输出一个控制信号控制第二计数器，可以有其它实现方式，作为另一种方案，用一个串联的或门和一个非门替代或非门也可以实现以上目的；基于以上方案，本领域的技术人员可以进行多种改进，本实用新型并不限制其中的实施方式。对于时间差的计算方法，如图3所示，第一延迟电路1和第二延迟电路2分别将第一输入信号和第二输入信号进行划分为5个等分的相位的时间差计算方法，如下所述第一输入信号和第二输入信号的时间差由三部分组成1 第一计数器计得数字为m ；第一延迟级构成的振荡器的振荡周期为Tl，则第一计数器计得的时间为(N1*T1);2 第二计数器计得数字为N2 ；第一延迟级和第二延迟级的周期差为TD12 ；第一延迟级和第二延迟级具备相同级数η ；第一延迟级和第二延迟级每级的延迟差为Tunit ；里面有 TD12=n*Tunit ；第二计数器计得时间为(N2 * TD12) = (N2 * η * Tunit)；3 相位比较器输出相位信息N，计得时间为(N*Tunit);所以第一输入信号和第二输入信号的时间差为(附* Tl ) + (N2 * η * Tunit )+ ( N* Tunit)；第一计数值为STOP的边沿到达后记录PAO的振荡周期数，为1个周期；记n=l ；第二计数值为STOP的边沿到达时间起到相位比较器检测到同步之间PAO的振荡周期数NX，NX〉1,NX=1相当于振荡器振荡一次累计的延时差，因为示例中有5个相位，所以相当于一个振荡器周期累计到5个延时差；[0090]相位比较器的比较结果为PA2和PB2首次同步，那么NF=2，就是2个延时差，其时延时差为PA和PB的单位延时差，也就是计时的精度；因此，总的时间差应该是1个震荡周期+5个延时差+2个延时差。根据实施例中的时间数字转换电路，通过比较第一输出信号和第二输出信号的各个相位，将信号周期切割成多段，并分别进行比较，提高了时间测量精度，并可满足更大的测量量程。本实施例通过以所述延迟链为基础产生延迟电路，用以延迟全数字锁相环产生的振荡信号。延迟链技术是一种简单有效的测量技术，能够实现高精度的测量，它不仅能够测量较大量程的时间间隔，并且实现结构简单、成本低廉，易于实现大规模应用。本领域技术人员应该认识到，上述的具体实施方式
只是示例性的，是为了使本领域技术人员能够更好的理解本专利内容，不应理解为是对本实用新型保护范围的限制，只要是根据本实用新型技术方案所作的改进，均落入本实用新型的保护范围。
权利要求1.一种基于游标延迟链的时间数字转换电路，其特征在于所述电路包括第一延迟电路(1)，所述第一延迟电路(1)具有第一延迟级，以延迟第一输入信号并产生第一输出信号；第二延迟电路(2)，所述第二延迟电路(2)具有第二延迟级，以延迟第二输入信号并产生第二输出信号；第一计数器，所述第一计数器耦接于第一延迟电路(1)，用来计数所述第一输出信号产生第一计数值并且当第二输入信号输入时停止计数；第二计数器，所述第二计数器耦接于所述第一延迟电路(1 )，用来当第二输入信号开始时计数所述第一输出信号产生第二计数值；相位比较器，所述相位比较器耦接于所述第一延迟电路(1)，第二延迟电路(2)和第二计数器，用来比较所述第一输出信号和第二输出信号的相位以产生比较信号并输出第一输入信号和第二输入信号的时间差； 所述比较信号包含相位信息。
2.根据权利要求1所述一种基于游标延迟链的时间数字转换电路，其特征在于 所述第一延迟级的延迟量比第二延迟级的延迟量大。
3.根据权利要求2所述一种基于游标延迟链的时间数字转换电路，其特征在于 所述第一延迟电路(1)将第一输出信号分为N个等分的相位；第二延迟电路(2)将第二输出信号分为N个等分的相位； N为大于2的奇数。
4.根据权利要求3所述一种基于游标延迟链的时间数字转换电路，其特征在于 所述相位比较器对所述第一输出信号和第二输出信号的N个相位分别进行比较，并当所述第一输出信号和第二输出信号的某个相位完全同步时第二计数器计数停止，产生比较信号并输出所述两个输入信号的时间差，所述比较信号包含相位信息。
5.根据权利要求4所述一种基于游标延迟链的时间数字转换电路，其特征在于所述第一输入信号和第二输入信号的时间差为根据所述第一计数值获得的时间、根据第二计数值获得的时间延迟差以及相位比较器的相位信息代表的时间差之和。
6.如权利要求1-5其中之一所述基于游标延迟链的时间数字转换电路，其特征在于 第一延迟电路(1)，包括一个与门ANDl和N个反相器NOTl ；与门ANDl的一个输入端接第一输入信号；N个反相器NOTl依次串联在与门ANDl的输出端和与门ANDl的另一个输入端之间。
7.如权利要求6所述一种基于游标延迟链的时间数字转换电路，其特征在于 第二延迟电路(2 )，包括一个与门AND2和N个反相器N0T2 ；与门AND2的一个输入端接第二输入信号；N个反相器N0T2依次串联在与门AND2的输出端和与门AND2的另一个输入端之间。
8.如权利要求7所述一种基于游标延迟链的时间数字转换电路，其特征在于 第一计数器，耦接于所述第一延迟电路(1)的第一个相位输出端(PAO)和第一输入信号；与门AND3和反相器NOT，第二输入信号经反相器NOT接与门AND3的一个输入端； 第一延迟电路(1)的第一个相位输出端(PAO)接与门AND3的另一个输入端；与门AND3的输出端、第一输入信号接第一计数器。
9.如权利要求8所述一种基于游标延迟链的时间数字转换电路，其特征在于 第二计数器，耦接于所述第一延迟电路(1)的第一个相位输出端(PAO)和第二输入信号。
10.如权利要求9所述一种基于游标延迟链的时间数字转换电路，其特征在于N个相位比较器，相位比较器的输入端连接第一延迟电路(1)与第二延迟电路(2 )的对应相位输出端；或非门N0R，N个相位比较器的输出端接或非门NOR的输入端； 与门AND4，或非门NOR的输出端接与门AND4的一个输入端； 与门AND4的另一个输入端接第一延迟电路(1)的第一个相位输出端(PAO)； 与门AND4的输出端、第二输入信号接第二计数器。
专利摘要本实用新型公开了一种基于游标延迟链的时间数字转换电路，包括第一延迟电路、第二延迟电路、第一计数器和第二计数器，第一计数器计数所述第一输出信号产生第一计数值并且当第二输入信号输入时停止计数，第二计数器当第二输入信号开始时计数所述第一输出信号产生第二计数值，相位比较器比较第一输出信号和第二输出信号的相位以产生比较信号并输出第一输入信号和第二输入信号的时间差，通过比较第一输出信号和第二输出信号的各个相位，将信号周期切割成多段，并分别进行比较，提高了时间测量精度，并可满足更大的测量量程，能够实现高精度的测量，它不仅能够测量较大量程的时间间隔，并且实现结构简单、成本低廉，易于实现大规模应用。
文档编号H03M1/56GK202077013SQ201120177228
公开日2011年12月14日 申请日期2011年5月30日 优先权日2011年5月30日
发明者梁红涛, 郎咸忠, 郝荣刚 申请人:山东寿光科迪电子有限公司