专利名称：一种数模转换器的制作方法
技术领域：
本实用新型属于数字信号处理技术领域，特别涉及一种数模转换器。
背景技术：
传统的数模转换器DAC系统将数字信号直接输入至采DAC芯片或通过样率转换器再输入DAC芯片，再进行巴特沃斯滤波，然后通过电位器、可编程电阻网络或模拟乘法器调节输出幅度，最后输出。直接数字输入不能消除时钟噪声，经过采样率转换会产生失真、噪音和相位失真。巴特沃斯滤波器会产生相位失真，电位器、可编程电阻网络和模拟乘法器会产生噪音与总谐波失真。
发明内容为了克服上述现有技术的不足，本实用新型采用的目的在于提供一种数模转换器，具有降低数字输入时钟噪声，降低总谐波失真与相位失真、提高信噪比和动态范围的特
点ο为了实现上述目的，本实用新型采用的技术方案是一种数模转换器，包括有数字信号处理器1，数字信号处理器1上设有分频计数器11，分频计数器11的输入端连接有输入时钟12与系统时钟19，η倍插值器13的输出端与m分之一抽取14的输入端相连，m分之一抽取器14的输出端与2比1复选器15相连，2比1复选器15还连有输入数据16，输入数据16同时还与η倍插值器13相连接，η倍插值器13、m分之一抽取器14和2比1复选器15均受分频计数器11控制，2比1复选器15的输出端与缓冲区2相连，缓冲区2的填充指示端、时钟输入端与时钟合成3相连，时钟合成3的输入端与系统时钟19相连，缓冲区 2的时钟输出端、数据输出端还与乘法器4相连，乘法器4与幅度控制20相连，幅度控制20 还控制调制器18，调制器18与场效应管对地开关8相连，幅度控制20受输出幅度17控制， 乘法器4的时钟、数据输出端与DAC芯片5的输入端相连，DAC芯片5的输出端与线性相位低通滤波器6的输入端相连，线性相位低通滤波器6的输出端与直流偏置器7的输入端相连，直流偏置器7的输出端与场效应管对地开关8的一端相连，场效应管对地开关8的输出端与线性相位低通滤波器9的输入端相连，线性相位低通滤波器9的输出端与线性相位高通滤波器10相连。所述的线性相位低通滤波器6可以是贝赛尔低通滤波器。所述的直流偏置器7可以是偏置电阻。所述的线性相位低通滤波器9可以是贝赛尔低通滤波器。所述的线性相位高通滤波器10可以是隔直电容。所述的DAC芯片5、线性相位低通滤波器6、直流偏置器7、场效应管对地开关8、线性相位低通滤波器9和线性相位高通滤波器10设置在转化与模拟部分21内。本实用新型的有益效果是本实用新型的信号是由时钟合成提供给缓冲区、乘法器后再由幅度控制调整的，
3与输入时钟无直接关系，所以能降低输入信号抖动对输出的影响；由于增加了由2比1复用器、η倍插值器和m分之一抽取器构成的信号判决与处理系统，幅度控制采用开关控制以及线性相位低通滤波器，所以能降低系统的总谐波失真和相位失真，并提高系统的信噪比和动态范围；本实用新型尽可能的降低数字输入时钟噪声，并且不引入失真与噪音，模拟输出只有很小的相位非线性与频带不均勻，输出幅度可调，且对信号质量损失很小；具有降低数字输入时钟噪声，降低总谐波失真与相位失真、提高信噪比和动态范围的特点。
附图为本实用新型的结构示意图。
具体实施方式
以下结合附图对本实用新型的结构原理和工作原理作进一步详细说明。参见附图，一种数模转换器，包括有数字信号处理器1，数字信号处理器1上设有分频计数器11，分频计数器11的输入端连接有输入时钟12与系统时钟19，η倍插值器13 的输出端与m分之一抽取器14的输入端相连，m分之一抽取器14的输出端与2比1复选器15相连，2比1复选器15还连有输入数据16，输入数据16同时还与η倍插值器13相连接，η倍插值器13、m分之一抽取器14和2比1复选器15均受分频计数器11控制，2比1 复选器15的输出端与缓冲区2相连，缓冲区2的填充指示端、时钟输入端与时钟合成3相连，时钟合成3的输入端与系统时钟19相连，缓冲区2的时钟输出端、数据输出端还与乘法器4相连，乘法器4与幅度控制20相连，幅度控制20还控制调制器18，调制器18与场效应管对地开关8相连，幅度控制20受输出幅度17控制，乘法器4的时钟、数据输出端与DAC 芯片5的输入端相连，DAC芯片5的输出端与线性相位低通滤波器6的输入端相连，线性相位低通滤波器6的输出端与直流偏置器7的输入端相连，直流偏置器7的输出端与场效应管对地开关8的一端相连，场效应管对地开关8的输出端与线性相位低通滤波器9的输入端相连，线性相位低通滤波器9的输出端与线性相位高通滤波器10相连，DAC芯片5、线性相位低通滤波器6、直流偏置器7、场效应管对地开关8、线性相位低通滤波器9和线性相位高通滤波器10设置在转化与模拟部分21内。所述的线性相位低通滤波器6可以是贝赛尔低通滤波器。所述的直流偏置器7可以是偏置电阻。所述的线性相位低通滤波器9可以是贝赛尔低通滤波器。所述的线性相位高通滤波器10可以是隔直电容。本实用新型最佳实施例为使用PFGA(现场可编程门阵列)接收数字信号，在 PFGA完成数字信号处理，将处理后的数字流输入至DAC芯片，将PWM调制器的信号输出至场效应管对地开关。然后DAC芯片的输出信号经过贝赛尔低通滤波器和直流偏置器后与场效应管对地开关并联，最后再经过贝赛尔低通滤波器、场效应管对地开关、隔直电容后放大输出ο本实用新型尽可能的降低数字输入时钟噪声，并且尽可能少的引入失真与噪音， 模拟输出只有很小的相位非线性与频带不均勻，输出幅度可调，且对信号质量损失很小。本实用新型的工作原理是[0022] 信号输入数字信号处理器，进行采样率判断，如果采样率合适，则将数据以原采样率输入缓冲，用时钟合成跟踪缓冲中输入的采样率，并根据缓冲的填充比调整输出时钟，从而过滤输入时钟抖动；如果采样率过高或过低，则将原信号插值η倍或抽取为m分之一，使得处理后的数据适合DAC芯片5，再将数据输入到前述的缓冲，数据经过乘法器输入到DAC 芯片5中，通过满足线性相位低通滤波器6、直流偏置器7后与场效应管对地开关8并联，然后信号再经过线性相位低通滤波器9放大输出；场效应管对地开关8受PFM或PWM调制，调制器频率、占空比和乘法器系数受外部调节，从而实现输出幅度控制。
权利要求1. 一种数模转换器，包括有数字信号处理器(1)，其特征在于，数字信号处理器(1)上设有分频计数器(11)，分频计数器(11)的输入端连接有输入时钟(1 与系统时钟(19)， η倍插值器(1 的输出端与m分之一抽取器(14)的输入端相连，m分之一抽取器(14)的输出端与2比1复选器(1 相连，2比1复选器(1 还连有输入数据(16)，输入数据(16) 同时还与η倍插值器(1 相连接，η倍插值器(1 、m分之一抽取器(14)和2比1复选器 (15)均受分频计数器(11)控制，2比1复选器(1 的输出端与缓冲区( 相连，缓冲区 ⑵的填充率指示端、时钟输入端与时钟合成⑶相连，时钟合成⑶的输入端与系统时钟 (19)相连，缓冲区(2)的时钟输出端、数据输出端还与乘法器⑷相连，乘法器⑷与幅度控制(20)相连，幅度控制(20)还控制调制器(18)，调制器(18)与场效应管对地开关(8) 相连，幅度控制(20)受输出幅度(17)控制，乘法器⑷的时钟、数据输出端与DAC芯片(5) 的输入端相连，DAC芯片(5)的输出端与线性相位低通滤波器(6)的输入端相连，线性相位低通滤波器(6)的输出端与直流偏置器(7)的输入端相连，直流偏置器(7)的输出端与场效应管对地开关(8)的一端相连，场效应管对地开关(8)的输出端与线性相位低通滤波器 (9)的输入端相连，线性相位低通滤波器(9)的输出端与线性相位高通滤波器(10)相连。
专利摘要一种数模转换器，包含一个数字信号处理器，其中分频计数器与输入时钟、系统时钟、插值器、抽取器、复选器相连，数据输入通过插值器与抽取器相连，抽取器和输入数据与复选器相连，复选器与缓冲区相连，缓冲区与时钟合成器和乘法器相连，乘法器与DAC芯片相连，DAC芯片与线性相位滤波器、直流偏置器、场效应管对地开关相连，信号输入数字信号处理器，进行采样率判断，若采样率合适，将数据输入缓冲，时钟合成跟踪采样，过滤输入时钟抖动，若采样率过高或过低，将原信号插值和抽取为，数据经放大后输出，具有降低数字输入时钟噪声、总谐波失真、相位失真和提高信噪比、动态范围的特点。
文档编号H03M1/66GK202111690SQ20112018526
公开日2012年1月11日 申请日期2011年6月3日 优先权日2011年6月3日
发明者高博 申请人:高博