专利名称：分频器复位电路的制作方法
技术领域：
本实用新型涉及一种分频器，尤指一种结构简单且具有复位功能的分频器复位电路。
背景技术：
分频器是产生的振荡频率为其输入频率整约数的非线性器件。为了保证时序电路的正常工作，往往要求分频器在刚刚开始工作时，其输出端输出的一对差分信号具有固定的初始电平。而在现有技术中，分频器在刚刚开始工作的时候，其输出端很容易受到电路噪声、 器件失配等的影响具有随机性，而使得输出端输出的差分信号的初始电平可能为高电平或低电平，没有固定差异，从而影响时序电路的正常工作。
发明内容鉴于以上内容，有必要提供一种结构简单且具有复位功能的分频器复位电路。一种分频器复位电路，包括一时钟信号输入端、一第一信号输出端及一第二信号输出端，所述第一信号输出端与所述第二信号输出端共同输出一对差分信号，所述分频器复位电路还包括一与所述时钟信号输入端相连的上升沿触发电路、一与所述时钟信号输入端相连的下降沿触发电路、一分别与所述上升沿触发电路及所述下降沿触发电路相连的控制电路及一与所述控制电路相连的复位信号输入端，所述控制电路包括一与所述复位信号输入端相连的第一反相器、一与所述第一反相器相连的第二反相器、一与所述复位信号输入端相连的第十三场效应管、一与所述复位信号输入端相连的第十四场效应管、一与所述第二反相器相连的第十五场效应管及一连接于所述第一反相器与所述第二反相器之间的电容，所述第十三场效应管与所述下降沿触发电路相连，所述第十四场效应管及所述第十五场效应管与所述上升沿触发电路相连。优选地，所述复位信号输入端与所述第一反相器的输入端、所述第十三场效应管的栅极及所述第十四场效应管的栅极相连，所述第一反相器的输出端与所述第二反相器的输入端及所述电容的一端相连，所述电容的另一端连接一接地端，所述第二反相器的输出端与所述第十五场效应管的栅极相连，所述第十三场效应管的源级、所述第十四场效应管的源级及所述第十五场效应管的源级共同连接一电源端。优选地，所述上升沿触发电路包括一与所述时钟信号输入端相连的第一场效应管、一与所述第一场效应管相连的第二场效应管、一与所述第一场效应管相连的第三场效应管、分别与所述第一信号输出端及所述第二信号输出端相连的一第四场效应管、一第五场效应管、一第六场效应管及一第七场效应管，所述下降沿触发电路包括一与所述时钟信号输入端相连的第八场效应管、一与所述第八场效应管相连的第九场效应管、一与所述第八场效应管相连的第十场效应管、一与所述第二信号输出端相连的第十一场效应管及一与所述第一信号输出端相连的第十二场效应管。
4[0008]优选地，所述第一场效应管的栅极与所述第八场效应管的栅极共同连接所述时钟信号输入端相连，所述第一场效应管的漏极与所述第二场效应管的源级及所述第三场效应管的源级相连，所述第二场效应管的栅极与所述第九场效应管的栅极、所述第十场效应管的漏极及所述第十二场效应管的漏极相连，所述第二场效应管的漏极与所述第十一场效应管的栅极、所述第四场效应管的栅极、所述第六场效应管的栅极、所述第五场效应管的漏极、所述第七场效应管的漏极及所述第二信号输出端相连。优选地，所述第三场效应管的栅极与所述第九场效应管的漏极、所述第十场效应管的栅极及所述第十一场效应管的漏极相连，所述第三场效应管的漏极与所述第五场效应管的栅极、所述第七场效应管的栅极、所述第四场效应管的漏极、所述第六场效应管的漏极、所述第十二场效应管的栅极及所述第一信号输出端相连。优选地，所述第四场效应管的源级与所述第十四场效应管的漏极相连，所述第五场效应管的源级与所述第十五场效应管的漏极相连，所述第八场效应管的源级与所述第十三场效应管的漏极相连，其漏极与所述第九场效应管的源级及所述第十场效应管的源级相连。优选地，所述第一场效应管的源级、所述第六场效应管的源级、所述第七场效应管的源级、所述第十一场效应管的源级及所述第十二场效应管的源级共同连接一接地端。相对现有技术，本实用新型分频器复位电路使得分频器在开始工作的时候其第一信号输出端与第二信号输出端输出的差分信号具有固定的初始电平，系统结构与电路结构简单。
图1为本实用新型分频器复位电路较佳实施方式的系统框图。图2为本实用新型分频器复位电路较佳实施方式的电路图。
具体实施方式
请参阅图1与图2，本实用新型分频器复位电路较佳实施方式包括一时钟信号输入端、一与该时钟信号输入端相连的上升沿触发电路、一与该时钟信号输入端相连的下降沿触发电路、一分别与该上升沿触发电路及该下降沿触发电路相连的控制电路、一与该控制电路相连的复位信号输入端、一第一信号输出端及一第二信号输出端。请参阅图2，图2为本实用新型分频器复位电路较佳实施方式的具体电路图。该时钟信号输入端用于输入一时钟信号CLK。该上升沿触发电路用于在时钟信号CLK的上升沿采样并输出信号。该下降沿触发电路用于在时钟信号CLK的下降沿采样并输出信号。该复位信号输入端用于输入一复位信号RESET。该控制电路用于控制该第一信号输出端与该第二信号输出端在分频器刚开始工作时输出信号的初始电平，使该第一信号输出端与该第二信号输出端输出的信号具有固定的初始电平。该第一信号输出端与该第二信号输出端用于输出一对差分信号VOUT+、V0UT-。该上升沿触发电路包括一第一场效应管Ml、一第二场效应管M2、一第三场效应管 M3、一第四场效应管M4、一第五场效应管M5、一第六场效应管M6及一第七场效应管M7。该下降沿触发电路包括一第八场效应管M8、一第九场效应管M9、一第十场效应管M10、一第十一场效应管Mll及一第十二场效应管M12。该控制电路包括一第一反相器INV1、一第二反相器INV2、一第十三场效应管M13、一第十四场效应管M14、一第十五场效应管M15及一电容 C0本实用新型分频器复位电路较佳实施方式的具体电路连接关系如下该第一场效应管Ml的栅极与该第八场效应管M8的栅极共同连接该时钟信号输入端相连，用于接收该时钟信号输入端输入的时钟信号CLK，该第一场效应管Ml的漏极与该第二场效应管M2的源级及该第三场效应管M3的源级相连。该第二场效应管M2的栅极与该第九场效应管M9的栅极、该第十场效应管MlO的漏极及该第十二场效应管M12的漏极相连，该第二场效应管M2 的漏极与该第十一场效应管Mll的栅极、该第四场效应管M4的栅极、该第六场效应管M6的栅极、该第五场效应管M5的漏极、该第七场效应管M7的漏极及该第二信号输出端相连，并输出差分信号V0UT-。该第三场效应管M3的栅极与该第九场效应管M9的漏极、该第十场效应管MlO的栅极及该第十一场效应管Mll的漏极相连，该第三场效应管M3的漏极与该第五场效应管M5的栅极、该第七场效应管M7的栅极、该第四场效应管M4的漏极、该第六场效应管M6的漏极、该第十二场效应管M12的栅极及该第一信号输出端相连，并输出差分信号 V0UT+。该第四场效应管M4的源级与该第十四场效应管M14的漏极相连，该第五场效应管 M5的源级与该第十五场效应管M15的漏极相连。该第八场效应管M8的源级与该第十三场效应管M13的漏极相连，其漏极与该第九场效应管M9的源级及该第十场效应管MlO的源级相连。该复位信号输入端与该第一反相器INVl的输入端、该第十三场效应管M13的栅极及该第十四场效应管M14的栅极相连，用于输入一复位信号RESET。该第一反相器INVl的输出端与该第二反相器INV2的输入端及该电容C的一端相连，该电容C的另一端连接一接地端GND，该第二反相器INV2的输出端与该第十五场效应管M15的栅极相连。该第十三场效应管M13的源级、该第十四场效应管M14的源级及该第十五场效应管M15的源级共同连接一电源端VDD，该第一场效应管Ml的源级、该第六场效应管M6的源级、该第七场效应管M7 的源级、该第十一场效应管Mll的源级及该第十二场效应管M12的源级共同连接该接地端 GND。本实用新型分频器复位电路较佳实施方式的工作原理分析如下当该时钟信号输入端输入的时钟信号CLK由高电平跳变至低电平时，下降沿触发电路对该第十一场效应管 Mll的栅极及该第十二场效应管M12的栅极进行采样，并通过由该第九场效应管M9及该第十场效应管MlO组成的正反馈放大电路放大后输出。当该时钟信号输入端输入的时钟信号 CLK由低电平跳变至高电平时，上升沿触发电路对该第二场效应管M2的栅极及该第三场效应管M3的栅极进行采样，并通过由该第四场效应管M4、该第五场效应管M5、该第六场效应管M6及该第七场效应管M7组成的正反馈放大电路放大后输出全摆幅的差分信号V0UT+、 V0UT-。由于由该第四场效应管M4、该第五场效应管M5、该第六场效应管M6及该第七场效应管M7组成的正反馈放大电路的增益很大，故该电路上电以后，差分信号VOUT+、VOUT-必然会一高一低，假设差分信号VOUT+为高电平，差分信号VOUT-为低电平，当时钟信号CLK下降沿到来时，该第十一场效应管Mll及该第十二场效应管M12将差分信号VOUT+、VOUT-进行采样，使得电压端Va为低电平，电压端Vb为高电平；当时钟信号CLK上升沿到来时，该第二场效应管M2及该第三场效应管M3对电压端Va、Vb的电压进行采样，从而使得差分信号 VOUT+为低电平，差分信号VOUT-为高电平，即差分信号V0UT+、V0UT-在时钟信号CLK的一个周期内改变一次电平，差分信号V0UT+、V0UT-的周期为时钟信号CLK周期的一倍，差分信号VOUT+、VOUT-的频率为时钟信号CLK频率的一半，从而实现了对时钟信号CLK的分频。当分频器工作时，该复位信号RESET由高电平变为低电平，此时该第十三场效应管M13与该第十四场效应管M14开启，由于该第一反相器INV1、该第二反相器INV2及该电容C的作用，由该第二反相器INV2的输出端输出的延迟信号RESET_DELAY滞后于复位信号RESET，因此在该第十三场效应管M13与该第十四场效应管M14开启时，由于延迟信号 RESET_DELAY依然保持高电平，该第十五场效应管M15仍处于关闭状态，可以推断此时差分信号VOUT-为低电平，又因为该第四场效应管M4、该第五场效应管M5、该第六场效应管M6 及该第七场效应管M7组成了正反馈通路，因此差分信号VOUT+会很快被拉为高电平。即差分信号VOUT+、VOUT-在分频器开始工作的时候具有固定的初始电平，而不受外界环境的影响。本实用新型分频器复位电路使得分频器在开始工作的时候其第一输出端与第二输出端输出的差分信号具有固定的初始电平，系统结构与电路结构简单。
权利要求1.一种分频器复位电路，包括一时钟信号输入端、一第一信号输出端及一第二信号输出端，所述第一信号输出端与所述第二信号输出端共同输出一对差分信号，其特征在于所述分频器复位电路还包括一与所述时钟信号输入端相连的上升沿触发电路、一与所述时钟信号输入端相连的下降沿触发电路、一分别与所述上升沿触发电路及所述下降沿触发电路相连的控制电路及一与所述控制电路相连的复位信号输入端，所述控制电路包括一与所述复位信号输入端相连的第一反相器、一与所述第一反相器相连的第二反相器、一与所述复位信号输入端相连的第十三场效应管、一与所述复位信号输入端相连的第十四场效应管、 一与所述第二反相器相连的第十五场效应管及一连接于所述第一反相器与所述第二反相器之间的电容，所述第十三场效应管与所述下降沿触发电路相连，所述第十四场效应管及所述第十五场效应管与所述上升沿触发电路相连。
2.如权利要求1所述的分频器复位电路，其特征在于所述复位信号输入端与所述第一反相器的输入端、所述第十三场效应管的栅极及所述第十四场效应管的栅极相连，所述第一反相器的输出端与所述第二反相器的输入端及所述电容的一端相连，所述电容的另一端连接一接地端，所述第二反相器的输出端与所述第十五场效应管的栅极相连，所述第十三场效应管的源级、所述第十四场效应管的源级及所述第十五场效应管的源级共同连接一电源端。
3.如权利要求1所述的分频器复位电路，其特征在于所述上升沿触发电路包括一与所述时钟信号输入端相连的第一场效应管、一与所述第一场效应管相连的第二场效应管、 一与所述第一场效应管相连的第三场效应管、分别与所述第一信号输出端及所述第二信号输出端相连的一第四场效应管、一第五场效应管、一第六场效应管及一第七场效应管，所述下降沿触发电路包括一与所述时钟信号输入端相连的第八场效应管、一与所述第八场效应管相连的第九场效应管、一与所述第八场效应管相连的第十场效应管、一与所述第二信号输出端相连的第十一场效应管及一与所述第一信号输出端相连的第十二场效应管。
4.如权利要求3所述的分频器复位电路，其特征在于所述第一场效应管的栅极与所述第八场效应管的栅极共同连接所述时钟信号输入端相连，所述第一场效应管的漏极与所述第二场效应管的源级及所述第三场效应管的源级相连，所述第二场效应管的栅极与所述第九场效应管的栅极、所述第十场效应管的漏极及所述第十二场效应管的漏极相连，所述第二场效应管的漏极与所述第十一场效应管的栅极、所述第四场效应管的栅极、所述第六场效应管的栅极、所述第五场效应管的漏极、所述第七场效应管的漏极及所述第二信号输出端相连。
5.如权利要求4所述的分频器复位电路，其特征在于所述第三场效应管的栅极与所述第九场效应管的漏极、所述第十场效应管的栅极及所述第十一场效应管的漏极相连，所述第三场效应管的漏极与所述第五场效应管的栅极、所述第七场效应管的栅极、所述第四场效应管的漏极、所述第六场效应管的漏极、所述第十二场效应管的栅极及所述第一信号输出端相连。
6.如权利要求5所述的分频器复位电路，其特征在于所述第四场效应管的源级与所述第十四场效应管的漏极相连，所述第五场效应管的源级与所述第十五场效应管的漏极相连，所述第八场效应管的源级与所述第十三场效应管的漏极相连，其漏极与所述第九场效应管的源级及所述第十场效应管的源级相连。
7.如权利要求6所述的分频器复位电路，其特征在于所述第一场效应管的源级、所述第六场效应管的源级、所述第七场效应管的源级、所述第十一场效应管的源级及所述第十二场效应管的源级共同连接一接地端。
专利摘要一种分频器复位电路，包括一时钟信号输入端、一第一信号输出端、一第二信号输出端、一上升沿触发电路、一下降沿触发电路、一分别与上升沿触发电路及下降沿触发电路相连的控制电路及一与控制电路相连的复位信号输入端，所述控制电路包括一与复位信号输入端相连的第一反相器、一与第一反相器相连的第二反相器、一与复位信号输入端相连的第十三场效应管、一与复位信号输入端相连的第十四场效应管、一与第二反相器相连的第十五场效应管及一连接于第一反相器与第二反相器之间的电容，第十三场效应管与下降沿触发电路相连，第十四场效应管及第十五场效应管与上升沿触发电路相连。本实用新型结构简单。
文档编号H03K17/28GK202145636SQ20112027078
公开日2012年2月15日 申请日期2011年7月28日 优先权日2011年7月28日
发明者范方平 申请人:四川和芯微电子股份有限公司