专利名称：一种时钟电路的制作方法
技术领域：
本实用新型涉及电子电路领域，尤其涉及一种时钟电路。
背景技术：
时钟源是雷达、通信、测试仪器等电子系统实现高性能指标的关键，很多现代电子设备和系统功能的实现都直接依赖于所用的时钟源的性能。当前，高性能的时钟源均通过频率合成技术来实现。目前，频率合成的主要方法有锁相法(即间接式频率合成)和直接数字法(基直接频率合成)。间接式频率合成器是利用锁相环构成的频率合成器，它利用锁相环窄带跟踪特性，使输出频率锁定在稳定的参考频率上。基于锁相环的间接式频率合成器的缺点是相位噪声指标差，因此不能使用锁相环来产生相位噪声指标要求高的时钟源。
实用新型内容本实用新型针对现有技术中时钟电路的相位噪声指标差的缺陷，提供了一种能够改进相位噪声指标的时钟电路。本实用新型提供了一种时钟电路，该时钟电路包括顺次连接参考频率产生电路、第一放大电路、第一倍频电路、第一滤波电路、第二放大电路、第二倍频电路和第二滤波电路，其中所述参考频率产生电路产生参考频率信号，所述参考频率信号经所述第一放大电路放大、所述第一倍频电路倍频、所述第一滤波电路滤波、所述第二放大电路放大、所述第二倍频电路倍频以及所述第二滤波电路滤波后输出期望的时钟频率信号。由于根据本实用新型的时钟电路通过两级放大电路、两级倍频电路和两级滤波电路来对参考频率产生电路产生的参考频率信号进行放大、倍频和滤波，所以其具有以下优点(1)相位噪声指标好，因为相位噪声主要取决于参考频率产生电路的相位噪声，各个倍频电路的影响非常小；(2)根据本实用新型的时钟电路没有采用锁相环电路，由于锁相环电路对电源电压波动非常敏感，所以根据本实用新型的时钟电路能够进一步降低相位噪声，并且工作稳定；(3)根据本实用新型的时钟电路没有采用锁相环电路，所以调试简单，并且调试过程中对相位噪声的影响也很小；(4)根据本实用新型的时钟电路没有采用昂贵的锁相环和压控振荡器电路，因此成本低。
图I是根据本实用新型的时钟电路的框图；图2是根据本实用新型的时钟电路的一种电路示意图；图3是根据本实用新型的时钟电路的第一倍频电路中二极管Dll的负端子节点处的频谱特性示意图；图4是根据本实用新型的时钟电路的第一倍频电路的输出信号的频谱特性示意图；[0011]图5是根据本实用新型的时钟电路的第一滤波电路的输出信号的示意性频谱特性；图6是根据本实用新型的时钟电路的第二倍频电路的输出信号的示意性频谱特性；图I是根据本实用新型的时钟电路的第二滤波电路的输出信号的示意性频谱特性；图8是根据本实用新型的时钟电路的另一电路示意图。
具体实施方式
以下结合附图来对根据本实用新型的时钟电路进行详细描述。如图I所述，根据本实用新型的时钟电路包括参考频率产生电路101、第一放大电路102、第一倍频电路103、第一滤波电路104、第二放大电路105、第二倍频电路106和第二滤波电路107，其中所述参考频率产生电路101产生参考频率信号，所述参考频率信号经所述第一放大电路102放大、所述第一倍频电路103倍频、所述第一滤波电路104滤波、所述第二放大电路105放大、所述第二倍频电路106倍频以及所述第二滤波电路107滤波后输出期望的时钟频率信号。参考频率产生电路101用于根据需要来向整个系统(即根据本实用新型的时钟电路)提供参考频率信号fo，其中，参考频率产生电路101可以采用能够产生参考频率信号的各种形式的电路，优选采用有源晶振。图2示出了根据本实用新型的时钟电路的一种电路示意图。在图2中，参考频率产生电路101包括有源晶振Y1、磁珠FBI、电容器Cl，其中，所述磁珠FBl —端连接到所述电容器Cl的一个端子、另一端连接到电源VCC，所述电容器Cl的另一端子连接到地，所述有源晶振Yl具有四个端子即电源端子、地端子、输出端子和悬空端子，并且所述磁珠FBl和所述电容器Cl的公共端子连接到所述有源晶振Yl的电源端子上，所述有源晶振Yl的地端子接地，所述有源晶振Yl的输出端子向所述第一放大电路102输出所述参考频率信号，所述有源晶振Yl的悬空端子悬空。这样，电源VCC就通过磁珠FBl对有源晶振Yl供电，并且电容器Cl用作电源去耦电容。优选地,如图2所不,第一放大电路102可以包括第一放大器U1、电容器C2、电容器C5和电感器LI，其中所述电容器C2的一端接收所述参考频率、另一端子连接到所述第一放大器Ul的输入端子上，所述电感器LI的一端连接到电源VCC上、另一端子连接到所述第一放大器的输出端子上，所述电容器C5的一端连接到电源VCC上、另一端子接地，所述第一放大器Ul的第三端子接地。可见，第一放大器U1、电感器LI和电容器C5构成了射频放大器电路，用于对参考频率产生电路101产生的参考频率信号f0进行放大。还如图2所示，所述第一倍频电路103可以包括电容器C4、电感器L4、二极管Dl I、二极管D10、电感器L2、电感器L3、电容器C16以及电容器C21，其中，所述电容器C4 一端接收所述第一放大电路102的输出信号、另一端子连接到所述二极管Dll的负端子，所述电感器L4和所述电感器L2的公共端子以及所述二极管DlO的正端子连接到所述二极管Dll的负端子上，所述电感器L4、所述二极管Dll的正端子以及所述二极管DlO的负端子接地，所述电感器L2的另一端子连接到所述电容器C16和所述电感器L3的公共端子，所述电感器L3的另一端子接地，所述电容器C16的另一端子连接到所述电容器C21的一个端子上，所述、电容器C21的另一端子接地，所述电容器C16和所述电容器C21的公共端子作为所述第一倍频电路103的输出。在该第一倍频电路103中，参考频率信号f0经二极管Dll和DlO产生谐波信号，其中，二极管Dll和DlO两者并联反向连接，作为奇数次谐波的选频电路，其可将第一放大电路102的输出信号进行倍频，并保留奇数次信号的增益、消弱偶数次信号的增益。其中，所述二极管Dll和所述二极管DlO可以是PIN 二极管或者变容二极管。在二极管Dll的负端子节点处的输出信号的示意性频谱特性如图3所示。另外，在该第一倍频电路103中，电感器L4起着倍频输入匹配的作用；电感器L2、电感器L3、电容器C16和电容器C21构成了选频兼阻抗匹配电路，对选定的谐波产生谐振，并抑制不需要的谐波信号。通过调整电感器L2、电感器L3、电容器C16和电容器C21的数值，能够从筛选出的奇数次谐波信号中再次筛选出第N次谐波，以最大限度地保留第N次谐波的信号增益，并消弱其他谐波信号的强度。图4是第一倍频电路103的输出信号的示意性频谱特性，其示出了最终筛选 出第5次谐波信号。另外，第一滤波电路104用于对第一倍频电路103的输出进行滤波，从而抑制不需要的谐波信号。第一滤波电路104可以采用声表面滤波器，它的中心频率为选定谐波的中心频率。图5是第一滤波电路104的输出信号的示意性频谱特性，由于第一倍频电路103最终筛选出第5次谐波信号，所以第一滤波电路104滤除了其他各次谐波信号，只保留了第5次谐波信号。第一滤波电路104的输出信号由第二放大电路105进行再次放大。第二放大电路105可以如图2中所示，包括第二放大器U3、电容器C24、电容器C7和电感器L5，其中所述电容器C24的一端接收所述第一滤波电路的输出信号、另一端子连接到所述第二放大器U3的输入端子上，所述电感器L5的一端连接到电源VCC上、另一端子连接到所述第二放大器U3的输出端子上，所述电容器C7的一端连接到电源VCC上、另一端子接地，所述第二放大器U3的第三端子接地。此外，第二倍频电路106用于对第二放大电路105的输出信号进行奇数次谐波选频，以最大限度地保留奇数次信号增益并消弱偶数次信号增益，其电路图可以如图2所示。第二倍频电路106可以包括电容器C25、电容器C26、电容器C27、电容器C18、二极管D21以及二极管D20,其中,所述电容器C25的一端接收所述第二放大电路105的输出信号、另一端子连接到所述二极管D21的负端子上，所述电容器C26、所述电容器C27、所述电容器C18的公共端子以及所述二极管D20的正端子连接到所述二极管D21的负端子上，所述电容器C26的另一端子、所述二极管D21的正端子、所述电容器C18的另一端子以及所述二极管D20的负端子接地，所述电容器C27的另一端子作为所述第二倍频电路106的输出。在第二倍频电路106中，二极管D21和D20用于产生谐波信号，电容器C26用作倍频输入匹配，电容器C18用于选频兼阻抗匹配。其中，所述二极管D21和所述二极管D20可以为PIN 二极管。第二倍频电路106的输出信号的示意性频谱特性如图6所示。第二倍频电路106的输出经第二滤波电路107滤波后，会得到指定的奇数次谐波Imftl，即得到一个本振信号U，第二滤波电路107的输出信号的频谱特性示意图如图7所示。以上描述了对奇数次谐波进行倍频的电路实现方式。下面结合图8来描述对偶数次谐波进行倍频的电路实现方式。为了对偶数次谐波进行倍频，第一倍频电路103和第二倍频电路106可以如图8所示，而参考频率产生电路101、第一放大电路102、第一滤波电路104、第二放大电路105、第二滤波电路107则可以与图2所示相同。如图8所示，第一倍频电路103可以包括电容器C4、电感器L4、二极管Dl、电阻器Rl、电感器L2、电感器L3、电容器C16以及电容器C21，其中，所述电容器C4 一端接收所述第一放大电路Ul的输出信号、另一端子连接到所述二极管Dl的负端子，所述电感器L4、所述电阻器Rl和所述电感器L2的公共端子连接到所述二极管Dl的负端子上，所述电感器L4的另一端子、所述二极管Dl的正端子以及所述电阻器Rl的另一端子接地，所述电感器L2的另一端子连接到所述电容器C16和所述电感器L3的公共端子，所述电感器L3的另一端子接地，所述电容器C16的另一端子连接到所述电容器C21的一个端子上，所述电容器C21的另一端子接地，所述电容器C16和所述电容器C21的公共端子作为所述第一倍频电路103的输出。其中，二极管Dl可以是PIN 二极管或者变容二极管。此外，如图8所示，第二倍频电路106可以包括电容器C25、电容器C26、电容器C27、电容器C18、二极管D2以及电阻器R2，其中，所述电容器C25的一端接收所述第二放大电路U3的输出信号、另一端子连接到所述二极管D2的负端子上，所述电容器C26、所述电容器C27、所述电容器C18以及所述电阻器R2的公共端子连接到所述二极管D2的负端子上，所述电容器C26的另一端子、所述二极管D2的正端子、所述电容器C18的另一端子以及所述电阻器R2的另一端子接地，所述电容器C27的另一端子作为所述第二倍频电路106的输出。其中，二极管D2可以为PIN 二极管。在根据本实用新型的另一优选实施方式中，可以在参考频率产生电路101中增加频率微调电路，以对参考频率广生电路101广生的参考频率进彳丁微调，从而使得参考频率产生电路101输出更为精确的参考频率。如图2和图3所示，所述频率微调电路可以包括可变电阻器R3和电容器C9，其中，所述可变电阻器R3的第一固定端子连接到电源VCC，所述可变电阻器R3的第二固定端子与所述可变电阻器R3的可动端子均连接到所述有源晶振Yl的悬空端子上，所述电容器C9的一个端子连接到所述有源晶振Yl的悬空端子上、另一端子接地。通过调整可变电阻器R3的电阻值，就能够对参考频率产生电路101的输出参考频率进行微调。 以上结合优选实施方式对根据本实用新型的时钟电路进行了描述，应当理解，在不背离本实用新型精神和范围的情况下，可以对本实用新型进行各种变形和修改。
权利要求1.一种时钟电路，其特征在于，该时钟电路包括顺次连接的参考频率产生电路、第一放大电路、第一倍频电路、第一滤波电路、第二放大电路、第二倍频电路和第二滤波电路，其中 所述参考频率产生电路产生参考频率信号，所述参考频率信号经所述第一放大电路放大、所述第一倍频电路倍频、所述第一滤波电路滤波、所述第二放大电路放大、所述第二倍频电路倍频以及所述第二滤波电路滤波后输出期望的时钟频率信号。
2.根据权利要求I所述的时钟电路，其特征在于，所述参考频率产生电路包括有源晶振Y1、磁珠FBI、电容器Cl，其中，所述磁珠FBl —端连接到所述电容器Cl的一个端子、另一端连接到电源，所述电容器Cl的另一端子连接到地，所述有源晶振Yl具有四个端子即电源 端子、地端子、输出端子和悬空端子，并且所述磁珠FBl和所述电容器Cl的公共端子连接到所述有源晶振Yl的电源端子上，所述有源晶振Yl的地端子接地，所述有源晶振Yl的输出端子向所述第一放大电路输出所述参考频率，所述有源晶振Yl的悬空端子悬空。
3.根据权利要求2所述的时钟电路，其特征在于，所述参考频率产生电路还包括对所述参考频率广生电路所广生的参考频率"[目号进行微调的频率微调电路。
4.根据权利要求3所述的时钟电路，其特征在于，所述频率微调电路包括可变电阻器R3和电容器C9，其中，所述可变电阻器R3的第一固定端子连接到所述电源，所述可变电阻器R3的第二固定端子与所述可变电阻器R3的可动端子均连接到所述有源晶振Yl的悬空端子上，所述电容器C9的一个端子连接到所述有源晶振Yl的悬空端子上、另一端子接地。
5.根据权利要求I所述的时钟电路，其特征在于，所述第一放大电路包括第一放大器、电容器C2、电容器C5和电感器LI，其中所述电容器C2的一端接收所述参考频率、另一端子连接到所述第一放大器的输入端子上，所述电感器LI的一端连接到电源上、另一端子连接到所述第一放大器的输出端子上，所述电容器C5的一端连接到所述电源上、另一端子接地，所述第一放大器的第三端子接地。
6.根据权利要求I至5中任一项权利要求所述的时钟电路，其特征在于，所述第一倍频电路包括电容器C4、电感器L4、二极管Dl I、二极管D10、电感器L2、电感器L3、电容器C16以及电容器C21，其中，所述电容器C4 一端接收所述第一放大电路的输出信号、另一端子连接到所述二极管Dll的负端子，所述电感器L4和所述电感器L2的公共端子以及所述二极管DlO的正端子连接到所述二极管Dll的负端子上，所述电感器L4、所述二极管Dll的正端子以及所述二极管DlO的负端子接地，所述电感器L2的另一端子连接到所述电容器C16和所述电感器L3的公共端子，所述电感器L3的另一端子接地，所述电容器C16的另一端子连接到所述电容器C21的一个端子上，所述电容器C21的另一端子接地，所述电容器C16和所述电容器C21的公共端子作为所述第一倍频电路的输出。
7.根据权利要求6所述的时钟电路，其特征在于，所述二极管Dll和所述二极管DlO是PIN 二极管或者变容二极管。
8.根据权利要求6所述的时钟电路，其特征在于，所述第二放大电路包括第二放大器、电容器C24、电容器C7和电感器L5，其中所述电容器C24的一端接收所述第一滤波电路的输出信号、另一端子连接到所述第二放大器的输入端子上，所述电感器L5的一端连接到电源上、另一端子连接到所述第二放大器的输出端子上，所述电容器C7的一端连接到所述电源上、另一端子接地，所述第二放大器的第三端子接地。
9.根据权利要求6所述的时钟电路，其特征在于，所述第二倍频电路包括电容器C25、电容器C26、电容器C27、电容器C18、二极管D21以及二极管D20，其中，所述电容器C25的一端接收所述第二放大电路的输出信号、另一端子连接到所述二极管D21的负端子上，所述电容器C26、所述电容器C27、所述电容器C18的公共端子以及所述二极管D20的正端子连接到所述二极管D21的负端子上，所述电容器C26的另一端子、所述二极管D21的正端子、所述电容器C18的另一端子以及所述二极管D20的负端子接地，所述电容器C27的另一端子作为所述第二倍频电路的输出。
10.根据权利要求9所述的时钟电路，其特征在于，所述二极管D21和所述二极管D20为PIN 二极管。
11.根据权利要求I至5中任一项权利要 求所述的时钟电路，其特征在于，所述第一倍频电路包括电容器C4、电感器L4、二极管Dl、电阻器R1、电感器L2、电感器L3、电容器C16以及电容器C21，其中，所述电容器C4 一端接收所述第一放大电路的输出信号、另一端子连接到所述二极管Dl的负端子，所述电感器L4、所述电阻器Rl和所述电感器L2的公共端子连接到所述二极管Dl的负端子上，所述电感器L4的另一端子、所述二极管Dl的正端子以及所述电阻器Rl的另一端子接地，所述电感器L2的另一端子连接到所述电容器C16和所述电感器L3的公共端子，所述电感器L3的另一端子接地，所述电容器C16的另一端子连接到所述电容器C21的一个端子上，所述电容器C21的另一端子接地，所述电容器C16和所述电容器C21的公共端子作为所述第一倍频电路的输出。
12.根据权利要求11所述的时钟电路，其特征在于，所述二极管Dl是PIN二极管或者变容二极管。
13.根据权利要求11所述的时钟电路，其特征在于，所述第二放大电路包括第二放大器、电容器C24、电容器C7和电感器L5，其中所述电容器C24的一端接收所述第一滤波电路的输出信号、另一端子连接到所述第二放大器的输入端子上，所述电感器L5的一端连接到电源上、另一端子连接到所述第二放大器的输出端子上，所述电容器C7的一端连接到所述电源上、另一端子接地，所述第二放大器的第三端子接地。
14.根据权利要求11所述的时钟电路，其特征在于，所述第二倍频电路包括电容器C25、电容器C26、电容器C27、电容器C18、二极管D2以及电阻器R2，其中，所述电容器C25的一端接收所述第二放大电路的输出信号、另一端子连接到所述二极管D2的负端子上，所述电容器C26、所述电容器C27、所述电容器C18以及所述电阻器R2的公共端子连接到所述二极管D2的负端子上，所述电容器C26的另一端子、所述二极管D2的正端子、所述电容器C18的另一端子以及所述电阻器R2的另一端子接地，所述电容器C27的另一端子作为所述第二倍频电路的输出。
15.根据权利要求14所述的时钟电路，其特征在于，所述二极管D2为PIN二极管。
专利摘要本实用新型针对现有技术中时钟电路的相位噪声指标差的缺陷，提供了一种能够改进相位噪声指标的时钟电路。本实用新型提供了一种时钟电路，该时钟电路包括参考频率产生电路、第一放大电路、第一倍频电路、第一滤波电路、第二放大电路、第二倍频电路和第二滤波电路，其中所述参考频率产生电路产生参考频率，所述参考频率经所述第一放大电路放大、所述第一倍频电路倍频、所述第一滤波电路滤波、所述第二放大电路放大、所述第二倍频电路倍频以及所述第二滤波电路滤波后输出期望的时钟频率。
文档编号H03B5/04GK202364176SQ201120464759
公开日2012年8月1日 申请日期2011年11月21日 优先权日2011年11月21日
发明者严勇, 冯为心, 徐卫东, 胡晓宁 申请人:北京东方广视科技股份有限公司